半導(dǎo)體器件原理第六章

半導(dǎo)體器件原理

PrinciplesofSemiconductorDevices第六章：結(jié)型場效應(yīng)晶體管JunctionFieldEffectTransistor（JFET）劉憲云逸夫理科樓229室結(jié)型場效應(yīng)晶體管通過改變垂直于導(dǎo)電溝道的電場強(qiáng)度來控制溝道的導(dǎo)電能力，從而調(diào)制通過溝道的電流。由于場效應(yīng)晶體管的工作電流僅由多數(shù)載流子輸運(yùn)，故又稱之為“單極型(場效應(yīng))晶體管”。JFET可分為兩類：Pn結(jié)場效應(yīng)晶體管（pnJFET），pn結(jié)制成；金屬-半導(dǎo)體結(jié)型場效應(yīng)晶體管（MESFET），肖特基勢壘整流接觸結(jié)制成。所用知識：半導(dǎo)體材料、PN結(jié)、肖特基勢壘二極管第六章：結(jié)型場效應(yīng)晶體管6.1JFET概念6.2器件的特性6.3非理想因素6.4等效電路和頻率限制6.5高電子遷移率晶體管6.1JFET概念內(nèi)容6.1.1pnJFET基本工作原理6.1.2MESFET基本工作原理結(jié)型場效應(yīng)管分類：pnJFETMESFETJFET基本概念場效應(yīng)現(xiàn)象20世紀(jì)20年代和30年代被發(fā)現(xiàn)，文獻(xiàn)記載如圖所示的晶體管結(jié)構(gòu)，是第一個(gè)被提出來的固態(tài)晶體管?；舅悸罚杭釉诮饘侔迳系碾妷赫{(diào)制（影響）下面半導(dǎo)體的電導(dǎo)，從而實(shí)現(xiàn)AB兩端的電流控制。場效應(yīng)：半導(dǎo)體電導(dǎo)被垂直于半導(dǎo)體表面的電場調(diào)制的現(xiàn)象。特點(diǎn)：多子器件，單極型晶體管1952年，Shockley首次提出并分析了結(jié)型場效應(yīng)晶體管。在JFET中所加的柵電壓改變了pn結(jié)耗盡層寬度，耗盡層寬度的變化反過來調(diào)節(jié)源、漏歐姆接觸之間的電導(dǎo)。N溝JFET中，多數(shù)載流子電子起主要導(dǎo)電作用；P溝JFET中，多數(shù)載流子空穴起主要導(dǎo)電作用；空穴的遷移率比電子的遷移率小，所以p-JFET的工作頻率比n-JFET的工作頻率低。6.1.1pn-JFET基本工作原理

G－柵極（基極）S－源極（發(fā)射極）D－漏極（集電極）在N型半導(dǎo)體硅片的兩側(cè)各制造一個(gè)PN結(jié)，形成兩個(gè)PN結(jié)夾著一個(gè)N型溝道的結(jié)構(gòu)。P區(qū)即為柵極，N型硅的一端是漏極，另一端是源極。6.1.1pn-JFET基本工作原理

JFET的基本結(jié)構(gòu)JFET的基本結(jié)構(gòu)(n溝道結(jié)型場效應(yīng)管）6.1.1pn-JFET基本工作原理

漏源I-V特性定性分析

對稱n溝pn結(jié)JFET的橫截面圖漏源電壓在溝道區(qū)產(chǎn)生電場，使多子從源極流向漏極。6.1.1pn-JFET基本工作原理

與MOSFET比較

ID的形成：（n溝耗盡型）如果源極接地，并在漏極加上一個(gè)小的正電壓，則在漏源之間就產(chǎn)生了一個(gè)漏電流ID。

對稱n溝pn結(jié)JFET的橫截面厚度幾~十幾微米兩邊夾結(jié)型:大于107Ω，絕緣柵:109～1015Ω。為分析JFET的基本工作原理，首先假設(shè)一個(gè)標(biāo)準(zhǔn)的偏置條件。VG≤0：pn結(jié)是零偏或反偏。VD≥0：確保n區(qū)電子從源端流向漏端。通過系統(tǒng)改變電壓來分析器件內(nèi)發(fā)生的變化。6.1.1pn-JFET溝道隨VGS變化情況(VDS很小時(shí))ID-VDS特性曲線隨VGS的變化會(huì)有什么變化？（1）VGS=0，頂部和底部的p+n結(jié)處于熱平衡，溝道寬度最寬，漏端加一個(gè)小的VDS，就形成漏電流。VGS=0柵極加負(fù)偏壓VGS<0（2）柵極加負(fù)偏壓VGS<0時(shí)，頂部和底部的p+n結(jié)都處于反偏,增加了耗盡層寬度，而使溝道的寬度變窄，溝道電阻變大，使ID-VD曲線中線性部分的斜率變小。（3）對于較大的負(fù)偏壓VG，即使VD=0，也可能使整個(gè)溝道都處于耗盡狀態(tài)。當(dāng)VD=0，使整個(gè)溝道完全耗盡的柵電壓VG=VP稱為“夾斷柵電壓”。對于VG<VP，在所有漏偏壓下漏電流等于0。（如果沒有擊穿現(xiàn)象發(fā)生時(shí)）VGS<<0JFET轉(zhuǎn)移特性曲線先假設(shè)VG=0，分析VD逐漸增加時(shí)，從S-D的電流ID的變化（1）VD=0：器件處于熱平衡，p+n結(jié)存在很小的耗盡區(qū)（2）VD緩慢增加一個(gè)較小的電壓，會(huì)有電流流過n區(qū)溝道，溝道就像一個(gè)純電阻，ID隨VD的增加線性增加。2.VGS=0時(shí),VDS的變化對ID有什么影響？（3）當(dāng)VD增加到零點(diǎn)幾伏以上時(shí)，由于從S到D逐漸增大，導(dǎo)致頂部和底部的耗盡區(qū)會(huì)逐漸擴(kuò)大，溝道變窄，使溝道電阻逐漸增大，ID-VD

曲線的斜率將會(huì)減小。（4）不斷增大漏電壓，直到靠近漏端附近的頂部和底部的耗盡區(qū)最終連接到一起，此時(shí)溝道完全耗盡，這一條件稱為“夾斷”，所對應(yīng)的漏電壓稱為“夾斷電壓VDsat”(5)當(dāng)VD>VDsat后，隨VD的增加，ID基本保持不變，達(dá)到飽和JFET工作原理6.1.1pn-JFET漏源I-V特性定性分析1、

VGS=0的情況：注：a.柵結(jié)p+n結(jié)近似單邊突變結(jié)。

b.溝道區(qū)假定為均勻摻雜。（1）器件偏置特點(diǎn)

VDS=0時(shí)柵結(jié)只存在平衡時(shí)的耗盡層沿溝長方向溝道橫截面積相同

VDS>0

漏端附近的耗盡層厚度↑,向溝道區(qū)擴(kuò)展，沿溝長方向溝道橫截面積不同,漏端截面A最小。（2）ID—VDS關(guān)系

VDS較小：VDS增大：VDS較大：增加到正好使漏端處溝道橫截面積

=0夾斷點(diǎn)：溝道橫截面積正好=0線性區(qū)過渡區(qū)6.1.1pn-JFET漏源I-V特性定性分析不斷增大漏電壓，直到靠近漏端附近的頂部和底部的耗盡區(qū)最終連接到一起，此時(shí)溝道完全耗盡，這一條件稱為“夾斷”，所對應(yīng)的漏電壓稱為“夾斷電壓”。飽和區(qū)：（VDS

在溝道夾斷基礎(chǔ)上增加）ID存在，且仍由導(dǎo)電溝道區(qū)電特性決定6.1.1pn-JFET漏源I-V特性定性分析擊穿區(qū)：（VDS大到漏柵結(jié)的雪崩擊穿電壓）6.1.1pn-JFET漏源I-V特性定性分析2、

VGS<0的情況：（1）器件偏置特點(diǎn)（VDS=0）零偏柵壓小反偏柵壓VGS<0

漏（源）柵結(jié)已經(jīng)反偏；

耗盡層厚度大于VGS=0的情況；有效溝道電阻增加。6.1.1pn-JFET漏源I-V特性定性分析（2）—關(guān)系

特點(diǎn)：a.電流隨電壓變化趨勢，基本過程相同，

b.電流相對值減小。

c.夾斷電壓變小，VDS(sat:VGS<0)<VDS(sat:VGS=0)

d.擊穿電壓變小，BVDS(sat:VGS<0)<BVDS(sat:VGS=0)

6.1.1pn-JFET漏源I-V特性定性分析3、足夠小

↓=使上下耗盡層將溝道區(qū)填滿，溝道從源到漏徹底夾斷，＝0，器件截止。結(jié)論：柵結(jié)反偏壓可改變耗盡層大小，從而控制漏電流大小。6.1.1pn-JFET漏源I-V特性定性分析N溝耗盡型JFET的輸出特性：非飽和區(qū)：漏電流同時(shí)決定于柵源電壓和漏源電壓飽和區(qū)：漏電流與漏源電壓無關(guān)，只決定于柵源電壓MESFET（Metal-SemiconductorFET）是一種由Schottky勢壘柵極構(gòu)成的場效應(yīng)晶體管，適用于高頻應(yīng)用，如工作頻率超過5GHz的放大器和振蕩電路中?？梢宰鳛榉至⑵骷?，也可以做成集成芯片，GaAs-MESFET是微波集成電路的核心。6.1.2MESFET的基本工作原理肖特基勢壘代替PN結(jié)耗盡型：加負(fù)壓耗盡層擴(kuò)展到夾斷（正壓情況不行）耗盡型：當(dāng)在柵源極之間加一個(gè)反偏電壓時(shí)，金屬柵極下面產(chǎn)生一個(gè)空間電荷區(qū)，用以調(diào)制溝道電導(dǎo)。如果所加負(fù)壓足夠大，空間電荷區(qū)就擴(kuò)散到襯底，這種情況稱為夾斷。6.1.2MESFET的基本工作原理如果把半絕緣襯底用本征材料，其能帶如圖所示。因?yàn)樵跍系琅c襯底之間，溝道與金屬柵之間存在勢壘，電子將被束縛在溝道中。6.1.2MESFET的基本工作原理MESFET分為耗盡型（D-MESFET）和增強(qiáng)型（E-MESFET）耗盡型：VG=0時(shí)，溝道沒有完全耗盡VG=0時(shí)，溝道已完全耗盡，必須加一個(gè)正向偏壓，以減少耗盡層寬度，增加溝道電流增強(qiáng)型：電壓擺幅小，因?yàn)樗诱龎翰荒芴?，否則從電流從柵極走掉了第六章：結(jié)型場效應(yīng)晶體管6.1JFET概念6.2器件的特性6.3非理想因素6.4等效電路和頻率限制6.5高電子遷移率晶體管6.2器件的特性6.2.1內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓6.2.2耗盡型JFET的理想I-V特性6.2.3跨導(dǎo)6.2.4MESFET6.2.1內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓討論JFET基本電學(xué)特性之前，先分析均勻摻雜耗盡型pnJFET，再討論增強(qiáng)型。先推導(dǎo)理想單邊器件的I-V關(guān)系，ID1表示其電流,雙邊器件可簡單地認(rèn)為是兩個(gè)JFET的并聯(lián)，ID2=2ID1忽略單邊器件襯底處的耗盡層。近似為單邊突變結(jié)，設(shè)溝道寬度為a，熱平衡時(shí)的耗盡層寬度為h，內(nèi)建電勢為Vbi，外加?xùn)旁措妷篤GS，內(nèi)建夾斷電壓Vpo，夾斷電壓Vp6.2.1內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓VGSVGS單邊n溝JFET單邊p溝JFET6.2.1內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓6.2.1內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓分析柵極和漏極同時(shí)加電壓的情況：

由于漏端電壓的作用，溝道中不同位置的電壓不同，所以耗盡層的寬度隨溝道中的位置而不同。內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓N溝pnJFET器件的基本幾何結(jié)構(gòu)圖柵極和漏極同時(shí)加上電壓：耗盡層的寬度隨在溝道中的位置不同而不同內(nèi)建夾斷電壓、夾斷電壓和漏源飽和電壓理論計(jì)算得到的ID-VD曲線實(shí)驗(yàn)測得的ID-VD曲線理想飽和漏電流與漏極電壓無關(guān)6.2.3跨導(dǎo)跨導(dǎo)是場效應(yīng)晶體管的一個(gè)重要參數(shù)，它表示柵極電壓對漏極電流的控制能力。跨導(dǎo)定義為漏源電壓VDS一定時(shí)，漏極電流的微分增量與柵極電壓的微分增量之比。非飽和區(qū)飽和區(qū)6.2.4MESFETMESFET除了pn結(jié)被肖特基勢壘整流接觸結(jié)代替外，其他均與pnJFET相同。MESFET通常用GaAs制造。增強(qiáng)型JFET實(shí)驗(yàn)和理論的平方根與VGS的理想關(guān)系曲線理想曲線和電壓軸相交的一點(diǎn)值是閾值電壓。理想下的I-V關(guān)系是在假定pn結(jié)耗盡層突變近似的情況下推導(dǎo)出來的。JFET和MOSFET的主要共同點(diǎn)和差異JFET與MOSFET都是場效應(yīng)晶體管，它們的主要共同點(diǎn)在于：（1）是多數(shù)載流子工作的器件，則不存在因?yàn)樯贁?shù)載流子所引起的一些問題（如溫度穩(wěn)定性較好）。（2）輸入阻抗都很高，并且都是電壓驅(qū)動(dòng)的器件，則工作時(shí)不需要輸入電流，而且輸入回路較為簡單。（3）轉(zhuǎn)移特性都是拋物線關(guān)系，則不存在3次交擾調(diào)制噪聲。

JFET與MOSFET由于器件結(jié)構(gòu)不同，特性存在差異：（1）MOSFET的輸入阻抗更加高于JFET。（2）MOSFET對于靜電放電（ESD）的抵抗能力較差，因此在MOSFET的輸入端往往需要設(shè)置防止ESD破壞的二極管等元器件。（3）JFET一般是耗盡型的器件，而MOSFET可以有增強(qiáng)型器件。因此，在使用時(shí)，JFET的柵極只能外加反向電壓，對于正向的輸入電壓則不能正常工作。MOSFET由于既有耗盡型、也有增強(qiáng)型，則輸入電壓信號較大時(shí)也能夠正常工作。（4）JFET的噪聲性能優(yōu)于MOSFET。因?yàn)镴FET的溝道是在體內(nèi)，則不存在MOSFET那樣的由于表面或界面所引起的1/f噪聲。所以JFET的低頻噪聲很小。6.3非理想效應(yīng)*同其他器件一樣，JFET存在使器件發(fā)生改變的非理想因素。前面我們分析的是具有恒定溝道長度和恒定遷移率的理想晶體管，忽略了柵電流的影響。當(dāng)JFET處于飽和區(qū)時(shí)，有效的電場溝道長度是VDS的函數(shù)，這種非理性因素稱為溝道長度調(diào)制效應(yīng)。此外，當(dāng)晶體管處于飽和區(qū)及其附近時(shí)，溝道中的電場強(qiáng)度能變得足夠大，使多數(shù)載流子達(dá)到飽和速率。遷移率不再是常數(shù)。柵電流的數(shù)量級將影響到輸入阻抗。6.3.1溝道長度調(diào)制效應(yīng)6.3.2飽和速度影響硅中載流子的漂移速度隨著電場強(qiáng)度的增加而達(dá)到飽和，這個(gè)飽和速度的影響表示遷移率不是一個(gè)常數(shù)。對于短溝道JFET和MESFET，前面假設(shè)載流子的遷移率是常數(shù)就變的不可靠了。因?yàn)槎虦系罆r(shí)，溝道內(nèi)的電場已很大。遷移率不再是常數(shù)。6.3非理想效應(yīng)6.3非理想效應(yīng)表明載流子速度和空間電荷寬度飽和效應(yīng)的JFET剖面6.3非理想效應(yīng)理想的ID-VDS曲線。遷移率為常數(shù)時(shí)的情況→速度達(dá)到飽和時(shí)的情況→速度飽和時(shí)，I-V曲線變化→跨導(dǎo)發(fā)生變化（變?。俣蕊柡蜁r(shí)，晶體管的有效增益變小。6.3非理想效應(yīng)6.3.3亞閾值特性和柵電流效應(yīng)亞閾值電流是JFET中當(dāng)柵極電壓低于夾斷電壓或閾值電壓是的漏電流。JFET工作于飽和區(qū)時(shí)，漏電流隨柵源電壓呈二次方程變化。當(dāng)VGS值低于閾值電壓時(shí)，漏電流隨柵源電壓呈指數(shù)變化。在閾值附近，突變耗盡近似不能精確描述溝道區(qū)。N溝道MESFET柵極電壓的三個(gè)區(qū)域中漏極電流隨VGS變化的曲線柵源電壓約為0.5~1.0時(shí)，低于閾電壓，閾極電流達(dá)到最小值，后隨柵極電壓的減小而緩慢增加。此區(qū)域漏極電流是柵極泄漏電流。閾值點(diǎn)下面，漏電流減小，但不為零。這種小電流模式可用于低功耗電路中。6.4等效電路和頻率限制為進(jìn)行晶體管的電路分析，需要一個(gè)數(shù)學(xué)模型或等效電路。最有用的模型之一是小信號等效電路，適用于工作于線性放大區(qū)的晶體管。引入等效電容-電阻電路→進(jìn)行頻率特性分析JFET中不同的物理因子對頻率限制的影響定義晶體管的特征參數(shù)——截止頻率主要內(nèi)容6.4.1小信號等效電路包括源漏串聯(lián)電阻的n溝pnJFET的橫截面圖JFET的小信號等效電路圖內(nèi)部柵源電壓柵源擴(kuò)散電阻結(jié)電容柵漏電阻

結(jié)電容漏源電阻漏源寄生電容漏極與襯底之間的電容所有的擴(kuò)散電阻無窮大，串聯(lián)電阻為零，低頻時(shí)電容是開路的。小信號電流：Ids=gmVgs是跨導(dǎo)和輸入電壓的函數(shù)理想的小信號等效電路源串聯(lián)電阻影響小信號電流Ids=gmVg’s’VGS與Vg’s’關(guān)系：VGS=Vg’s’+(gmVg’s’)rs=(1+gmrs)Vg’s’漏極電阻的影響是：降低有效跨導(dǎo)或晶體管增益由于gm是直流柵源電壓的函數(shù)，因此g′m也是VGS的函數(shù)。晶體管工作于飽和區(qū)時(shí)gm與VGS關(guān)系。理想情況跨導(dǎo)實(shí)驗(yàn)：有串聯(lián)電阻rs=2000Ω

時(shí)的跨導(dǎo)6.4.2頻率限制因子和截止頻率JFET有兩個(gè)頻率限制因子。一個(gè)是溝道輸運(yùn)時(shí)間（高頻器件中才作為限制因子）；另一個(gè)是電容存儲(chǔ)時(shí)間。包括主要電容而忽略擴(kuò)散電阻的基本等效電路圖輸出電流是短路電流；隨著輸入電壓VGS的增加，柵漏和柵源電容容抗減小流過柵漏電容的電流增加對于gmVGS為常數(shù)，電流Ids減小。此時(shí)輸出電流將是頻率的函數(shù)。若電容充電時(shí)間是限制因子，則截止頻率定義為輸入電流等于本征晶體管理想輸出電流gmVGS時(shí)的頻率。硅JFET具有很高的截止頻率。對于小幾何尺寸的砷化鎵JFET或MESFET，截止頻率更大。GaAsFET的一個(gè)用途是用于超高數(shù)字集成電路中：GaAsMESFET邏輯門可以實(shí)現(xiàn)達(dá)到次毫微秒范圍內(nèi)的傳播延遲時(shí)間。增強(qiáng)型GaAsJFET在邏輯電路中用于驅(qū)動(dòng)級，耗盡型器件可用于負(fù)載。可以實(shí)現(xiàn)低至45PS的延遲時(shí)間。6.5高電子遷移率晶體管（HEMT）隨著頻率、功率容量以及低噪聲容限需求的增加，砷化鎵MESFET已經(jīng)達(dá)到了其設(shè)計(jì)上的極限。因此需要更短溝道長度、更大飽和電流和更大跨導(dǎo)的短溝道FET。可以通過增加?xùn)艠O下面的溝道摻雜濃度來滿足這些需求。但是溝道區(qū)多數(shù)載流子與電離的雜質(zhì)共同存在，多數(shù)載流子受電離雜質(zhì)散射，從而使載流子遷移率減小，器件性能降低。遷移率的減小量和GaAs中的峰值電壓取決于摻雜濃度的增加，可通過將多數(shù)載流子從電離了的雜質(zhì)中分離出來而盡量減小。導(dǎo)帶與價(jià)帶的突變不連續(xù)的異質(zhì)結(jié)構(gòu)可以實(shí)現(xiàn)這種分離。電子從寬帶隙的AlGaAs中流入GaAs中并被勢阱束縛時(shí)就實(shí)現(xiàn)了熱平衡。電子沿平行于異質(zhì)結(jié)表面的運(yùn)動(dòng)是自由的。此結(jié)構(gòu)中，由于勢阱中的多數(shù)載流子電子與AlGaAs中的雜質(zhì)摻雜劑原子分離，所以雜質(zhì)散射趨勢減弱了。N-AlGaAs-本征GaAs異質(zhì)結(jié)在熱平衡時(shí)的導(dǎo)帶相對于費(fèi)米能級的能帶圖在未摻雜的GaAs薄勢阱中形成了電子的一個(gè)二維表面溝道層?？色@得1012cm-2數(shù)量級的電子載流子密度。由于雜質(zhì)散射效應(yīng)降低，載流子在低場中平行于異質(zhì)結(jié)運(yùn)動(dòng)的遷移率得到改進(jìn)。異質(zhì)結(jié)中的電子遷移率是由晶格或散射決定的，因此隨著溫度的降低，遷移率迅速增加。6.5高電子遷移率晶體管*6.5.1量子阱結(jié)構(gòu)N-AlGaAs-本征GaAs異質(zhì)結(jié)導(dǎo)帶能級圖6.5.1量子阱結(jié)構(gòu)二維電子氣：來自高摻雜半導(dǎo)體區(qū)域；位于低摻雜半導(dǎo)體區(qū)域；降低了雜質(zhì)散射；增大了電子遷移率。N-AlGaAs-本征GaAs異質(zhì)結(jié)的導(dǎo)帶能級圖增大載流子與電離施主原子的分離程度，可使它們之間的庫侖引力更小，從而進(jìn)一步增大電子遷移率。這種異質(zhì)結(jié)的不足之處是勢阱中的電子密度比突變結(jié)中的小。分子束外延技術(shù)可以通過特定摻雜，生長一層很薄的特殊半導(dǎo)體材料，尤其可以形成多層摻雜異質(zhì)結(jié)結(jié)構(gòu)。多層膜結(jié)構(gòu)：增加溝道電子層；增加溝道電子密度；增強(qiáng)FET負(fù)載能力。6.5.2晶體管性能HEMT的優(yōu)點(diǎn)：高運(yùn)行速度；低能量損耗；低噪聲；截至頻率高達(dá)100GHz。典型HEMT結(jié)構(gòu)N-AlGaAs與未摻雜的GaAs之間被一個(gè)未摻雜的AlGaAs間隔層隔開。N-AlGaAs通過肖特基接觸形成柵極反轉(zhuǎn)的HEMT結(jié)構(gòu)，肖特基接觸形成于未摻雜的GaAs層。研究比較少勢阱里二維電子氣層中的電子密度受控于柵極電壓。在柵極加足夠大的負(fù)柵壓時(shí)，肖特基柵極中的電場使勢阱中的二維電子氣層耗盡。標(biāo)準(zhǔn)HEMT器件的能帶圖：（a)零柵壓（b）負(fù)柵壓零偏時(shí)，GaAs導(dǎo)帶邊緣低于費(fèi)米能級，表明二維電子氣密度很大。負(fù)偏時(shí)，GaAs導(dǎo)帶邊緣高于費(fèi)米能級，表明二維電子氣密度很小，且FET中的電流幾乎為零。肖特基勢壘使AlGaAs層在表面耗盡，異質(zhì)結(jié)使AlGaAs層在異質(zhì)結(jié)表面耗盡。理想情況下，器件的設(shè)計(jì)應(yīng)該使兩個(gè)耗盡區(qū)交疊，這樣可以避免電子通過AlGaAs層導(dǎo)電。對于耗盡型器件，肖特基柵極中的耗盡層將只會(huì)向異質(zhì)結(jié)中的耗盡層中擴(kuò)展；對于增強(qiáng)型器件，摻雜的AlGaAs層厚度較小，而且肖特基柵極中的內(nèi)建電勢差將使AlGaAs層和二維電子氣溝道完全耗盡。負(fù)柵壓使二維