觸發(fā)器,組合邏輯

基本RS

觸發(fā)器狀態(tài)表RD(ResetDirect)─直接置0端(復(fù)位端)SD(SetDirect)─直接置1端(置位端)低電平有效可控RS觸發(fā)器邏輯狀態(tài)表Qn─時(shí)鐘到來(lái)前觸發(fā)器的狀態(tài)Qn+1—時(shí)鐘到來(lái)后觸發(fā)器的狀態(tài)動(dòng)作特點(diǎn)：CP高電平時(shí)觸發(fā)器狀態(tài)由R、S確定。畫(huà)出可控RS

觸發(fā)器的輸出波形CP高電平時(shí)觸發(fā)器狀態(tài)由R、S確定。(保持功能)

(置0功能)

(置1功能)(計(jì)數(shù)功能)SD

、RD為直接置1、置0端，不受時(shí)鐘控制，低電平有效，觸發(fā)器工作時(shí)SD

、RD應(yīng)接高電平。(翻轉(zhuǎn)功能)3.JK觸發(fā)器的邏輯功能CP下降沿觸發(fā)翻轉(zhuǎn)JK

觸發(fā)器工作波形下降沿觸發(fā)翻轉(zhuǎn)

根據(jù)CP下降沿前J、K的狀態(tài)，確定下降沿后Q的狀態(tài)。D觸發(fā)器狀態(tài)表D

Qn+1

0101上升沿觸發(fā)翻轉(zhuǎn)CPDQ上升沿觸發(fā)翻轉(zhuǎn)D

觸發(fā)器工作波形圖21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器

當(dāng)J=D，K=D時(shí)，兩觸發(fā)器狀態(tài)相同仍為下降沿觸發(fā)翻轉(zhuǎn)2.將JK觸發(fā)器轉(zhuǎn)換為T(mén)

觸發(fā)器(保持功能)(計(jì)數(shù)功能)當(dāng)J=K時(shí)，兩觸發(fā)器狀態(tài)相同(123.45)10=1102+2101+3100+4101+5102

(110101.01)2=125+124+023+122+021+120+02-1+12-2=(53.25)10(32.4)8=381+280+48?1=(26.5)10(4)十六進(jìn)制

十六進(jìn)制有0~9,A(10),B(11),C(12)，D(13)，E(14)，F(xiàn)(15)十六個(gè)數(shù)碼，基數(shù)是16，計(jì)數(shù)規(guī)則為“逢十六進(jìn)一”。

十六進(jìn)制數(shù)可轉(zhuǎn)換為十進(jìn)制數(shù)，例如：(3B.6E)16=3161+B160+616?1+1416?2

(59.4)102.十進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù)

(1)十二進(jìn)制轉(zhuǎn)換

十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)分整數(shù)和凈小數(shù)兩部分進(jìn)行。

整數(shù)部分的轉(zhuǎn)換采取除2取余法，直到商為零為止。

例如將十進(jìn)制數(shù)(27.35)10

轉(zhuǎn)換成二進(jìn)制數(shù)?！鄶?shù)1(d0)………………余數(shù)1(d1)………………余數(shù)0(d2)………………余數(shù)1(d3)………………余數(shù)1(d4)

2

213

26

23

21

0

整數(shù)部分的轉(zhuǎn)換(除2取余法，直到商為零為止。

凈小數(shù)部分的轉(zhuǎn)換采取乘2取整法，直到滿(mǎn)足規(guī)定的位數(shù)為止。0.352=0.7……整數(shù)0(d1)0.72=1.4……整數(shù)1(d2)0.42=0.8……整數(shù)0(d3)0.82=1.6……整數(shù)1(d2)0.62=1.2……整數(shù)1(d5)0.22=0.4……整數(shù)0(d6)(27.35)10=(d4d3d2d1d0.d-1d-2d-3d-4d-5d-6)=(11011.010110)227(2)十八進(jìn)制轉(zhuǎn)換十進(jìn)制數(shù)二進(jìn)制數(shù)將二進(jìn)制數(shù)整數(shù)部分從低位開(kāi)始每3位劃為一組；將小數(shù)部分從高位開(kāi)始每3位劃為一組。例：將十進(jìn)制數(shù)27.35轉(zhuǎn)換成八進(jìn)制數(shù)。(27.35)10=(33.26)8(011011.010110)2(33.26)8(3)十十六進(jìn)制轉(zhuǎn)換(00011011.01011000)2(1B.58)16(27.35)10=(1B.58)161.常量與變量的關(guān)系20.5.1邏輯代數(shù)運(yùn)算法則2.邏輯代數(shù)的基本運(yùn)算法則自等律0-1律重疊律還原律互補(bǔ)律交換律2.邏輯代數(shù)的基本運(yùn)算法則普通代數(shù)不適用！證明:結(jié)合律分配律A+1=1

AA=A.110011111100反演律列狀態(tài)表證明：AB00011011111001000000吸收律(1)A+AB=A(2)A(A+B)=A對(duì)偶式證明：A+AB=A（3）（4）對(duì)偶式（5）（6）對(duì)偶式20.5.2邏輯函數(shù)的表示方法表示方法邏輯式邏輯狀態(tài)表邏輯圖卡諾圖下面舉例說(shuō)明這四種表示方法。例：有一T形走廊，在相會(huì)處有一路燈,在進(jìn)入走廊的A、B、C三地各有控制開(kāi)關(guān)，都能獨(dú)立進(jìn)行控制。任意閉合一個(gè)開(kāi)關(guān),燈亮；任意閉合兩個(gè)開(kāi)關(guān),燈滅；三個(gè)開(kāi)關(guān)同時(shí)閉合，燈亮。設(shè)A、B、C代表三個(gè)開(kāi)關(guān)(輸入變量)；Y代表燈(輸出變量)。(1)列邏輯狀態(tài)表設(shè)：開(kāi)關(guān)閉合其狀態(tài)為1，斷開(kāi)為

0。燈亮狀態(tài)為1，燈滅為

0。三輸入變量有八種組合狀態(tài)。n輸入變量有2n種組合狀態(tài)。各組合之間是或關(guān)系2.邏輯式反之，也可由邏輯式列出狀態(tài)表。

0000

A

B

C

Y00110101011010011010110011112.應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)(1)并項(xiàng)法(2)配項(xiàng)法化簡(jiǎn)方法公式法卡諾圖法(3)加項(xiàng)法(4)吸收法吸收化簡(jiǎn)吸收吸收吸收吸收(2)卡諾圖任意兩個(gè)相鄰最小項(xiàng)之間只有一個(gè)變量改變二變量四變量三變量二進(jìn)制數(shù)對(duì)應(yīng)的十進(jìn)制數(shù)編號(hào)(2)卡諾圖(a)根據(jù)狀態(tài)表畫(huà)出卡諾圖如:

將輸出變量為1的填入對(duì)應(yīng)的小方格，為0的可不填。(2)卡諾圖（b)根據(jù)邏輯式畫(huà)出卡諾圖

將邏輯式中的最小項(xiàng)分別用1填入對(duì)應(yīng)的小方格。如果邏輯式中最小項(xiàng)不全，可不填。如:

注意：如果邏輯式不是由最小項(xiàng)構(gòu)成，一般應(yīng)先化為最小項(xiàng)，或按本課件中例3方法填寫(xiě)。解：①(a)將取值為1的相鄰小方格圈成圈。(b)所圈取值為1的相鄰小方格的個(gè)數(shù)應(yīng)為2n(n=0，1，2…)。(3)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)例1.將

用卡諾圖表示并化簡(jiǎn)。步驟1.卡諾圖2.合并最小項(xiàng)3.寫(xiě)出最簡(jiǎn)與或邏輯式(3)應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)解：三個(gè)圈最小項(xiàng)分別為合并最小項(xiàng)寫(xiě)出簡(jiǎn)化邏輯式

卡諾圖化簡(jiǎn)法：保留一個(gè)圈內(nèi)最小項(xiàng)的相同變量，而消去相反變量。00ABC100111101111解：寫(xiě)出簡(jiǎn)化邏輯式多余AB00011110CD000111101111相鄰例2.

應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)(1)(2)解：寫(xiě)出簡(jiǎn)化邏輯式AB00011110CD000111101例3.

應(yīng)用卡諾圖化簡(jiǎn)邏輯函數(shù)111111111含A均填1注意：1.圈的個(gè)數(shù)應(yīng)最少2.每個(gè)“圈”要最大3.每個(gè)“圈”至少要包含一個(gè)未被圈過(guò)的最小項(xiàng)。20.6.2組合邏輯電路的設(shè)計(jì)根據(jù)邏輯功能要求邏輯電路設(shè)計(jì)(1)由邏輯要求，列出邏輯狀態(tài)表(2)由邏輯狀態(tài)表寫(xiě)出邏輯表達(dá)式(3)簡(jiǎn)化和變換邏輯表達(dá)式

(4)畫(huà)出邏輯圖設(shè)計(jì)步驟如下：

例1：設(shè)計(jì)一個(gè)三人(A、B、C)表決電路。每人有一按鍵，如果贊同，按鍵，表示1；如不贊同，不按鍵，表示0。表決結(jié)果用指示燈表示，多數(shù)贊同,燈亮為1，反之燈不亮為0。解:(1)列邏輯狀態(tài)表(2)寫(xiě)出邏輯表達(dá)式取

Y=1

(或Y=0)

列邏輯式。

對(duì)應(yīng)于Y=1，若輸入變量為

1，則取輸入變量本身(如A)；若輸入變量為

0則取其反變量(如A)。(3)用與非門(mén)構(gòu)成邏輯電路在一種組合中，各輸入變量之間是與關(guān)系。各組合之間是或關(guān)系。ABC00100111101111三人表決電路

例2:

某工廠(chǎng)有A、B、C三個(gè)車(chē)間和一個(gè)自備電站,站內(nèi)有兩臺(tái)發(fā)電機(jī)G1和G2。G1的容量是G2的兩倍。如果一個(gè)車(chē)間開(kāi)工，只需G2運(yùn)行即可滿(mǎn)足要求；如果兩個(gè)車(chē)間開(kāi)工,只需G1運(yùn)行，如果三個(gè)車(chē)間同時(shí)開(kāi)工，則G1和G2均需運(yùn)行。試畫(huà)出控制G1和G2運(yùn)行的邏輯圖。

設(shè)A、B、C分別表示三個(gè)車(chē)間的開(kāi)工狀態(tài)，開(kāi)工為1，不開(kāi)工為0；G1和

G2運(yùn)行為1，不運(yùn)行為0。解：(1)根據(jù)邏輯要求列狀態(tài)表

首先假設(shè)邏輯變量、邏輯函數(shù)取0、1的含義。

邏輯要求：如果一個(gè)車(chē)間開(kāi)工，只需G2運(yùn)行即可滿(mǎn)足要求；如果兩個(gè)車(chē)間開(kāi)工，只需G1運(yùn)行；如果三個(gè)車(chē)間同時(shí)開(kāi)工，則G1和G2均需運(yùn)行。開(kāi)工1不開(kāi)工0運(yùn)行1不運(yùn)行0(1)根據(jù)邏輯要求列狀態(tài)表0111001010001101(2)由狀態(tài)表寫(xiě)出邏輯式ABC00100111101111或由卡圖諾可得相同結(jié)果(3)化簡(jiǎn)邏輯式可得(4)用與非門(mén)構(gòu)成邏輯電路

由邏輯表達(dá)式畫(huà)出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡(jiǎn)。(5)畫(huà)出邏輯圖20.7.1半加器

半加：實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)相加，不考慮來(lái)自低位的進(jìn)位。AB兩個(gè)輸入表示兩個(gè)同位相加的數(shù)兩個(gè)輸出S表示半加和C表示向高位的進(jìn)位邏輯符號(hào)半加器：半加器邏輯狀態(tài)表邏輯表達(dá)式邏輯圖&=1ABSC20.7.2全加器

輸出表示本位和表示向高位的進(jìn)位CiSi

全加：實(shí)現(xiàn)兩個(gè)1位二進(jìn)制數(shù)相加，且考慮來(lái)自低位的進(jìn)位。邏輯符號(hào)

全加器：輸入Ai表示兩個(gè)同位相加的數(shù)BiCi-1表示低位來(lái)的進(jìn)位(1)列邏輯狀態(tài)表(2)寫(xiě)出邏輯式

半加器構(gòu)成的全加器

1.半導(dǎo)體數(shù)碼管

由七段發(fā)光二極管構(gòu)成gfedcba低電平時(shí)發(fā)光高電平時(shí)發(fā)光共陽(yáng)極接法共陰極接法2.七段顯示譯碼器10010111111七段顯示譯碼器狀態(tài)表gfedcba2