半導(dǎo)體集成電路第2章

半導(dǎo)體集成電路南京理工大學(xué)電光學(xué)院第二章寄生效應(yīng)及集成電路的制造技術(shù)集成電路的基本制造技術(shù)CMOS工藝與器件結(jié)構(gòu)版圖設(shè)計(jì)規(guī)則雙極型晶體管工藝與器件結(jié)構(gòu)BiCMOS工藝集成電路的基本制造技術(shù)簡(jiǎn)單地說(shuō)，集成電路的制造過(guò)程可以大致分為沙子原料(石英)、硅錠、晶圓、光刻(平版印刷)、蝕刻、離子注入、金屬沉積、金屬層、互連、晶圓測(cè)試與切割、核心封裝、等級(jí)測(cè)試、包裝上市等諸多步驟，而且每一步里邊又包含更多細(xì)致的過(guò)程。幾個(gè)關(guān)鍵步驟硅晶圓的制作光刻(lithography)與刻蝕(etching)擴(kuò)散與離子注入薄膜淀積-氧化測(cè)試封裝最初：沙子巴西、挪威出產(chǎn)的高純度石英砂硅的提成及硅錠的制作將石英砂先脫氧，再以化學(xué)氣相沉積（CVD）法還原，得到高純度硅。學(xué)名電子級(jí)硅(EGS)，平均每一百萬(wàn)個(gè)硅原子中最多只有一個(gè)雜質(zhì)原子。再用提拉法得到硅錠(Ingot)。也可以在這個(gè)過(guò)程中根據(jù)需要，摻入雜質(zhì)元素，得到N型或P型硅。制成的硅錠要按電阻率和晶格完整度進(jìn)行分類(lèi)，然后將尾部切除，再進(jìn)行機(jī)械修整。在硅錠上需要打磨出一條或多條平邊，以指示晶體方向和摻雜類(lèi)型。磨平后，用化學(xué)洗劑去除機(jī)械研磨造成的損傷，再進(jìn)行切割。切割后，再用一系列步驟去除殘留的機(jī)械損傷，再用化學(xué)機(jī)械拋光等辦法對(duì)晶圓進(jìn)行拋光。光刻與刻蝕：雕塑集成電路的刻刀集成電路如同城市，有復(fù)雜規(guī)則的內(nèi)部結(jié)構(gòu)和形狀。這些都是通過(guò)多次的光刻與刻蝕來(lái)完成的。決定集成電路器件的主要因素是表面圖形（由光刻掩膜決定）和雜質(zhì)濃度分布（由摻雜工藝決定）。在進(jìn)行光刻與刻蝕前，必須在設(shè)計(jì)時(shí)設(shè)計(jì)好每次光刻的掩膜版(Mask)。如同一幢大樓的每一層的圖紙。每個(gè)典型的集成電路器件需要經(jīng)過(guò)15-20次光刻光刻工藝的重要性：IC設(shè)計(jì)流程圖，光刻圖案用來(lái)定義IC中各種不同的區(qū)域，如：離子注入?yún)^(qū)、接觸窗、有源區(qū)、柵極、壓焊點(diǎn)、引線孔等主流微電子制造過(guò)程中，光刻是最復(fù)雜，昂貴和關(guān)鍵的工藝，占總成本的1/3，一個(gè)典型的硅工藝需要15-20塊掩膜，光刻工藝決定著整個(gè)IC工藝的特征尺寸，代表著工藝技術(shù)發(fā)展水平。圖形加工圖形曝光（光刻，Photolithography）圖形轉(zhuǎn)移（刻蝕，Etching）具體的說(shuō)，光刻是在硅片表面勻膠，然后將掩模版上的圖形轉(zhuǎn)移到光刻膠上的過(guò)程。是將器件或電路結(jié)構(gòu)臨時(shí)“復(fù)制”到硅片上的過(guò)程。光刻步驟一、晶圓涂光刻膠：清洗晶圓，在200C溫度下烘干1小時(shí)。目的是防止水汽引起光刻膠薄膜出現(xiàn)缺陷。待晶圓冷卻下來(lái)，立即涂光刻膠。

正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠

負(fù)膠：分辨率差，適于加工線寬≥3m的線條光刻膠對(duì)大部分可見(jiàn)光靈敏，對(duì)黃光不靈敏，可在黃光下操作。再烘晶圓再烘，將溶劑蒸發(fā)掉，準(zhǔn)備曝光正性膠與負(fù)性膠光刻圖形的形成涂光刻膠的方法(見(jiàn)下圖)：光刻膠通過(guò)過(guò)濾器滴入晶圓中央，被真空吸盤(pán)吸牢的晶圓以20008000轉(zhuǎn)/分鐘的高速旋轉(zhuǎn)，從而使光刻膠均勻地涂在晶圓表面。光刻步驟二、三、四二、曝光:光源可以是可見(jiàn)光,紫外線,X射線和電子束。光量，時(shí)間取決于光刻膠的型號(hào)，厚度和成像深度。三、顯影:晶圓用真空吸盤(pán)吸牢，高速旋轉(zhuǎn)，將顯影液噴射到晶圓上。顯影后，用清潔液噴洗。四、烘干:將顯影液和清潔液全部蒸發(fā)掉。幾種常見(jiàn)的光刻方法接觸式光刻：分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。接近式曝光：在硅片和掩膜版之間有一個(gè)很小的間隙(10～25m)，可以大大減小掩膜版的損傷，分辨率較低投影式曝光：利用透鏡或反射鏡將掩膜版上的圖形投影到襯底上的曝光方法，目前用的最多的曝光方式定義：為獲得器件的結(jié)構(gòu)必須把光刻膠的圖形轉(zhuǎn)移到光刻膠下面的各層材料上面去。目的：刻蝕的主要內(nèi)容就是把經(jīng)曝光、顯影后光刻膠微圖形中下層材料的裸露部分去掉，即在下層材料上重現(xiàn)與光刻膠相同的圖形。

刻蝕刻蝕是用物理或者化學(xué)的方法有選擇的從硅片表面除去不需要的材料的過(guò)程

雖然，光刻和刻蝕是兩個(gè)不同的加工工藝，但因?yàn)檫@兩個(gè)工藝只有連續(xù)進(jìn)行，才能完成真正意義上的圖形轉(zhuǎn)移。在工藝線上，這兩個(gè)工藝是放在同一工序，因此，有時(shí)也將這兩個(gè)工藝步驟統(tǒng)稱為光刻。濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法。優(yōu)點(diǎn)是選擇性好、重復(fù)性好、生產(chǎn)效率高、設(shè)備簡(jiǎn)單、成本低。缺點(diǎn)是鉆蝕嚴(yán)重、對(duì)圖形的控制性較差。干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過(guò)轟擊等物理作用而達(dá)到刻蝕的目的。光刻工藝流程涂膠前烘曝光

顯影后烘

刻蝕去膠硅片清洗預(yù)烘及涂增強(qiáng)劑涂膠前烘掩模版對(duì)準(zhǔn)曝光曝光后烘培顯影后烘及圖形檢測(cè)刻蝕刻蝕完成去膠臺(tái)灣ASTCirie-200等離子體刻蝕設(shè)備硅晶圓的制作光刻(lithography)與刻蝕(etching)擴(kuò)散與離子注入薄膜淀積-氧化測(cè)試封裝摻雜摻雜目的、原理和過(guò)程摻雜的目的是以形成特定導(dǎo)電能力的材料區(qū)域,包括N型或P型半導(dǎo)體層和絕緣層。是制作各種半導(dǎo)體器件和IC的基本工藝。經(jīng)過(guò)摻雜，原材料的部分原子被雜質(zhì)原子代替,材料的導(dǎo)電類(lèi)型決定于雜質(zhì)的種類(lèi)。摻雜可與外延生長(zhǎng)同時(shí)進(jìn)行，也可在其后，例如，雙極性硅IC的摻雜過(guò)程主要在外延之后，而大多數(shù)GaAs及InP器件和IC的摻雜與外延同時(shí)進(jìn)行。熱擴(kuò)散摻雜

熱擴(kuò)散是最早也是最簡(jiǎn)單的摻雜工藝，主要用于Si工藝。施主雜質(zhì)用P，As，Sb，受主雜質(zhì)可用B，Al。要減少少數(shù)載流子的壽命，也可摻雜少量的金一般要在很高的溫度(950～1280℃)下進(jìn)行,磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層擴(kuò)散過(guò)程中，溫度與時(shí)間是兩個(gè)關(guān)鍵參數(shù)。離子注入法離子注入技術(shù)是20世紀(jì)50年代開(kāi)始研究，70年代進(jìn)入工業(yè)應(yīng)用階段的。隨著VLSI超精細(xì)加工技術(shù)的進(jìn)展，現(xiàn)已成為各種半導(dǎo)體攙雜和注入隔離的主流技術(shù)。離子注入機(jī)包含離子源，分離單元，加速器，偏向系統(tǒng)，注入室等。離子注入機(jī)圖3.8離子注入機(jī)工作原理首先把待攙雜物質(zhì)如B，P，As等離子化，利用質(zhì)量分離器(MassSeperator)取出需要的雜質(zhì)離子。分離器中有磁體和屏蔽層。由于質(zhì)量，電量的不同，不需要的離子會(huì)被磁場(chǎng)分離，并且被屏蔽層吸收。通過(guò)加速管，離子被加速到一個(gè)特定的能級(jí)，如10500keＶ。通過(guò)四重透鏡，聚成離子束，在掃描系統(tǒng)的控制下，離子束轟擊在注入室中的晶圓上。在晶圓上沒(méi)有被遮蓋的區(qū)域里，離子直接射入襯底材料的晶體中，注入的深度取決于離子的能量。最后一次偏轉(zhuǎn)(deflect)的作用是把中性分離出去faradaycup的作用是用來(lái)吸收雜散的電子和離子．注入法的優(yōu)缺點(diǎn)優(yōu)點(diǎn)：摻雜的過(guò)程可通過(guò)調(diào)整雜質(zhì)劑量及能量來(lái)精確的控制，雜質(zhì)分布的均勻?？蛇M(jìn)行小劑量的摻雜。可進(jìn)行極小深度的摻雜。較低的工藝溫度，故光刻膠可用作掩膜。可供摻雜的離子種類(lèi)較多，離子注入法也可用于制作隔離島。在這種工藝中，器件表面的導(dǎo)電層被注入的離子（如Ｏ+）破壞，形成了絕緣區(qū)。缺點(diǎn)：費(fèi)用高昂在大劑量注入時(shí)半導(dǎo)體晶格會(huì)被嚴(yán)重破壞并很難恢復(fù)退火退火：也叫熱處理，集成電路工藝中所有的在氮?dú)獾炔换顫姎夥罩羞M(jìn)行的熱處理過(guò)程都可以稱為退火作用：激活雜質(zhì)：使不在晶格位置上的離子運(yùn)動(dòng)到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用消除注入引起的損傷退火方式：爐退火快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)硅晶圓的制作光刻(lithography)與刻蝕(etching)擴(kuò)散與離子注入薄膜淀積-氧化測(cè)試封裝薄膜淀積在集成電路里可以采用多種不同的薄膜。這些薄膜分為五大類(lèi)：熱氧化膜、電介質(zhì)層，外延層，多晶硅，以及金屬薄膜。分為化學(xué)氣相淀積(CVD)和分子束外延(MBE)等。多晶硅淀積。用多晶硅作為MOS器件的柵極是一個(gè)重大發(fā)展，主要原因是多晶硅在電極可靠性性能方面優(yōu)于鋁。SiH4=Si+2H2薄膜積淀-絕緣層形成在整個(gè)電子工程中，導(dǎo)體與絕緣體是互補(bǔ)而又相對(duì)的。在器件與IC工藝?yán)镆踩绱恕Ｔ谥谱髌骷r(shí)，必須同時(shí)制作器件之間，工作層及導(dǎo)線層之間的絕緣層。在MOS器件里，柵極與溝道之間的絕緣更是必不可少的。

氧化硅層的主要作用在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分?jǐn)U散時(shí)的掩蔽層，離子注入的(有時(shí)與光刻膠、Si3N4層一起使用)阻擋層作為集成電路的隔離介質(zhì)材料作為電容器的絕緣介質(zhì)材料作為多層金屬互連層之間的介質(zhì)材料作為對(duì)器件和電路進(jìn)行鈍化的鈍化層材料氧化硅的形成方法平面上的絕緣層可通過(guò)腐蝕和/或離子注入法制成。垂直方向上的不同層之間的絕緣可以使用絕緣層。絕緣層可用氧化及淀積法制成。在所有的Si工藝中，Si02被廣泛用于制作絕緣層，其原因在于Si02層可直接在Si表面用干法或濕法氧化制成濕氧化：Si+2H2O=SiO2+2H2，這個(gè)方法比較快速。干氧化：Si+O2=SiO2。這個(gè)方法比較慢。氧化的過(guò)程會(huì)消耗硅晶圓，體積增長(zhǎng)約一倍。Si02層可用作阻止離子注入及熱擴(kuò)散的掩模。SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)。切割、測(cè)試、封裝集成電路的基本制造技術(shù)CMOS工藝與器件結(jié)構(gòu)版圖設(shè)計(jì)規(guī)則雙極型晶體管工藝與器件結(jié)構(gòu)BiCMOS工藝1/31/2023MOS晶體管的動(dòng)作

MOS晶體管實(shí)質(zhì)上是一種使電流時(shí)而流過(guò)，時(shí)而切斷的開(kāi)關(guān)n+n+P型硅基板柵極（金屬）絕緣層（SiO2）半導(dǎo)體基板漏極源極N溝MOS晶體管的基本結(jié)構(gòu)源極(S)漏極(D)柵極(G)1/31/2023siliconsubstratesourcedraingateoxideoxidetopnitride氮化物metalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongate多晶硅柵dopedsilicon摻雜硅fieldoxidegateoxideMOS晶體管的立體結(jié)構(gòu)1/31/2023siliconsubstrate在硅襯底上制作MOS晶體管1/31/2023siliconsubstrateoxidefieldoxide1/31/2023siliconsubstrateoxidePhotoresist光刻膠1/31/2023ShadowonphotoresistphotoresistExposedareaofphotoresistChromeplatedglassmask鉻鍍金的玻璃屏UltravioletLight紫外線siliconsubstrateoxide1/31/2023非感光區(qū)域siliconsubstrate感光區(qū)域oxidephotoresist1/31/2023siliconsubstrateoxidephotoresistphotoresist顯影1/31/2023siliconsubstrateoxideoxidesiliconsubstratephotoresist腐蝕1/31/2023siliconsubstrateoxideoxidesiliconsubstratefieldoxide去膠1/31/2023siliconsubstrateoxideoxidegateoxidethinoxidelayer1/31/2023siliconsubstrateoxideoxidePolysilicon多晶硅gateoxide1/31/2023siliconsubstrateoxideoxidegategateultra-thin超薄

gateoxidepolysilicongate1/31/2023siliconsubstrateoxideoxidegategatephotoresistScanningdirectionofionbeam離子束掃描方向implantedionsinactiveregionoftransistorsImplantedionsinphotoresisttoberemovedduringresiststrip.sourcedrainionbeam1/31/2023siliconsubstrateoxideoxidegategatesourcedraindopedsilicon摻雜硅1/31/2023自對(duì)準(zhǔn)工藝在有源區(qū)上覆蓋一層薄氧化層淀積多晶硅，用多晶硅柵極版圖刻蝕多晶硅以多晶硅柵極圖形為掩膜板，刻蝕氧化膜離子注入1/31/2023siliconsubstratesourcedraingate1/31/2023siliconsubstrategatecontactholes接觸孔drainsource1/31/2023siliconsubstrategatecontactholesdrainsource1/31/2023完整的簡(jiǎn)單MOS晶體管結(jié)構(gòu)siliconsubstratesourcedraingateoxideoxidetopnitride氮化物metalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongate多晶硅柵dopedsiliconfieldoxidegateoxide1/31/2023CMOSP型sisubn+gateoxiden+gateoxideoxidep+p+反相器1/31/2023VDDP阱工藝N阱工藝雙阱工藝P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si基本的CMOS晶體管工藝CMOS反相器版圖CMOS工藝——光刻1CMOS工藝——光刻1掩膜板1——N阱擴(kuò)散掩膜板2——定義有源區(qū)掩膜板3——多晶硅柵掩膜板4——n+擴(kuò)散掩膜板4——p+擴(kuò)散掩膜板6——金屬接觸孔掩膜板7——產(chǎn)生金屬連線CMOS反相器切面CMOS反相器物理版圖集成電路的基本制造技術(shù)CMOS工藝與器件結(jié)構(gòu)版圖設(shè)計(jì)規(guī)則雙極型晶體管工藝與器件結(jié)構(gòu)BiCMOS工藝版圖設(shè)計(jì)規(guī)則Mirco規(guī)則：直接規(guī)定實(shí)際尺寸λ規(guī)則：以單一參數(shù)λ來(lái)線性地表示尺寸和β規(guī)則：分別定義最小的網(wǎng)格線大小與基本形狀大小。又稱布局規(guī)則，用于規(guī)范晶體管溝道、接觸孔、通孔、有源區(qū)、金屬連線、多晶硅等層次的最小尺寸及間距參數(shù)，一保證集成電路功能正確性和成品率。集成電路的基本制造技術(shù)CMOS工藝與器件結(jié)構(gòu)版圖設(shè)計(jì)規(guī)則雙極型晶體管工藝與器件結(jié)構(gòu)BiCMOS工藝隔離與隱埋雙極型集成電路的制造工藝與分立管的主要區(qū)別在于“隔離”和“埋層”。隔離的方法有多種：介質(zhì)、PN結(jié)、混合隔離等。目前最主要的技術(shù)為PN結(jié)隔離。為了降低集成電路晶體管集電極的串聯(lián)電阻，增加一道隱埋工藝，以提供集電極電流的低阻通路。CBENPNBEC?BECnpN+BEC§3.3雙極集成電路中元件的隔離BECnpnBECnpnCBECBEEBEBCBECpnBECpnnn雙極集成電路中元件的隔離介質(zhì)隔離PN隔離BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S§1.1.2雙極集成電路元件的形成過(guò)程、結(jié)構(gòu)和寄生效應(yīng)BECpn+n-epin+P-SiP+P+S四層三結(jié)結(jié)構(gòu)的雙極晶體管發(fā)射區(qū)(N+型)基區(qū)(P型)集電區(qū)(N型外延層)襯底(P型)雙極集成電路元件斷面圖n+-BL雙極集成電路等效電路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效電路隱埋層作用：1.減小寄生pnp管的影響

2.減小集電極串聯(lián)電阻襯底接最低電位典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程1:襯底選擇確定襯底材料類(lèi)型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)確定襯底材料電阻率ρ≈10Ω.cm確定襯底材料晶向（111）偏離2~50典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程2:第一次光刻----N+隱埋層擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si襯底N+隱埋層具體步驟如下：1．生長(zhǎng)二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2

Si-襯底

SiO22．隱埋層光刻：涂膠腌膜對(duì)準(zhǔn)曝光光源顯影As摻雜（離子注入）刻蝕（等離子體刻蝕）去膠N+去除氧化膜3．N+摻雜：N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiP-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程3:外延層主要設(shè)計(jì)參數(shù)外延層的電阻率ρ;外延層的厚度Tepi;AA’Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化層消耗的外延厚度基區(qū)擴(kuò)散結(jié)深TBL-uptepi-oxxmcxjc集電結(jié)耗盡區(qū)寬度隱埋層上推距離TTL電路：3～7μm模擬電路：7～17μm典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程4:第二次光刻----P隔離擴(kuò)散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程5:第三次光刻----P型基區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程6:第四次光刻----N+發(fā)射區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程7:第五次光刻----引線孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程8:鋁淀積典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程9:第六次光刻----反刻鋁雙極集成電路元件斷面圖BECpn+n-epin+P+P+SP-Sin+-BLBECSAA’P+隔離擴(kuò)散P基區(qū)擴(kuò)散N+擴(kuò)散接觸孔鋁線隱埋層BECpn+n-epin+P+P+SP-Sin+-BL為了減小集電極串聯(lián)電阻,飽和壓降小，電阻率應(yīng)取小.為了減小結(jié)電容,擊穿電壓高，外延層下推小,電阻率應(yīng)取大;折中TTL電路：0.2Ω.cm模擬電路：0.5～5Ω.cm雙極型晶體管的版圖設(shè)計(jì)規(guī)則都采用微米（Micro）規(guī)則。BiCMOS

工藝BJT特點(diǎn)： 速度高，驅(qū)動(dòng)能力強(qiáng)，低噪聲； 但功耗大，集成度低。CMOS特點(diǎn)：低功耗，集成度高，抗干擾能力強(qiáng)；但速度低，驅(qū)動(dòng)能力差。BiCMOS工藝技術(shù)將雙極與CMOS器件制作在同一芯片上，這樣就結(jié)合了雙極器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)和CMOS器件高集成度、低功耗的優(yōu)點(diǎn)，使它們互相取長(zhǎng)補(bǔ)短、發(fā)揮各自優(yōu)點(diǎn)，從而實(shí)現(xiàn)高速、高集成度、高性能的超大規(guī)模集成電路。

幾種IC工藝速度功耗區(qū)位圖TTLBiCMOS工藝分類(lèi)BiCMOS工藝技術(shù)大致可以分為兩類(lèi)：分別是以CMOS工藝為基礎(chǔ)的BiCMOS工藝和以雙極工藝為基礎(chǔ)的BiCMOS工藝。一般來(lái)說(shuō)，以CMOS工藝為基礎(chǔ)的BiCMOS工藝對(duì)保證CMOS器件的性能比較有利，同樣以雙極工藝為基礎(chǔ)的BiCMOS工藝對(duì)提高保證雙極器件的性能有利。2.5.1以P阱CMOS工藝為基礎(chǔ)的BiCMOS工藝以P阱CMOS工藝為基礎(chǔ)是指在標(biāo)準(zhǔn)的CMOS工藝流程中直接構(gòu)造雙極晶體管，或者通過(guò)添加少量的工藝步驟實(shí)現(xiàn)所需的雙極晶體管結(jié)構(gòu)。下圖為通過(guò)標(biāo)準(zhǔn)P阱CMOS工藝實(shí)現(xiàn)的NPN晶體管的剖面結(jié)構(gòu)示意圖。標(biāo)準(zhǔn)P阱CMOS工藝結(jié)構(gòu)特點(diǎn)由于NPN晶體管的基區(qū)在P阱中，