數(shù)據(jù)及用戶手冊-gd32e103系列編程gd32e10x yonghushouce rev

目錄目 圖索 表索 系統(tǒng)及器架 ARMCortex-M4處理 系統(tǒng)架 器映 位帶操 片上SRAM 片上FLASH器概 引導配 設備電子簽 器容量信 設備唯一ID（96位 系統(tǒng)配置寄存 閃存控制器 簡 主要特 功能說 閃存結 讀操 FMC_CTL寄存器.................................................................................................................頁擦 整片擦 主閃存塊編 選項字節(jié)擦 選項字節(jié)編 選項字節(jié)說 頁擦除/編程保 安全保 FMC寄存 等待狀態(tài)寄存器 寄存器 選項字節(jié)操作寄存器 狀態(tài)寄存器 控制寄存器 地址寄存器 選項字節(jié)狀態(tài)寄存器 產品ID寄存器 電源管理單元 簡 主要特 功能說 電池備份 VDD/VDDA電源 省電模 PMU寄存 控制寄存器 備份寄存器 簡 主要特征特 功能說 RTC時鐘校 侵入檢 BKP寄存 侵入引腳控制寄存器 侵入控制狀態(tài)寄存器 復位和時鐘單元 復位控制單元 簡 功能說 時鐘控制單元 簡 主要特 功能說 RCU寄存 控制寄存器 時鐘配置寄存器0 時鐘中斷寄存器 APB2復位寄存器 APB1復位寄存器 AHB使能寄存器 APB2使能寄存器 APB1使能寄存器 備份域控制寄存器 復位源/時鐘寄存器 AHB復位寄存器 時鐘配置寄存器1 附加時鐘控制寄存器 附加時鐘中斷寄存器 時鐘校準控制器 簡 主要特 功能說 參考同步脈沖發(fā)生 CTC校準計數(shù) 頻率評估和自動校準過 軟件編程指 CTC寄存 狀態(tài)寄存器 中斷清除寄存器 中斷/事件控制器 簡 主要特 功能說 外部中斷及事件(EXTI)框 EXTI寄存 中斷使能寄存器 事件使能寄存器 軟件中斷事件寄存器 掛起寄存器 通用和備用輸入/輸出接口（GPIO和 簡 主要特 功能說 GPIO引腳配 外部中斷/事件 備用功能 輸入配 輸出配 模擬配 備用功能(AF)配 GPIO鎖定功 I/O重映射功能和調試配 介 主要特 JTAG/SWD備用功能重映 TIMERAF重映 USARTAF重映 I2C0備用功能重映 SPI0備用功能重映 SPI2/I2S2備用功能重映 CTC備用功能重映 端口控制寄存器0(GPIOx_CTL0, 端口控制寄存器1(GPIOx_CTL1, 端口位速度寄存器(GPIOx_SPD, 事件控制寄存器 EXTI源選擇寄存器0寄存器(AFIO_ EXTI源選擇寄存器1寄存器(AFIO_ EXTI源選擇寄存器2寄存器(AFIO_ EXTI源選擇寄存器3寄存器(AFIO_ IO補償控制寄存器 循環(huán)冗余校驗計算單元 簡 主要特 功能說 CRC寄存 數(shù)據(jù)寄存器 獨立數(shù)據(jù)寄存器 控制寄存器 直接器控制器 簡 主要特 結構框 功能說 DMA操 外設握 仲 地址生 循環(huán)模 器到器模 通道配 中 DMA請求映 DMA寄存 中斷標志位寄存器 中斷標志位清除寄存器 通道x控制寄存器 通道x計數(shù)寄存器 通道x外設址寄存器 通道x器址寄存器 調試 簡 JTAG/SW功能說 切換JTAG/SW接 引腳分 JTAG鏈狀結 調試復 調試保持功能說 低功耗模式調試支 DBG寄存 ID寄存器 控制寄存器 模數(shù)轉換器 簡 主要特 引腳和內部信 功能說 校準 ADCON開 規(guī)則組和注入 轉換模 注入通道管 模擬看門 數(shù)據(jù)對 可編程的采樣時 外部觸 DMA請 溫度傳感器和內部參考電壓 可編程分辨率(DRES)–快速轉換模 片上硬件過采 ADC同步模 獨立模 規(guī)則并行模 注入并行模 快速交叉模 慢速交叉模 交替觸發(fā)模 規(guī)則并行和注入并行組合模 規(guī)則并行和交替觸發(fā)組合模 注入并行和交叉組合模 中 ADC寄存 狀態(tài)寄存器 采樣時間寄存器0 采樣時間寄存器1 注入通道數(shù)據(jù)偏移寄存器x(ADC_IOFFx) 看門狗高閾值寄存器 看門狗低閾值寄存器 規(guī)則序列寄存器0 規(guī)則序列寄存器1 規(guī)則序列寄存器2 注入序列寄存器 規(guī)則數(shù)據(jù)寄存器 過采樣控制寄存器 數(shù)模轉換器 簡 主要特 功能說 DAC使 DAC輸出緩 DAC數(shù)據(jù)配 DAC觸 DAC轉 DAC噪聲 DAC輸出電 DMA請 DAC并發(fā)轉 DAC寄存 控制寄存器 軟件觸發(fā)寄存器 DAC012位右對齊數(shù)據(jù)保持寄存器 DAC012位左對齊數(shù)據(jù)保持寄存器 DAC08位右對齊數(shù)據(jù)保持寄存器 DAC112位右對齊數(shù)據(jù)保持寄存器 DAC112位左對齊數(shù)據(jù)保持寄存器 DAC18位右對齊數(shù)據(jù)保持寄存器 DAC并發(fā)模式12位右對齊數(shù)據(jù)保持寄存器 DAC并發(fā)模式12位左對齊數(shù)據(jù)保持寄存器 DAC并發(fā)模式8位右對齊數(shù)據(jù)保持寄存器 DAC0數(shù)據(jù)輸出寄存器 DAC1數(shù)據(jù)輸出寄存器 看門狗定時器 簡 主要特 功能說 簡 主要特 功能說 WWDGT寄存 實時時鐘 簡 主要特 功能說 RTC................................................................................................................................... RTC寄存 RTC中斷使能寄存器 RTC控制寄存器 RTC預分頻寄存器 RTC預分頻寄存器低位 RTC分頻器 RTC分頻器低位 RTC計數(shù)寄存器 RTC計數(shù)寄存器低位 RTC鬧鐘寄存器 RTC鬧鐘寄存器低位 定時器 高級定時器 簡 主要特 結構框 功能說 TIMERx寄存器 通用定時器L0（TIMERx, 簡 主要特 結構框 功能說 TIMERx寄存器 通用定時器L1（TIMERx, 簡 主要特 結構框 功能說 TIMERx寄存器 通用定時器L2（TIMERx, 簡 主要特 結構框 功能說 TIMERx寄存器 簡 主要特 結構框 功能說 TIMERx寄存器 通用同步異步收發(fā)器 簡 主要特 功能說 USART幀格 波特率發(fā) USART發(fā)送 USART...........................................................................................................................DMA方式數(shù)據(jù)緩沖 硬件流控 多處理器通 同步通信模 串行紅外(IrDASIR)編功能模 半雙工通信模 智能卡(ISO7816-3)模 數(shù)據(jù)寄存器 波特率寄存器 接收超時寄存器 兼容性控制寄存器 內部集成電路總線接口 簡 主要特 功能說 數(shù)據(jù)有效 開始和停止狀 時鐘同 仲 I2C通訊流 軟件編程模 SCL線控 DMA模式下數(shù)據(jù)傳 報文錯誤校 狀態(tài)、錯誤和中 I2C寄存 從機地址寄存器0 從機地址寄存器1 傳輸緩沖區(qū)寄存器 傳輸狀態(tài)寄存器0 傳輸狀態(tài)寄存器1 時鐘配置寄存器 上升時間寄存器 SAM控制狀態(tài)寄存器 快速+模式配置寄存器 串行外設接口/片上音頻接口 簡 主要特 I2S主要特 SPI結構框 SPI信號線描 常規(guī)配置（非SPI四線模式 SPI功能說 SPI時序和數(shù)據(jù)幀格 DMA功 SPI中 狀態(tài)標志 錯誤標 I2S結構框 I2S信號線描 I2S功能說 I2S音頻標 運 DMA功 I2S中 狀態(tài)標志 錯誤標 狀態(tài)寄存器 數(shù)據(jù)寄存器 CRC多項式寄存器 接收CRC寄存器 發(fā)送CRC寄存器 I2S控制寄存器 I2S時鐘預分頻寄存器 SPI0四路SPI控制寄存器 外部器控制器 簡 主要特 功能說 結構框 EXMC基.................................................................................................................NOR/PSRAM控制 EXMC寄存 SRAM/NORFlash控制寄存器 SRAM/NORFlash寫時序寄存器 通用串行總線全速接口 概 主要特 結構框 信號線描 功能說 USBFS時鐘及工作模 USB主機功 USB設備功 OTG功能概 數(shù)據(jù) 操作手 中 USBFS寄存 全局控制與狀態(tài)寄存器 主機控制和狀態(tài)寄存 設備控制和狀態(tài)寄存 文檔附 術語 可用外 版本歷 圖索 圖2-1.頁擦除操作流 圖2-2.整片擦除操作流 圖2-3.字編程操作流 圖3-1.電源域概 圖3-2.上電/掉電復位波形 圖3-3.LVD閾值波形 圖5-1.系統(tǒng)復位電 圖5-2.時鐘 圖5-3.HXTAL時鐘 圖6-1.CTC結構框 圖6-2.CTC校準計數(shù) 圖7-1.EXTI框 圖8-1.標準I/O端口位的基本結 圖8-2.輸入配 圖8-3.輸出配 圖8-4.模擬配 圖8-5.備用功能配 圖9-1.CRC計算單元框 圖10-1.DMA結構框 圖10-2. 圖10-3.DMA中斷邏輯 圖10-4.DMA0請求映 圖10-5.DMA1請求映 圖12-1.ADC模塊框 圖12-2.單次轉換模 圖12-3.連續(xù)轉換模 圖12-4.掃描轉換模式，且連續(xù)轉換模式失 圖12-5.掃描轉換模式，連續(xù)轉換模式使 圖12-6.間斷轉換模 圖12-7.自動注入 圖12-8.觸發(fā)注 圖12-9.12位數(shù)據(jù)對 圖12-10.6位數(shù)據(jù)對 圖12-11.20位到16位的結果截 圖12-12.右移5位和取整的數(shù) 圖12-13.ADC同步框 圖12-14.基于16個通道的規(guī)則并行模 圖12-15.4個通道的注入并行模 圖12-16.一個采用連續(xù)轉換模式通道上的快速交叉模 圖12-17.一個通道上的慢速交叉模 圖12-18.交替觸發(fā):注入通道 圖12-19.交替觸發(fā):間斷模式下注入通道 圖12-20.規(guī)則并行和交替觸發(fā)組合模 圖12-21.在注入轉換過程中觸發(fā)出 圖12-22.交叉的單通道轉換被注入序列CH1和CH2中 圖13-1.DAC結構框 圖13-2.DACLFSR算 圖13-3.DAC三角噪聲模式生成的波 圖14-1.獨立看門狗定時器框 圖14-2.窗口看門狗定時器框 圖14-3.窗口看門狗定時器時序 圖15-1.RTC框 圖15-2.RTC秒信號及鬧鐘信號的波形(RTC_PSC=3,RTC_ALRM= 圖15-3.RTC秒信號及溢出信號的波形(RTC_PSC= 圖16-1.高級定時器結構框 圖16-2.內部時鐘分頻為1時，正常模式下的控制電 圖16-3.當預分頻器的參數(shù)從1變到2時，計數(shù)器的時序 圖16-4.向上計數(shù)時序圖 圖16-5.向上計數(shù)時序圖，在運行時改變TIMERx_CAR寄存器的 圖16-6.向下計數(shù)時序圖 圖16-7.向下計數(shù)時序圖，在運行時改變TIMERx_CAR寄存器 圖16- 圖16- 圖16-10.在向上計數(shù)模式下計數(shù)器重復時序 圖16-11.在向下計數(shù)模式下計數(shù)器重復時序 圖16-12.輸入捕獲邏 圖16-13.輸出比較邏輯（帶有互補輸出的通道 圖16-14.輸出比較邏 圖16-15.三種輸出比較模 圖16-16. 時序 圖16-17. 時序 圖16-18.帶死區(qū)時間的互補輸 圖16-19.通道響應中止輸入（高電平有效）時，輸出信號的行 圖16-20. 圖16-22.霍爾傳感器用在BLDC電機控制 圖16-23.兩個定時器之間的霍爾傳感器時序 圖16-24.復位模 圖16-25.暫停模 圖16-26.事件模 圖16-27.單脈沖模式，TIMERx_CHxCV= 圖16-28.定時器0主/從模式的例 圖16-29.用定時器2的使能信號觸發(fā)定時器 圖16-30.用定時器2的更新事件來觸發(fā)定時器 圖16-31.用定時器2的使能信號來控制定時器0的暫停模 圖16-32.用定時器2的O0CPRE信號控制定時器0的暫停模 圖16-33.用定時器2的CI0信號來觸發(fā)定時器0和定時器 圖16-34.通用定時器L0結構框 圖16-35.內部時鐘分頻為1時正常模式下的控制電 圖16-36.當預分頻器的參數(shù)從1變到2時，計數(shù)器的時序 圖16-37.向上計數(shù)時序圖 圖16-38.向上計數(shù)時序圖，在運行時改變TIMERx_CAR寄存器的 圖16-39.向下計數(shù)時序圖 圖16-40.向下計數(shù)時序圖，在運行時改變TIMERx_CAR寄存器 圖16- 圖16-42.輸入捕獲邏 圖16-43.輸出比較邏輯 圖16-44.三種輸出比較模 圖16-45. 時序 圖16-46. 時序 圖16-47. 圖16-49.復位模 圖16-50.暫停模 圖16-51.事件模 圖16-52.單脈沖模式，TIMERx_CHxCV= 圖16-53.通用定時器L1結構框 圖16-54.內部時鐘分頻為1時正常模式下的控制電 圖16-55.當預分頻器的參數(shù)從1變到2時，計數(shù)器的時序 圖16-56.向上計數(shù)時序圖 圖16-57.向上計數(shù)時序圖，在運行時改變TIMERx_CAR寄存器的 圖16-58.輸入捕獲邏 圖16-59.輸出比較邏輯 圖16-60.三種輸出比較模 圖16-61. 時序 圖16-62. 時序 圖16-63.復位模 圖16-64.暫停模 圖16-65.事件模 圖16-66.單脈沖模式，TIMERx_CHxCV= 圖16-67.通用定時器L2結構框 圖16-68.內部時鐘分頻為1時正常模式下的控制電 圖16-69.當預分頻器的參數(shù)從1變到2時，計數(shù)器的時序 圖16-70.向上計數(shù)時序圖 圖16-71.向上計數(shù)時序圖，在運行時改變TIMERx_CAR寄存器的 圖16-72.輸入捕獲邏 圖16-73.輸出比較邏 圖16-74.三種輸出比較模 圖16-75.基本定時器結構框 圖16-76.內部時鐘分頻為1時正常模式下的控制電 圖16-77.當預分頻器的參數(shù)從1變到2時，計數(shù)器的時序 圖16-78.向上計數(shù)時序圖 圖16-79.向上計數(shù)時序圖，在運行時改變TIMERx_CAR寄存器的 圖17-1.USART模塊內部框 圖17-2.USART字符幀(8數(shù)據(jù)位和1停止位 圖17-3.USART發(fā)送步 圖17-4.過采樣方式接收一個數(shù)據(jù) 圖17-5.采用DMA方式實現(xiàn)USART數(shù)據(jù)發(fā)送配置步 圖17-6.采用DMA方式實現(xiàn)USART數(shù)據(jù)接收配置步 圖17-7.兩個USART之間的硬件流控 圖17-8.硬件流控 圖17-9.空閑狀態(tài)下檢測斷開 圖17-10.數(shù)據(jù)傳輸過程中檢測斷開 圖17-11.同步模式下的USART示 圖17-12.8-bit格式的USART同步通信波形 圖17-13.IrDASIRENDEC模 圖17-14.IrDA數(shù)據(jù)調 圖17-16.USART中斷映射框 圖18-1.I2C模塊框 圖18-2.數(shù)據(jù)有效 圖18-3.開始和停止狀 圖18-4.時鐘同 圖18-5.SDA線仲 圖18-6.7位地址的I2C通訊流 圖18-7.10位地址的I2C通訊流程（主機發(fā)送 圖18-8.10位地址的I2C通訊流程（主機接收 圖18-9.從機發(fā)送模 圖18-10.從機接收模 圖18-11.主機發(fā)送模 圖18-12.主機接收使用方案A模 圖18-13.主機接收使用方案B模 圖19-1.SPI結構框 圖19-2.常規(guī)模式下的SPI時序 圖19-3.SPI四線模式下的SPI時序圖(CKPL=1,CKPH=1, 圖19-4.典型的全雙工模式連 圖19-5.典型的單工模式連接（主機：接收，從機：發(fā)送 圖19-6.典型的單工模式連接（主機：只發(fā)送，從機：接收 圖19-7.典型的雙向線連 圖19-8.主機TI模式在不連續(xù)發(fā)送時的時序 圖19-9.主機TI模式在連續(xù)發(fā)送時的時序 圖19-10.從機TI模式時序 圖19-12.SPI四線模式四線寫操作時序 圖19-13.SPI四路模式四路讀操作時序 圖19-14.I2S結構框 圖19-51.I2S時鐘生成結構框 圖20-1.EXMC結構框 圖20-2.EXMCBank劃 圖20-3.模式1讀...................................................................................................................................圖20-4.模式1寫...................................................................................................................................圖20-5.模式A讀...................................................................................................................................圖20-6.模式A寫...................................................................................................................................圖20-7.模式2/B讀...............................................................................................................................圖20-8.模式2寫...................................................................................................................................圖20-9.模式B寫..................................................................................................................................圖20-10.模式C讀................................................................................................................................圖20-11.模式C寫................................................................................................................................圖20-12.模式D讀................................................................................................................................圖20-13.模式D寫................................................................................................................................圖20-14.復用模式讀.............................................................................................................................圖20-15.復用模式寫.............................................................................................................................圖20-16.異步等待有效時的讀時 圖20-17.異步等待有效時的寫時 圖20-18.同步復用突發(fā)傳輸讀時 圖20-19.同步復用突發(fā)傳輸寫時 圖21-1.USBFS結構框 圖21-2.在主機或設備模式下連接示意 圖21-3.OTG模式下連接示意 圖21-4.主機端口狀態(tài)轉移 圖21-5.主機模式FIFO空 圖21-6.主機模式FIFO寄存器映射 圖21-7.設備模式FIFO空 圖21-8.設備模式FIFO寄存器映射 表索表1-1.AHB互聯(lián)矩陣的互聯(lián)關系列 表1-2.GD32E10x系列器件的器映射 表1-3.引導模 表2- T與AHB時鐘頻率對應關 表2-3.選項字 表3-1.節(jié)電模式總 表5-1.時鐘輸出0的時鐘源選 表5-2.深度睡眠模式下1.2V域電壓選 表7-1.Cortex-M4中的NVIC異常類 表7-2.中斷向量 表7-3.EXTI觸發(fā) 表8-1.GPIO配置 表8-2.調試接口信 表8-3.調試端口映射 表8-8.TIMER0備用功能重映 表8-9.TIMER1備用功能重映 表8-10.TIMER2備用功能重映射 表8-11.TIMER3備用功能重映射 表8-12.TMER4備用功能重映 表8-13.TIMER8備用功能重映射 表8-14.USART0備用功能重映 表8-15.USART1備用功能重映 表8-16.USART2備用功能重映 表8-17.I2C0備用功能重映 表8-18.SPI0備用功能重映 表8-20.CTC備用功能重映 表8-21.OSC32引腳配 表8-22.OSC引腳配 表10-1.DMA傳輸操 表10-2.中斷事 表10-3.DMA0各通道請求 表10-4.DMA1各通道請求 表12-1.ADC內部信 表12-2.ADC引腳定 表12-3.ADC0和ADC1的規(guī)則通道的外部觸 表12-4.ADC0和ADC1的注入通道的外部觸 表12-5.不同分辨率對應的tCONV時 表12-6.不同N和M組合的最大輸出值（灰色值表示截斷 表13-1.DAC引 表13-2.DAC外部觸 表14-1.獨立看門狗定時器在40kHz(IRC40K)時的最小/最大超時周 表14-2.在60MHz(fPCLK1)時的最大/最小超時 表16-1.定時器（TIMERx）分為五種類 表16-2.由參數(shù)控制的互補輸出 表16-3.計數(shù)方向與 表16-4.從模式示 表16-5.計數(shù)方向與 表16-6.從模式示例（通用定時器 表16-7.從機模式示例（通用定時器 表17-1.USART重要引腳描 表17-2.停止位配 表17-3.USART中斷請 表18-1.I2C總線術語說明（參考飛利浦I2C規(guī)范 表18-2.事件狀態(tài)標志 表18-3.I2C錯誤標志 表19-1.SPI信號描 表19-2.SPI四線信號描 表19-3.SPI運行模 表19-4.SPI中斷請 表19-5.I2S比特率計算公 表19-6.音頻采樣頻率計算公 表19-7.各種運行模式下I2S接口信號的方 表19-8.I2S中 表20-1.NORFlash接口信號描 表20-2.PSRAM非復用接口信號描 表20-3.EXMC的Bank0支持的所有傳 表20-5.EXMC時序模 表20-6.模式1相關寄存器配 表20-7.模式A相關寄存器配 表20-8.模式2/B相關寄存器配 表20-9.模式C相關寄存器配 表20-10.模式D相關寄存器配 表20-11.復用模式相關寄存器配 表20-12.同步復用模式讀時序配 表20-13.同步復用模式寫時序配 表21-1.USBFS信號線描 表21-2.USBFS全局中 表22-1.寄存器功能 表22-2.術 表23-1.版本歷 系統(tǒng)及器架GD32E1x系列器件是基于ARM?Cortex?-4處理器的32位通用微控制器。ARM?Cotex?-M4處理器包括三條AHB總線分別稱為I-CODE總線、D-Code總線和系統(tǒng)總線。Cortex?-M4處理器的所有，根據(jù)不同的目的和目標空間，都會在這三條總線上執(zhí)行。器的組織用了哈結構，預定義的器映射高4GB的空間，充分保證了系統(tǒng)的靈活性可擴展性。ARMCortex-M4Cotex?-M4處理器是一個具有浮點運算功能、低中斷延遲時間和低成本調試特性的32位處理器。高集成度和增強的特性使Cortex?-M4處理器適合于那些需要高性能和低功耗微控制器的市Cortex?-M4處理器基于ARMv7/O控制任務、增強的數(shù)據(jù)處理位域操作、DSP(數(shù)字信號處理)和浮點運算指令。下面列出由Cotex?-M4提供的一些系統(tǒng)外設：內部總線矩陣，用于實現(xiàn)I-Code總線、D-Code總線、系統(tǒng)總線、總線(PPB)以及調試數(shù)據(jù)觀測點及單元指令宏單元串行線和JTAG調試接口(SWJ-圖1-1.Cortex?-M4結構框圖顯示了Cortex?-M4處理器結構框圖。欲了解信息，請參ARM?Cortex?-M4技術參考手冊。Cortex-M4Cortex-M4InterruptsandPowerAndTraceJTAGDebugPPBAPB Debug BusROMTracePortOrJTAG(SWDPorCortex-M4系統(tǒng)架GD32E10x系列器件采用32位多層總線結構，該結構可使系統(tǒng)中的多個主機和從機之間的并行通信成為可能。多層總線結構包括一個AHB互聯(lián)矩陣、兩個AHB總線和兩個APB總線。AHB互聯(lián)矩陣的互聯(lián)關系接下來將進行說明。在表1-1.AHB互聯(lián)矩陣的互聯(lián)關系列表表示相應的主機可以通過AHB互聯(lián)矩陣對應的從機，空白的單元格表示相應的主機不可以通過AHB互聯(lián)矩陣對應的從機。1FMC-1111111111111111111111如上表所示，AHB互聯(lián)矩陣共連接11個主機，分別為：IBUS、DBUS、SBUSDMA0、DMA1 令和向量。DBUS是Cortex?-M4內核的數(shù)據(jù)總線，用于加載和數(shù)據(jù)，以及代碼區(qū)域的調試訪問。同樣，SBUS是Cortex?-M4內核的系統(tǒng)總線，用于指令和向量獲取、數(shù)據(jù)加載和以及統(tǒng)區(qū)域的調試。系統(tǒng)區(qū)域包括內部SRAM區(qū)域和外設區(qū)域。DMA0和DMA1分別DMA0和DMA1的器總線AB互聯(lián)矩陣也連接了12個從機，分別為：FMC-IFMC-D、SRAM、EXMC、AHB、APB1和APB2FMC-I是閃存器控制器的指令總線，而FMC-D是閃存器的數(shù)據(jù)總線。SRAM是片上靜態(tài)隨機存取器。EXMC是外部器控制器。AHB是連接所有AHB從機的AHB總APB1和APB2是連接所有APB從機的兩條APBAPB1速度限制為60MHzAPB2可以全速運行（最高可到120MHz。APB1:FmaxAPB1:Fmax=APB2:Fmax=AHBGD32E10x系列器件的系統(tǒng)架構如圖1-2.GD32E10x器件的系統(tǒng)架構示意圖所示ICodeDCodeICodeDCodeInterrputPoweredBy TPoweredByT器映AHBFMCUSBFS TTTAHBtoAHBtoGPDMA12ARM?Cortex?-M4處理器采用哈佛結構，可以使用相互獨立的總線來指令和加載/數(shù)據(jù)。指令代碼和數(shù)據(jù)都位于相同的器地址空間，但在不同的地址范圍。程序器，數(shù)據(jù)存儲器，寄存器和I/O端口都在同一個線性的4GB的地址空間之內。這是Cortex?-M4的最大地址范圍，因為它的地址總線寬度是32位。此外，為了降低不同客戶在相同應用時的軟件復雜度，映射是按Cortex?-M4處理器提供的規(guī)則預先定義的。在器映射表中，一部分地址空間由ARM?Cortex?-M4的系統(tǒng)外設所占用，且不可更改。此外，其余部分地址空間可由供應商定義使用。表1-2.GD32E10x系列器件的器映射表顯示了GD32E10x系列器件的器映射，包括代碼、SRAM、外設和其他預先定義的區(qū)域。幾乎每個外設都分配1KB的地址空間，這樣可以簡化每個外設的地址譯碼0xA0000000-0xA000EXMC-外部0x90000000-0x9FFF0x70000000-0x8FFF0x60000000-0x63FFEXMC-0x50000000-0x50030x40080000-0x4FFF0x40040000-0x40070x4002BC00-0x40030x4002B000-0x40020x4002A000-0x40020x40028000-0x40020x40026800-0x40020x40026400-0x40020x40026000-0x40020x40025000-0x40020x40024000-0x40020x40023C00-0x40020x40023800-0x40020x40023400-0x40020x40023000-0x40020x40022C00-0x40020x40022800-0x40020x40022400-0x40020x40022000-0x40020x40021C00-0x40020x40021800-0x40020x40021400-0x40020x40021000-0x40020x40020C00-0x40020x40020800-0x40020x40020400-0x40020x40020000-0x40020x40018400-0x40010x40018000-0x40010x40017C00-0x40010x40017800-0x40010x40017400-0x40010x40017000-0x40010x40016C00-0x40010x40016800-0x40010x40015C00-0x40010x40015800-0x40010x40015400-0x40010x40015000-0x40010x40014C00-0x40010x40014800-0x40010x40014400-0x40010x40014000-0x40010x40013C00-0x40010x40013800-0x40010x40013400-0x40010x40013000-0x40010x40012C00-0x40010x40012800-0x40010x40012400-0x40010x40012000-0x40010x40011C00-0x40010x40011800-0x40010x40011400-0x40010x40011000-0x40010x40010C00-0x40010x40010800-0x40010x40010400-0x40010x40010000-0x40010x4000CC00-0x40000x4000C800-0x40000x4000C400-0x40000x4000C000-0x40000x40008000-0x40000x40007C00-0x40000x40007800-0x40000x40007400-0x40000x40007000-0x40000x40006C00-0x40000x40006800-0x40000x40006400-0x40000x40006000-0x40000x40005C00-0x40000x40005800-0x40000x40005400-0x40000x40005000-0x40000x40004C00-0x40000x40004800-0x40000x40004400-0x40000x40004000-0x40000x40003C00-0x40000x40003800-0x40000x40003400-0x40000x40003000-0x40000x40002C00-0x40000x40002800-0x40000x40002400-0x40000x40002000-0x40000x40001C00-0x40000x40001800-0x40000x40001400-0x40000x40001000-0x40000x40000C00-0x40000x40000800-0x40000x40000400-0x40000x40000000-0x40000x20070000-0x3FFF0x20060000-0x20060x20030000-0x20050x20020000-0x20020x2001C000-0x20010x20018000-0x20010x20008000-0x20010x20000000-0x20000x1FFFF810-0x1FFF0x1FFFF800-0x1FFFOption0x1FFFF000-0x1FFFBoot0x1FFFC010-0x1FFF0x1FFFC000-0x1FFF0x1FFFB000-0x1FFF0x1FFF7A10-0x1FFF0x1FFF7800-0x1FFF0x1FFF0000-0x1FFF0x1FFEC010-0x1FFE0x1FFEC000-0x1FFE0x10010000-0x1FFE0x10000000-0x10000x083C0000-0x0FFF0x08300000-0x083B0x08100000-0x082F0x08020000-0x080F0x08000000-0x0801Main0x00300000-0x07FF0x00100000-0x002F0x00020000-0x000F0x00000000-0x0001為了減少“讀-改-寫”操作的次數(shù)，Cotex?-M4處理器提供了一個可以執(zhí)行單原子比特操作的能映含個位作區(qū)一SRAM，一個是內外設。這兩個區(qū)域中的地址除了普通應用外，還有自己的“位帶別名區(qū)”。位帶別名區(qū)把每個比特擴展成一個32位的字。下面的公式表明了位帶別名區(qū)中的每個字如何對應位帶區(qū)的相應比特或目標比特。bit_word_addr=bit_band_base 其中bit_word_addr指的是位帶區(qū)目標比特對應在位帶別名區(qū)的地址bit_band_base指的是位帶別名區(qū)的起始地址byte_offset指的是位帶區(qū)目標比特所在的字節(jié)的字節(jié)地址偏移量bit_number指的是目標比特在對應字節(jié)中的位置(0-7)例如，要想0x20000200地址的第7位,可的位帶別名區(qū)地址是0x2000401C：bit_word_addr=0x22000000+(0x200*32)+(7*4)=0x2200401C 如果對 401C進行寫操作，那么 0200的第7位將會相應變化；如果對401C進行讀操作，那么視0x20000200的第7位狀態(tài)而返回0x01或0x00片上SRAM片上FLASH器概GD32E10x系列微控制器可以提供高密度片上FLASH器，按以下分類進行組織高達128KB主FLASH器高達18KB引導裝載程序 loader)信息塊器詳細說明請參考閃存控制器（FMC）章節(jié)引導配GD32E10xBOOT0BOOT1引