采用中 大規(guī)模集成電路的邏輯設(shè)計(jì)

采用中大規(guī)模集成電路的邏輯設(shè)計(jì)一、二進(jìn)制并行加法器1.一般并行加法器的缺點(diǎn)C0S0A0B0C-1C1S1A1B1C0C2S2A2B2C1C3S3A3B3C2CiSiAiBiCi-1第1頁(yè)/共55頁(yè)2.改進(jìn)（先行進(jìn)位并行加法器）Ci=（Ai+Bi）Ci-1+AiBi設(shè)Pi=Ai+Bi，Gi=AiBi用代入法：C0=P0C-1+G0C1=P1P0C+P1G0+G1C2=P2P1P0C+P2P1G0+P2G1+G2C3=P3P2P1P0C+P3P2P1G0+P3P2G1+P3G2+G3第2頁(yè)/共55頁(yè)F4F3F2F1A4A3A2A1B4B3B2B1FC4C074283四位二進(jìn)制加法器第3頁(yè)/共55頁(yè)3.芯片舉例例1、用74283設(shè)計(jì)一個(gè)四位加法/減法器。分析：加法可直接實(shí)現(xiàn)；減法：[A-B]補(bǔ)=[A]補(bǔ)+[-B]補(bǔ)

[-B]補(bǔ)=[B]原按位求反，末位+1所以增加一個(gè)功能控制端M=0，加法，C0=0=1，減法，C0=1第4頁(yè)/共55頁(yè)例2、用74283設(shè)計(jì)一個(gè)8421BCD碼到余3碼的代碼轉(zhuǎn)換器。例3、用74283設(shè)計(jì)一個(gè)1位十進(jìn)制數(shù)加法器。用BCD碼表示一位十進(jìn)制數(shù)，由于74283進(jìn)行的是二進(jìn)制加法運(yùn)算，所以需要對(duì)運(yùn)算結(jié)果進(jìn)行修正。第5頁(yè)/共55頁(yè)十二進(jìn)制和8421BCD和修正標(biāo)志012345678900000000010001000011001000010100110001110100001001000000000100010000110010000101001100011101000010010000000000十二進(jìn)制和8421BCD和修正標(biāo)志101112131415161718190101001011011000110101110011111000010001100101001110000100011001010011101001010110110101111100011001111111111116171819202122232425第6頁(yè)/共55頁(yè)和的范圍為0到19，在0~9范圍時(shí)，直接輸出；在10~19范圍時(shí)，需要+6修正，所以需兩片74283芯片。A4A3A2A1B4B3B2B1F4F3F2F1FC4C0修正標(biāo)志：F=C4+F2F4+F3F4A4A3A2A1B4B3B2B1F4F3F2F1FC4C000000110修正標(biāo)志第7頁(yè)/共55頁(yè)二、數(shù)值比較器7485A<B，A>B，A=B為三個(gè)級(jí)聯(lián)輸入端，用于擴(kuò)展比較數(shù)的位數(shù)：一片4位，兩片8位，n片4n位。級(jí)聯(lián)時(shí)高位7485的級(jí)聯(lián)輸入端分別連接低位7485的三個(gè)輸出端，只用1片7485時(shí)，三個(gè)級(jí)聯(lián)輸入端應(yīng)分別接001。

A3B3A2B2A1B1A0B0A>BA<BA=BFA>BFA<BFA=B7485第8頁(yè)/共55頁(yè)三、譯碼器

譯碼器是將二進(jìn)制代碼翻譯成十進(jìn)制數(shù)字或字符的電路，如：數(shù)字儀表顯示器、地址譯碼器、指令譯碼器等。

譯碼器是n輸入，2n輸出的電路。常見有二-四譯碼器，三-八譯碼器，四-十六譯碼器等。

以三、八譯碼器（74138）為例。第9頁(yè)/共55頁(yè)74138三-八譯碼器Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0S3S2S1輸出端使能控制端輸入端第10頁(yè)/共55頁(yè)S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y71001001001001001001001000??0??000001010011100101110111??????01111111101111111101111111101111111101111111101111111101111111101111111111111111真值表：第11頁(yè)/共55頁(yè)Y0=M0=m0Y1=M1=m1Y3=M3=m3Y2=M2=m2Y4=M4=m4Y7=M7=m7Y6=M6=m6Y5=M5=m5第12頁(yè)/共55頁(yè)應(yīng)用舉例1.地址譯碼器實(shí)例A7……A0………………地址線（8條）256內(nèi)存單元01255……地址譯碼器微處理器第13頁(yè)/共55頁(yè)2.用74183實(shí)現(xiàn)全減器

全減器：考慮低位向高位的借位的減法運(yùn)算邏輯電路。AiBiGi-1Di

Gi真值表：AiBiGi-1DiGi00000101001100111101AiBiGi-1DiGi10010111011110000011Di=m1+m2+m4+m7=m1m2m4m7Gi=m1+m2+m3+m7=m1m2m3m7=Y1Y2Y3Y7=Y1Y2Y4Y7第14頁(yè)/共55頁(yè)電路圖：A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0&。DiGi&。AiBiGi-1S3S2S1001第15頁(yè)/共55頁(yè)3.用74183實(shí)現(xiàn)四-十六譯碼器第16頁(yè)/共55頁(yè)ABCDY0Y1Y2Y3Y4Y5Y6Y7Y0Y1Y2Y3Y4Y5Y6Y700000001001000110100010101100111011111111111111110111111111111111101111111111111111011111111111111110111111111111111101111111111111111011111111111111110111111111000100110101011110011011110111111111111011111111111111110111111111111111101111111111111111011111111111111110111111111111111101111111111111111011111111111111110第17頁(yè)/共55頁(yè)分析：四輸入，十六輸出，需要用兩片74138；

0000~0111時(shí)，74138Ⅰ工作，

1000~1111時(shí)，74138Ⅱ工作。Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0S3S2S1Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0S3S2S174138Ⅰ74138ⅡBCDA0100第18頁(yè)/共55頁(yè)四、多路選擇器

多路選擇器是多輸入，單輸出的組合邏輯電路，其功能為從多個(gè)輸入中選擇一個(gè)傳送到輸出端口。

常見有四路選擇器、八路選擇器、十六路選擇器等。第19頁(yè)/共55頁(yè)A1A0D3D2D1D0W選擇控制端輸出端輸入端74153W=A1A0D0+A1A0D1+A1A0D2+A1A0D3A1A0D0D1D2D3W00011011d0

ΦΦΦΦd1ΦΦΦΦd2Φ

ΦΦΦd3d0d1d2d3第20頁(yè)/共55頁(yè)

多路選擇器可實(shí)現(xiàn)任意一個(gè)n變量的邏輯函數(shù)，一般取其中的n-1個(gè)變量作為多路選擇器的選擇信號(hào)，另外一個(gè)變量作為數(shù)據(jù)輸入。舉例

例1.用74153實(shí)現(xiàn)設(shè)A1=1，A0=B，Di=C

形式轉(zhuǎn)換第21頁(yè)/共55頁(yè)練習(xí)：用74153實(shí)現(xiàn)F（A，B）=AB+ABA1A0D3D2D1D0W0110ABF第22頁(yè)/共55頁(yè)課前練習(xí)：用JK觸發(fā)器設(shè)計(jì)一個(gè)十進(jìn)制同步遞增計(jì)數(shù)器。狀態(tài)圖：0000000100100011010010011000011101100101第23頁(yè)/共55頁(yè)狀態(tài)表：Q4Q3Q2Q1Q4n+1Q3n+1Q2n+1Q1n+100000001001000110100010101100111100010011010101111001101111011110001001000110100010101100111100010010000dQnQn+1JK000110110d1dd1d0激勵(lì)表：畫激勵(lì)函數(shù)卡諾圖第24頁(yè)/共55頁(yè)J4=Q3Q2Q1，K4=Q1，J3=K3=Q2Q1J2=Q4Q1，K2=Q1，J1=K1=1第25頁(yè)/共55頁(yè)畫電路圖檢測(cè)：由所設(shè)計(jì)電路圖可得：Q4n+1=Q3Q2Q1Q4+Q1Q4Q3n+1=Q2Q1Q3+Q2Q1Q3Q2n+1=Q4Q2Q1+Q1Q2Q1n+1=Q10000000100100011010001010110011110001001101010111101110011111110有自恢復(fù)能力第26頁(yè)/共55頁(yè)五、計(jì)數(shù)器

計(jì)數(shù)器是對(duì)輸入脈沖信號(hào)進(jìn)行計(jì)數(shù)的時(shí)序邏輯部件。

分類：脈沖信號(hào)同步異步計(jì)數(shù)進(jìn)制十進(jìn)制二進(jìn)制N進(jìn)制計(jì)數(shù)方法可逆計(jì)數(shù)減法計(jì)數(shù)加法計(jì)數(shù)第27頁(yè)/共55頁(yè)

四位二進(jìn)制可逆計(jì)數(shù)器74193CrLDDCBACPUCPDQDQCQBQA1×××××

××000000dcba××dcba01××××1加1計(jì)數(shù)01××××1減1計(jì)數(shù)ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193Cr：清0；LD：預(yù)置控制，Cr=0的前提下，若LD=0，則使輸出端為輸入信號(hào)，LD=1時(shí)開始計(jì)數(shù)；D，C，B，A：數(shù)據(jù)輸入端，用于設(shè)置計(jì)數(shù)初值；CPU，CPD：計(jì)數(shù)脈沖QDQCQBQA：計(jì)數(shù)值輸出；

QCC，QCB：進(jìn)位、借位輸出第28頁(yè)/共55頁(yè)

計(jì)數(shù)過(guò)程：1100101110101111000010000001001000110100010101100111100111011110QCCQCB第29頁(yè)/共55頁(yè)

舉例：

用74193可實(shí)現(xiàn)任意模M計(jì)數(shù)器（M≤16）。

例1.用74193設(shè)計(jì)模10加法計(jì)數(shù)器。0000100000010010001101000101011001111001

分析：利用74193的清0功能，當(dāng)計(jì)數(shù)值由1001變到1010瞬間，計(jì)數(shù)值清0。1010第30頁(yè)/共55頁(yè)LDCPDCPU1cpABCD1QCBQCCCr74193QAQBQCQD&Q0Q1Q2Q30101第31頁(yè)/共55頁(yè)

例2.用74193設(shè)計(jì)模12遞減計(jì)數(shù)器。1100101110101111110111101000011101100101010010010011

分析：在輸出由0100變到0011的瞬間，輸出值又回到1111（由預(yù)置功能實(shí)現(xiàn)）。第32頁(yè)/共55頁(yè)ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193≥1Q0Q1Q2Q3111101100第33頁(yè)/共55頁(yè)

例3.用74193實(shí)現(xiàn)兩位十進(jìn)制遞增計(jì)數(shù)器。ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193高ABCDQAQBQCQDQCBQCCCrLDCPDCPU74193低Q0Q1Q2Q3Q0Q1Q2Q3&1111cp&第34頁(yè)/共55頁(yè)

六、寄存器

寄存器是用于接收、存放、傳送數(shù)據(jù)的電路?？捎脮r(shí)序邏輯電路實(shí)現(xiàn)，也可用組合邏輯電路實(shí)現(xiàn)。分類：按功能分按傳輸方式串入-串出移位寄存器基本寄存器串入-并出并入-串出并入-并出第35頁(yè)/共55頁(yè)

中規(guī)模集成四位雙向移位寄存器74194CrCPMBMADRDLD0D1D2D3Q0Q1Q2Q30×××××××××10××××××××1

1

1×

×d0d1d2d31011×××××1

010×××××110×1××××110×0××××1

00××××××0000保持d0d1d2d31Q0nQ1nQ2n0Q0nQ1nQ2nQ1nQ2nQ3n1Q1nQ2nQ3n0保持D3D2D1D0Q3Q2Q1Q0DRMAMBcpCr74194DLD0D1D2D3：并行數(shù)據(jù)輸入端DR：右移控制DL：左移控制Q0Q1Q2Q3：數(shù)據(jù)輸出11送數(shù)01右移10左移00保持MBMA：工作方式控制第36頁(yè)/共55頁(yè)

舉例用74194構(gòu)成模4環(huán)形計(jì)數(shù)器（初態(tài)1100）狀態(tài)圖1100011000111001

分析：當(dāng)Q3=0時(shí)，相當(dāng)于右移補(bǔ)0；

Q3=1時(shí)，相當(dāng)于右移補(bǔ)1。第37頁(yè)/共55頁(yè)D3D2D1D0Q3Q2Q1Q0DRMAMBCPCr74194DL0011cp1

開始時(shí)MBMA輸入11，并行輸入1100，然后將MBMA變?yōu)?1，右移數(shù)據(jù)。1101第38頁(yè)/共55頁(yè)

七、只讀存儲(chǔ)器存儲(chǔ)器RAMROM動(dòng)態(tài)DRAM靜態(tài)SRAM掩膜ROM可擦編程EROM可編程PROM第39頁(yè)/共55頁(yè)1.ROM結(jié)構(gòu)?不連通連通不可編程連通可編程第40頁(yè)/共55頁(yè)&&&&&&&&≥1≥1????????????????????????A0A1A2F0F1n位地址輸入，m位數(shù)據(jù)輸出，存儲(chǔ)容量為存儲(chǔ)容量：2n×m位第41頁(yè)/共55頁(yè)????????????????????????A0A0A1A1A2A2F0F1與陣列或陣列

陣列邏輯圖畫法第42頁(yè)/共55頁(yè)例1.用ROM實(shí)現(xiàn)一個(gè)二進(jìn)制數(shù)到格雷碼的代碼轉(zhuǎn)換器B3B2B1B0G3G2G1G00000000100100011010001010110011100000001001100100110011101010100B3B2B1B0G3G2G1G01000100110101011110011011110111111001110111111011001101110101000第43頁(yè)/共55頁(yè)第44頁(yè)/共55頁(yè)B3B3B2B2B1B1B0B00123456789101112131415G0G1G2G3????????????????????????????????????????????????????????????????第45頁(yè)/共55頁(yè)

例2.用ROM實(shí)現(xiàn)一個(gè)л發(fā)生器,輸入為四位二進(jìn)制數(shù)（由計(jì)數(shù)器產(chǎn)生0-15）,輸出為8421BCD碼,串行地產(chǎn)生常數(shù)л=3.14159263589793。第46頁(yè)/共55頁(yè)A3A2A1A0F3F2F1F0л000000010010001101000101011001110011000101000001010110010010011031415926A3A2A1