QuarusII基本操作流程

EDA技術(shù)實(shí)用教程第5章QuartusII應(yīng)用向?qū)?.1基本設(shè)計(jì)流程

KX康芯科技圖5-1選擇編輯文件的語言類型，鍵入源程序并存盤

5.1.1建立工作庫文件夾和編輯設(shè)計(jì)文件

5.1基本設(shè)計(jì)流程

KX康芯科技圖5-2利用“NewPrejectWizard”創(chuàng)建工程cnt105.1.2創(chuàng)建工程

5.1基本設(shè)計(jì)流程

KX康芯科技圖5-3將所有相關(guān)的文件都加入進(jìn)此工程

5.1.2創(chuàng)建工程

5.1基本設(shè)計(jì)流程

KX康芯科技圖5-4選擇目標(biāo)器件EP2C5T144C85.1.2創(chuàng)建工程

5.1基本設(shè)計(jì)流程

KX康芯科技圖5-5將Max+plusII工程轉(zhuǎn)換為QuartusII工程

5.1.2創(chuàng)建工程

5.1基本設(shè)計(jì)流程

KX康芯科技圖5-6選擇目標(biāo)器件EP2C5T144C85.1.3編譯前設(shè)置

5.1基本設(shè)計(jì)流程

KX康芯科技圖5-7選擇配置器件的工作方式

5.1.3編譯前設(shè)置

5.1基本設(shè)計(jì)流程

KX康芯科技圖5-8選擇配置器件和編程方式

5.1.3編譯前設(shè)置

KX康芯科技圖5-9全程編譯后出現(xiàn)報(bào)錯(cuò)信息

5.1.4全程編譯

KX康芯科技圖5-10選擇編輯矢矢量波形文文件5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-11波形編輯器器5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-12設(shè)置仿真時(shí)時(shí)間長(zhǎng)度5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-13vwf激勵(lì)波形文文件存盤5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-14向波形編輯輯器拖入信信號(hào)節(jié)點(diǎn)5.1.5時(shí)序仿真KX康芯科技圖5-15設(shè)置時(shí)鐘CLK的周期5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-16選擇總線數(shù)數(shù)據(jù)格式5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-17設(shè)置好的激激勵(lì)波形圖圖5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-18選擇仿真控控制5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-19仿真波形輸輸出5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-20選擇全時(shí)域域顯示5.1.5時(shí)序仿真5.1基本設(shè)計(jì)流流程KX康芯科技圖5-21cnt10工程的RTL電路圖5.1.6應(yīng)用RTL電路圖觀察察器KX康芯科技圖5-22GW48實(shí)驗(yàn)系統(tǒng)模模式5實(shí)驗(yàn)電路圖圖5.2.1引腳鎖定KX康芯科技圖5-23AssignmentEditor編輯器5.2.1引腳鎖定5.2引腳設(shè)置和和下載KX康芯科技圖5-24兩種引腳鎖鎖定對(duì)話框框5.2.1引腳腳鎖鎖定定5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-25選擇擇編編程程下下載載文文5.2.2配置置文文件件下下載載5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-26加入入編編程程下下載載方方式式5.2.2配置置文文件件下下載載5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-27雙擊擊選選中中的的編編程程方方式式名名5.2.2配置置文文件件下下載載5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-28ByteBlasterII編程程下下載載窗窗5.2.2配置置文文件件下下載載5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-29ByteBlasterII接口口AS模式式編編程程窗窗口口5.2.3AS模式式編編程程配配置置器器件件5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-30選擇擇目目標(biāo)標(biāo)器器件件EP2C5T1445.2.4JTAG間接接模模式式編編程程配配置置器器件件5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-31選定定SOF文件件后后，，選選擇擇文文件件壓壓縮縮5.2.4JTAG間接接模模式式編編程程配配置置器器件件KX康芯芯科科技技圖5-32用JTAG模式式對(duì)對(duì)配配置置器器件件EPCS1進(jìn)行行間間接接編編程程5.2.4JTAG間接接模模式式編編程程配配置置器器件件5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-33安裝裝USB驅(qū)動(dòng)動(dòng)程程序序5.2.5USBBlaster編程程配配置置器器件件使使用用方方法法KX康芯芯科科技技圖5-34設(shè)置置JTAG硬件件功功能能5.2.5USBBlaster編程程配配置置器器件件使使用用方方法法5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-35在In-SystemMemoryContentEditor中使使用用USBBlaster5.2.5USBBlaster編程程配配置置器器件件使使用用方方法法5.2引腳腳設(shè)設(shè)置置和和下下載載KX康芯芯科科技技圖5-36SignalTapII編輯輯窗窗1．．打打開開SignalTapII編編輯輯窗窗5.3嵌入入式式邏邏輯輯分分析析儀儀使使用用方方法法KX康芯芯科科技技圖5-37SignalTapII編輯輯窗窗2．．調(diào)調(diào)入入待待測(cè)測(cè)信信號(hào)號(hào)5.3嵌入入式式邏邏輯輯分分析析儀儀使使用用方方法法3．．SignalTapII參參數(shù)數(shù)設(shè)設(shè)置置KX康芯芯科科技技圖5-38設(shè)定定SignalTapII與工工程程一一同同綜綜合合適適配配4．．文文件件存存盤盤5.3嵌入入式式邏邏輯輯分分析析儀儀使使用用方方法法KX康芯芯科科技技圖5-39下載載cnt10.sof并準(zhǔn)準(zhǔn)備備啟啟動(dòng)動(dòng)SignalTapII5．．編編譯譯下下載載5.3嵌入入式式邏邏輯輯分分析析儀儀使使用用方方法法6．．啟啟動(dòng)動(dòng)SignalTapII進(jìn)進(jìn)行行采采樣樣與與分分析析KX康芯芯科科技技圖5-40SignalTapII采樣樣已已被被啟啟動(dòng)動(dòng)5.3嵌入入式式邏邏輯輯分分析析儀儀使使用用方方法法6．．啟啟動(dòng)動(dòng)SignalTapII進(jìn)進(jìn)行行采采樣樣與與分分析析KX康芯芯科科技技圖5-41SignalTapII數(shù)據(jù)據(jù)窗窗設(shè)設(shè)置置后后的的信信號(hào)號(hào)波波形形5.3嵌入式邏輯分分析儀使用方方法7．SignalTapII的其其他設(shè)置和控控制方法KX康芯科技5.4原理圖輸入設(shè)設(shè)計(jì)方法5.4.1設(shè)設(shè)計(jì)流程程1.為本項(xiàng)項(xiàng)工程設(shè)計(jì)建建立文件夾假設(shè)本項(xiàng)設(shè)計(jì)計(jì)的文件夾取取名為adder，路徑為：d:\adder。KX康芯科技圖5-42元件輸入對(duì)話話框5.4原理圖輸入設(shè)設(shè)計(jì)方法2.輸入設(shè)設(shè)計(jì)項(xiàng)目和存存盤KX康芯科技圖5-43將所需元件全全部調(diào)入原理理圖編輯窗并并連接好5.4原理圖輸入設(shè)設(shè)計(jì)方法3.將設(shè)計(jì)計(jì)項(xiàng)目設(shè)置成成可調(diào)用的元元件KX康芯科技圖5-44連接好的全加加器原理圖f_adder.bdf5.4原理圖輸入設(shè)設(shè)計(jì)方法4.設(shè)計(jì)全全加器頂層文文件KX康芯科技圖5-45f_adder.bdf工程設(shè)置窗5.4原理圖輸入設(shè)設(shè)計(jì)方法5.將設(shè)計(jì)計(jì)項(xiàng)目設(shè)置成成工程和時(shí)序序仿真KX康芯科技圖5-46加入本工程所所有文件5.4原理圖輸入設(shè)設(shè)計(jì)方法5.將設(shè)計(jì)計(jì)項(xiàng)目設(shè)置成成工程和時(shí)序序仿真KX康芯科技圖5-47全加器工程f_adder的仿真波形5.4原理圖輸入設(shè)設(shè)計(jì)方法5.將設(shè)計(jì)計(jì)項(xiàng)目設(shè)置成成工程和時(shí)序序仿真KX康芯科技5.4原理圖輸入設(shè)設(shè)計(jì)方法5.4.2應(yīng)應(yīng)用宏模模塊的原理圖圖設(shè)計(jì)1.計(jì)數(shù)器器設(shè)計(jì)圖5-48含有時(shí)鐘使能能的兩位十進(jìn)進(jìn)制計(jì)數(shù)器KX康芯科技5.4原理圖輸入設(shè)設(shè)計(jì)方法5.4.2應(yīng)應(yīng)用宏模模塊的原理圖圖設(shè)計(jì)1.計(jì)數(shù)器器設(shè)計(jì)圖5-49兩位十進(jìn)制計(jì)計(jì)數(shù)器工作波波形KX康芯科技2.頻率計(jì)計(jì)主結(jié)構(gòu)電路路設(shè)計(jì)圖5-50兩位十進(jìn)制頻頻率計(jì)頂層設(shè)設(shè)計(jì)原理圖文文件KX康芯科技5.4原理圖輸入設(shè)設(shè)計(jì)方法5.4.2應(yīng)應(yīng)用宏模模塊的原理圖圖設(shè)計(jì)2.頻率計(jì)計(jì)主結(jié)構(gòu)電路路設(shè)計(jì)圖5-51兩位十進(jìn)制頻頻率計(jì)測(cè)頻仿仿真波形KX康芯科技3.時(shí)序控控制電路設(shè)計(jì)計(jì)圖5-52測(cè)頻時(shí)序控制制電路5.4原理圖輸入設(shè)設(shè)計(jì)方法KX康芯科科技5.4原理圖圖輸入入設(shè)計(jì)計(jì)方法法5.4.2應(yīng)應(yīng)用用宏模模塊的的原理理圖設(shè)設(shè)計(jì)3.時(shí)時(shí)序序控制制電路路設(shè)計(jì)計(jì)圖5-53測(cè)頻時(shí)時(shí)序控控制電電路工工作波波形KX康芯科科技4.頂頂層層電路路設(shè)計(jì)計(jì)圖5-54頻率計(jì)計(jì)頂層層電路路原理理圖KX康芯科科技5.4原理圖圖輸入入設(shè)計(jì)計(jì)方法法5.4.2應(yīng)應(yīng)用用宏模模塊的的原理理圖設(shè)設(shè)計(jì)4.頂頂層層電路路設(shè)計(jì)計(jì)圖5-55頻率計(jì)計(jì)工作作時(shí)序序波形形習(xí)題題KX康芯科科技5-1.歸納利利用QuartusII進(jìn)行行VHDL文本本輸入入設(shè)計(jì)計(jì)的流流程：：從文文件輸輸入一一直到到SignalTapII測(cè)試。。5-2.由圖5-40、、5-41，詳詳細(xì)說說明工工程設(shè)設(shè)計(jì)cnt10的硬硬件工工作情情況。。5-3.如何為為設(shè)計(jì)計(jì)中的的SignalTapII加入獨(dú)獨(dú)立采采用時(shí)時(shí)鐘？？試給給出完完整的的程序序和對(duì)對(duì)它的的實(shí)測(cè)測(cè)結(jié)果果。習(xí)題題KX康芯科科技5-4.參考QuartusII的的Help，詳詳細(xì)說說明Assignments菜單單中Settings對(duì)對(duì)話框框的功功能。。（1））說明其其中的的TimingRequirements&Qptions的的功能能、使使用方方法和和檢測(cè)測(cè)途徑徑。（2））說明其其中的的CompilationProcess的的功能能和使使用方方法。。（3））說明Analysis&SynthesisSetting的的功能能和使使用方方法，，以及及其中中的SynthesisNetlistOptimization的的功能能和使使用方方法。。（4）說明FitterSettings中的DesignAssistant和Simulator功能，，舉例例說明明它們們的使使用方方法。。習(xí)題題KX康芯科科技5-5.概述Assignments菜單單中AssignmentEditor的功功能，，舉例例說明明。5-6.用74148和和與非非門實(shí)實(shí)現(xiàn)8421BCD優(yōu)先先編碼碼器，，用3片74139組成成一個(gè)個(gè)5-24線譯譯碼器器。5-7.用74283加加法器器和邏邏輯門門設(shè)計(jì)計(jì)實(shí)現(xiàn)現(xiàn)一位位8421BCD碼碼加法法器電電路，，輸入入輸出出均是是BCD碼碼，CI為為低位位的進(jìn)進(jìn)位信信號(hào)，，CO為高高位的的進(jìn)位位信號(hào)號(hào)，輸輸入為為兩個(gè)個(gè)1位位十進(jìn)進(jìn)制數(shù)數(shù)A，，輸出出用S表示示。5-8.設(shè)計(jì)一一個(gè)7人表決決電路路，參參加表表決者者7人，同同意為為1，不同同意為為0，同意意者過過半則則表決決通過過，綠綠指示示燈亮亮；表表決不不通過過則紅紅指示示燈亮亮。5-9.設(shè)計(jì)一一個(gè)周周期性性產(chǎn)生生二進(jìn)進(jìn)制序序列01001011001的序列列發(fā)生生器，，用移移位寄寄存器器或用用同步步時(shí)序序電路路實(shí)現(xiàn)現(xiàn)，并并用時(shí)時(shí)序仿仿真器器驗(yàn)證證其功功能。。習(xí)題題KX康芯科科技5-10.用D觸觸發(fā)器器構(gòu)成成按循循環(huán)碼碼(000->001->011->111->101->100->000)規(guī)規(guī)律工工作的的六進(jìn)進(jìn)制同同步計(jì)計(jì)數(shù)器器。5-11.應(yīng)用4位全全加器器和74374構(gòu)成成4位位二進(jìn)進(jìn)制加加法計(jì)計(jì)數(shù)器器。5-12.用74194、、74273、、D觸觸發(fā)器器等器器件組組成8位串串入并并出的的轉(zhuǎn)換換電路路，要要求在在轉(zhuǎn)換換過程程中數(shù)數(shù)據(jù)不不變，，只有有當(dāng)8位一一組數(shù)數(shù)據(jù)全全部轉(zhuǎn)轉(zhuǎn)換結(jié)結(jié)束后后，輸輸出才才變化化一次次。如果使使用74299、74373、D觸發(fā)發(fā)器和和非門門來完完成上上述功功能，，應(yīng)該該有怎怎樣的的電路路？5-13.用一片片74163和和兩片片74138構(gòu)構(gòu)成一一個(gè)具具有12路路脈沖沖輸出出的數(shù)數(shù)據(jù)分分配器器。要要求在在原理理圖上上標(biāo)明明第1路到到第12路路輸出出的位位置。。若改改用一一片74195代替替以上上的74163，試試完成成同樣樣的設(shè)設(shè)計(jì)。。習(xí)題題KX康芯科科技5-14.用同步步時(shí)序序電路路對(duì)串串行二二進(jìn)制制輸入入進(jìn)行行奇偶偶校驗(yàn)驗(yàn)，每每檢測(cè)測(cè)5位位輸入入，輸輸出一一個(gè)結(jié)結(jié)果。。當(dāng)5位輸輸入中中1的的數(shù)目目為奇奇數(shù)時(shí)時(shí)，在在最后后一位位的時(shí)時(shí)刻輸輸出1。5-15.用7490設(shè)計(jì)計(jì)模為為872的的計(jì)數(shù)數(shù)器，，且輸輸出的的個(gè)位位、十十位、、百位位都應(yīng)應(yīng)符合合8421碼權(quán)權(quán)重。。5-16.用74161設(shè)設(shè)計(jì)一一個(gè)97分分頻電電路，，用置置0和和置數(shù)數(shù)兩種種方法法實(shí)現(xiàn)現(xiàn)。5-17.某通信信接收收機(jī)的的同步步信號(hào)號(hào)為巴巴克碼碼1110010。設(shè)計(jì)計(jì)一個(gè)個(gè)檢測(cè)測(cè)器，，其輸輸入為為串行行碼x，輸出出為檢檢測(cè)結(jié)結(jié)果y，當(dāng)檢檢測(cè)到到巴克克碼時(shí)時(shí)，輸輸出1。實(shí)驗(yàn)與與設(shè)計(jì)計(jì)KX康芯科科技5-1.組組合合電路路的設(shè)設(shè)計(jì)(1)實(shí)實(shí)驗(yàn)?zāi)磕康模菏煜はuartusⅡⅡ的VHDL文文本設(shè)設(shè)計(jì)流流程全全過程程，學(xué)學(xué)習(xí)簡(jiǎn)簡(jiǎn)單組組合電電路的的設(shè)計(jì)計(jì)、多多層次次電路路設(shè)計(jì)計(jì)、仿仿真和和硬件件測(cè)試試。(2)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容1：首先先利用用QuartusⅡⅡ完成成2選選1多多路選選擇器器（例例4-3））的文文本編編輯輸輸入(mux21a.vhd)和和仿真真測(cè)試試等步步驟，，給出出圖4-3所示示的仿仿真波波形。。最后后在實(shí)實(shí)驗(yàn)系系統(tǒng)上上進(jìn)行行硬件件測(cè)試試，驗(yàn)驗(yàn)證本本項(xiàng)設(shè)設(shè)計(jì)的的功能能。(3)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容2：將此此多路路選擇擇器看看成是是一個(gè)個(gè)元件件mux21a，利利用元元件例例化語語句描描述圖圖4-18，并并將此此文件件放在在同一一目錄錄中。。以下下是部部分參參考程程序：：實(shí)驗(yàn)與與設(shè)計(jì)計(jì)KX康芯科科技...COMPONENTMUX21APORT(a，b，s:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDCOMPONENT；...u1:MUX21APORTMAP(a=>a2，b=>a3，s=>s0，y=>tmp);u2:MUX21APORTMAP(a=>a1，b=>tmp，s=>s1，y=>outy);ENDARCHITECTUREBHV;按照本本章給給出的的步驟驟對(duì)上上例分分別進(jìn)進(jìn)行編編譯、、綜合合、仿仿真。。并對(duì)對(duì)其仿仿真波波形作作出分分析說說明。。實(shí)驗(yàn)與與設(shè)計(jì)計(jì)KX康芯科科技(4)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容3：引腳腳鎖定定以及及硬件件下載載測(cè)試試。建建議選選實(shí)驗(yàn)驗(yàn)電路路模式式5（（附錄錄圖8），，用鍵鍵1(PIO0)控控制s0；；用鍵鍵2(PIO1)控控制s1；；a3、a2和和a1分別別接clock5、、clock0和clock2；；輸出出信號(hào)號(hào)outy仍接接揚(yáng)聲聲器spker。通通過短短路帽帽選擇擇clock0接256Hz信號(hào)號(hào)，clock5接接1024Hz，clock2接接8Hz信信號(hào)。。最后后進(jìn)行行編譯譯、下下載和和硬件件測(cè)試試實(shí)驗(yàn)驗(yàn)（通通過選選擇鍵鍵1、、鍵2，控控制s0、、s1，可可使揚(yáng)揚(yáng)聲器器輸出出不同同音調(diào)調(diào)）。。(5)實(shí)實(shí)驗(yàn)報(bào)報(bào)告：根據(jù)據(jù)以上上的實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容寫寫出實(shí)實(shí)驗(yàn)報(bào)報(bào)告，，包括括程序序設(shè)計(jì)計(jì)、軟軟件編編譯、、仿真真分析析、硬硬件測(cè)測(cè)試和和詳細(xì)細(xì)實(shí)驗(yàn)驗(yàn)過程程；給給出程程序分分析報(bào)報(bào)告、、仿真真波形形圖及及其分分析報(bào)報(bào)告。。實(shí)驗(yàn)驗(yàn)與與設(shè)設(shè)計(jì)計(jì)KX康芯芯科科技技(6)附附加加內(nèi)內(nèi)容容：根根據(jù)據(jù)本本實(shí)實(shí)驗(yàn)驗(yàn)以以上上提提出出的的各各項(xiàng)項(xiàng)實(shí)實(shí)驗(yàn)驗(yàn)內(nèi)內(nèi)容容和和實(shí)實(shí)驗(yàn)驗(yàn)要要求求，，設(shè)設(shè)計(jì)計(jì)1位位全全加加器器。。首先先用用QuartusⅡⅡ完完成成4.3節(jié)節(jié)給給出出的的全全加加器器的的設(shè)設(shè)計(jì)計(jì)，，包包括括仿仿真真和和硬硬件件測(cè)測(cè)試試。。實(shí)實(shí)驗(yàn)驗(yàn)要要求求分分別別仿仿真真測(cè)測(cè)試試底底層層硬硬件件或或門門和和半半加加器器，，最最后后完完成成頂頂層層文文件件全全加加器器的的設(shè)設(shè)計(jì)計(jì)和和測(cè)測(cè)試試，，給給出出設(shè)設(shè)計(jì)計(jì)原原程程序序，，程程序序分分析析報(bào)報(bào)告告、、仿仿真真波波形形圖圖及及其其分分析析報(bào)報(bào)告告。。(7)實(shí)驗(yàn)驗(yàn)習(xí)習(xí)題題：以以1位二二進(jìn)進(jìn)制制全全加加器器為為基基本本元元件件，，用用例例化化語語句句寫寫出出8位并并行行二二進(jìn)進(jìn)制制全全加加器器的的頂頂層層文文件件，，并并討討論論此此加加法法器器的的電電路路特特性性。。實(shí)驗(yàn)驗(yàn)與與設(shè)設(shè)計(jì)計(jì)KX康芯芯科科技技5-2.時(shí)時(shí)序序電電路路的的設(shè)設(shè)計(jì)計(jì)(1)實(shí)實(shí)驗(yàn)驗(yàn)?zāi)磕康牡模菏焓煜はuartusⅡⅡ的的VHDL文文本本設(shè)設(shè)計(jì)計(jì)過過程程，，學(xué)學(xué)習(xí)習(xí)簡(jiǎn)簡(jiǎn)單單時(shí)時(shí)序序電電路路的的設(shè)設(shè)計(jì)計(jì)、、仿仿真真和和測(cè)測(cè)試試。。(2)實(shí)實(shí)驗(yàn)驗(yàn)內(nèi)內(nèi)容容1：根根據(jù)據(jù)實(shí)實(shí)驗(yàn)驗(yàn)5-1的的步步驟驟和和要要求求，，設(shè)設(shè)計(jì)計(jì)觸觸發(fā)發(fā)器器(使使用用例例4-6)，，給給出出程程序序設(shè)設(shè)計(jì)計(jì)、、軟軟件件編編譯譯、、仿仿真真分分析析、、硬硬件件測(cè)測(cè)試試及及詳詳細(xì)細(xì)實(shí)實(shí)驗(yàn)驗(yàn)過過程程。。(3)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容2：設(shè)計(jì)鎖鎖存器(使用例例4-14)，，同樣給給出程序序設(shè)計(jì)、、軟件編編譯、仿仿真分析析、硬件件測(cè)試及及詳細(xì)實(shí)實(shí)驗(yàn)過程程。(4)實(shí)驗(yàn)內(nèi)容容3：只用一一個(gè)1位二進(jìn)制制全加器器為基本本元件和和一些輔輔助的時(shí)時(shí)序電路路，設(shè)計(jì)計(jì)一個(gè)8位串行二二進(jìn)制全全加器，，要求：1、能在在8-9個(gè)時(shí)鐘鐘脈沖后后完成8位二進(jìn)進(jìn)制數(shù)（（加數(shù)被被加數(shù)的的輸入方方式為并并行）的的加法運(yùn)運(yùn)算，電電路須考考慮進(jìn)位位輸入Cin和和進(jìn)位輸輸出Cout；；實(shí)驗(yàn)與設(shè)設(shè)計(jì)KX康芯科技技2、給出出此電路路的時(shí)序序波形，，討論其其功能，，并就工工作速度度與并行行加法器器進(jìn)行比比較；3、在FPGA中進(jìn)行行實(shí)測(cè)。。對(duì)于GW48EDA實(shí)驗(yàn)驗(yàn)系統(tǒng)，，建議選選擇電路路模式1（附錄錄圖3）），鍵2，鍵1輸入8位加數(shù)數(shù)；鍵4，鍵3輸入8位被加加數(shù)；鍵鍵8作為為手動(dòng)單單步時(shí)鐘鐘輸入；；鍵7控控制進(jìn)位位輸入Cin；；鍵9控控制清0；數(shù)碼碼6和數(shù)數(shù)碼5顯顯示相加加和；發(fā)發(fā)光管D1顯示示溢出進(jìn)進(jìn)位Cout。。4、鍵8作為相相加起始始控制，，同時(shí)兼兼任清0；工作作時(shí)鐘由由clock0自動(dòng)給給出，每每當(dāng)鍵8發(fā)出一一次開始始相加命命令，電電路即自自動(dòng)相加加，結(jié)束束后停止止工作，，并顯示示相加結(jié)結(jié)果。就就外部端端口而言言，與純純組合電電路8位位并行加加法器相相比，此此串行加加法器僅僅多出一一個(gè)加法法起始/清0控控制輸入入和工作作時(shí)鐘輸輸入端。。提示：此此加法器器有并/串和串串/并移移位寄存存器各一一。(5)實(shí)驗(yàn)報(bào)告告：分析比比較實(shí)驗(yàn)驗(yàn)內(nèi)容1和2的仿真和和實(shí)測(cè)結(jié)結(jié)果，說說明這兩兩種電路路的異同同點(diǎn)。實(shí)驗(yàn)與設(shè)設(shè)計(jì)KX康芯科技技5-3.設(shè)計(jì)含異異步清0和同步時(shí)時(shí)鐘使能能的加法法計(jì)數(shù)器器(1)實(shí)實(shí)驗(yàn)?zāi)磕康模簩W(xué)習(xí)計(jì)計(jì)數(shù)器的的設(shè)計(jì)、、仿真和和硬件測(cè)測(cè)試，進(jìn)進(jìn)一步熟熟悉VHDL設(shè)設(shè)計(jì)技術(shù)術(shù)。(2)實(shí)實(shí)驗(yàn)原原理：實(shí)驗(yàn)程程序?yàn)槔?-22，實(shí)實(shí)驗(yàn)原理理參考4.4節(jié)節(jié)，設(shè)計(jì)計(jì)流程參參考本章章。(3)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容1：在QuartusⅡⅡ上對(duì)例例4-22進(jìn)行行編輯、、編譯、、綜合、、適配、、仿真。。說明例例中各語語句的作作用，詳詳細(xì)描述述示例的的功能特特點(diǎn)，給給出其所所有信號(hào)號(hào)的時(shí)序序仿真波波形。(4)實(shí)驗(yàn)內(nèi)容容2：引腳鎖鎖定以及及硬件下下載測(cè)試試（參考考5.2節(jié)）。引引腳鎖定定后進(jìn)行行編譯、、下載和和硬件測(cè)測(cè)試實(shí)驗(yàn)驗(yàn)。將實(shí)實(shí)驗(yàn)過程程和實(shí)驗(yàn)驗(yàn)結(jié)果寫寫進(jìn)實(shí)驗(yàn)驗(yàn)報(bào)告。。實(shí)驗(yàn)與設(shè)設(shè)計(jì)KX康芯科技技(5)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容3：使用SignalTapII對(duì)對(duì)此計(jì)數(shù)數(shù)器進(jìn)行行實(shí)時(shí)測(cè)測(cè)試，流流程與要要求參考考5.3節(jié)。(6)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容4：從設(shè)計(jì)計(jì)中去除除SignalTapII，要求求全程編編譯后生生成用于于配置器器件EPCS1編程的的壓縮POF文文件，并并使用ByteBlasterII，通過過AS模模式對(duì)實(shí)實(shí)驗(yàn)板上上的EPCS1進(jìn)行編編程，最最后進(jìn)行行驗(yàn)證。。(7)實(shí)實(shí)驗(yàn)內(nèi)內(nèi)容4：為此項(xiàng)項(xiàng)設(shè)計(jì)加加入一個(gè)個(gè)可用于于SignalTapII采采樣的獨(dú)獨(dú)立的時(shí)時(shí)鐘輸入入端（采采用時(shí)鐘鐘選擇clock0=12MHz，，計(jì)數(shù)器器時(shí)鐘CLK分分別選擇擇256Hz、、16384Hz、6MHz），并并進(jìn)行實(shí)實(shí)時(shí)測(cè)試試。(8)思思考題題：在例4-22中是否否可以不不定義信信號(hào)CQI，，而直接接用輸出出端口信信號(hào)完成成加法運(yùn)運(yùn)算，即即：CQ<=CQ+1？？為什么么？(9)實(shí)驗(yàn)報(bào)告告：將實(shí)驗(yàn)驗(yàn)原理、、設(shè)計(jì)過過程、編編譯仿真真波形和和分析結(jié)結(jié)果、硬硬件測(cè)試試實(shí)驗(yàn)結(jié)結(jié)果寫進(jìn)進(jìn)實(shí)驗(yàn)報(bào)報(bào)告。實(shí)驗(yàn)與設(shè)設(shè)計(jì)KX康芯科技技5-4.用原原理圖輸輸入法設(shè)設(shè)計(jì)8位位全加器器(1)實(shí)實(shí)驗(yàn)?zāi)磕康模菏煜だ肣uartusⅡⅡ的原理理圖輸入入方法設(shè)設(shè)計(jì)簡(jiǎn)單單組合電電路，掌掌握層次次化設(shè)計(jì)計(jì)的方法法，并通通過一個(gè)個(gè)8位全全加器的的設(shè)計(jì)把把握利用用EDA軟件進(jìn)進(jìn)行原理理圖輸入入方式的的電子線線路設(shè)計(jì)計(jì)的詳細(xì)細(xì)流程。。(2)實(shí)實(shí)驗(yàn)原原理：一個(gè)8位全加加器可以以由8個(gè)個(gè)1位全全加器構(gòu)構(gòu)成，加加法器間間的進(jìn)位位可以