DSP應用技術工程應用實例

會計學1DSP應用技術工程應用實例

調制解調器軟件包括異步串行口的初始化、接收、發(fā)送、卷積編碼、交織、去交織、基帶調制(含差分編碼、格雷編碼)、成形濾波、載波調制、匹配濾波、載波同步、位同步、差分解調、幀同步等。該硬件平臺支持MSK、QPSK、DQPSK、π/4DQPSK等多種調制體制，也適用于語音信號、振動信號等的處理。第1頁/共34頁圖7.2發(fā)送功能框圖第2頁/共34頁圖7.3接收功能框圖第3頁/共34頁圖7.4載波同步模塊圖第4頁/共34頁7.2飛行測控系統中無線基帶DQPSK調制解調器的研制圖7.5硬件組成框圖第5頁/共34頁

系統由三大部分組成。第一部分是數字信號處理部分，實現對信號的調制解調及信道編解碼等，它由DSP芯片及基本外圍電路組成，DSP芯片采用的是TMS320VC5402，外圍電路包含：程序存儲器，采用的是TMS27C512芯片，用于固化程序代碼；電平轉換電路，采用74AC16245芯片，實現DSP芯片外部接口邏輯電平(3.3V)和其他器件的接口邏輯電平(5V)的轉換；電源電路，采用TPS7333和TPS7301芯片，分別實現5V→3.3V和5V→1.8V的DC-DC轉換，產生的1.8V和3.3V電源分別給DSP芯片的內核和外部接口供電；復位電路采用MAXIM公司的MAX706ESA芯片，用于整個系統的復位。第6頁/共34頁

第二部分是數字邏輯控制部分，實現系統各部分的時序控制和邏輯控制，如對主時鐘分頻，產生各部分所需的時鐘頻率，產生讀寫、使能信號和地址解碼等。本部分主要采用了ALTERA公司的FPGA芯片EPF10K20。第7頁/共34頁

第三部分是接口部分，由兩種接口組成。第一種接口是基帶信號接口，含收發(fā)兩路，直接與射頻部分連接。接收部分的功能是對接收的基帶信號進行預處理和量化，主要由濾波電路(MAX295EWE)、放大電路(TL084)、模數轉換電路(AD7862)組成。發(fā)送部分主要由數模轉換電路(AD8582)、濾波電路(MAX295EWE)和放大電路(TL084)組成。第二種接口是數據終端接口，采用通用并/串轉換接口芯片Intel8251A和MAX232EESE芯片，后者實現TTL電平和RS-232電平(±12V)之間的轉換。第8頁/共34頁

1.信號流程

(1)接收信號流程由射頻部分送來的基帶DQPSK調制信號(f0=7.2kHz)，進入帶通濾波器MAX295EWE，濾除帶外噪聲，然后進入運算放大器(TL084)放大至適當電平(0～3V變化范圍)。放大后的信號由模數轉換器AD7862進行量化，量化后的數據進入DSP芯片，通過軟件編程進行DQPSK解調、維特比譯碼和解交織等，得到原始信息碼。DSP將該信息碼送給Intel8251A，轉化成9.6kb/s的UART數據流，最后經MAX232EESE轉變成RS-232電平(±12V)送往數據終端。第9頁/共34頁(2)發(fā)送信號流程由數據終端送來的RS-232UART數據流(9.6kb/s)，經MAX232轉變成TTL電平，進入Intel8251A形成并行數據，作為原始信息碼，進入DSP芯片，進行卷積編碼、交織編碼和正交DQPSK調制，然后進入數模轉換器AD8582，輸出信號由濾波器MAX295EWE進行限帶后由放大器(TL084)放大至適當幅度，送至射頻部分。第10頁/共34頁

2.硬件原理圖說明圖7.6～7.9是用于飛行測控的無線基帶DQPSKMODEM實際應用電路的整套原理圖。該系統的數據速率為9600b/s，調制方式為DQPSK。該四張圖所描述的電路的功能分別介紹如下：

(1)圖7.6是DSP主系統及部分外圍電路，主要包含：①DSP芯片(TMS320VC5402)，整個系統的核心，負責對通信信號的處理，如調制解調、信道編譯碼、濾波、均衡等；②TMS27C512程序存儲器，用于裝載DSP程序代碼；③MAX706ESA，硬件復位電路。第11頁/共34頁圖7.6DSP主系統及部分外圍電路第12頁/共34頁圖7.6DSP主系統及部分外圍電路第13頁/共34頁(2)圖7.7是模擬輸入輸出通道電路，主要包含：①AD7862(A/D電路)，完成模數轉換的功能；②AD8582(D/A電路)，完成數模轉換的功能；③MAX295EWE(數字濾波電路)，對接收和發(fā)送的基帶信號分別進行濾波；④TL084(運放電路)，對接收和發(fā)送的基帶信號分別進行放大。第14頁/共34頁圖7.7模擬輸入/輸出通道電路第15頁/共34頁(3)圖7.8是數據終端接口電路，主要包含：①Intel8251A，實現并行數據與串行數據的轉換，并產生UART數據格式，完成與數據終端的數據交換。②MAX232EESE(串行口電平轉換芯片)，實現TTL電平與RS-232電平之間的轉換；③TPS7301和TPS7333，其功能是產生DSP芯片所需電源，分別產生1.8V和3.3V直流電源，供給DSP芯片的內核和外部接口。④SN74HC04(非門邏輯電路)，對12.8MHz的輸入時鐘信號(由射頻系統的溫補晶振提供)進行放大整形；第16頁/共34頁圖7.8數據終端接口電路第17頁/共34頁(4)圖7.9是系統邏輯控制及信道譯碼接口電路，主要包含：①FPGA芯片EPF10K20(大規(guī)模可編程邏輯器件),負責整個系統的時序產生和邏輯控制，如時鐘分頻、地址譯碼、控制信號產生等；②EPC1(EPROM)，用于裝載FPGA芯片EPF10K20的程序代碼；③74AC16245，實現DSP芯片接口電平(3.3V)與其他外圍電路接口電平(5V)之間的轉換；④Q1900(卷積編碼Veterbi譯碼芯片)，實現信道的譯碼功能。第18頁/共34頁圖7.9系統邏輯控制及信道譯碼接口電路第19頁/共34頁圖7.9系統邏輯控制及信道譯碼接口電路第20頁/共34頁7.3超短波數據通信系統中無線基帶π/4QPSK調制解調器的研制

圖7.10～7.15是一個用于超短波數據通信的無線基帶MODEM實際應用電路的整套原理圖。該系統數據速率為9600b/s，調制方式為π/4QPSK。該六張圖所描述的電路的功能分別介紹如下：

(1)圖7.10是DSP主系統，主要包含DSP芯片TMS320VC5416，它是整個系統的核心，負責對通信信號的處理，即調制解調、信道編譯碼、濾波、均衡等；第21頁/共34頁圖7.10DSP主系統第22頁/共34頁圖7.10DSP主系統第23頁/共34頁(2)圖7.11是DSP系統外圍電路，主要包含：①39LF400(FlashROM)，用于裝載DSP程序代碼；②MAX706R，硬件復位及看門狗電路；③74LCX245，實現DSP芯片接口電平(3.3V)與其他外圍電路接口電平(5V)之間的轉換。第24頁/共34頁圖7.11DSP系統外圍電路FlashRA、硬件復位看門狗和電平轉換電路第25頁/共34頁(3)圖7.12也是DSP系統外圍電路，主要含TPS767D301，其功能是產生DSP所需電源，由其產生的1.8V和3.3V直流電源分別供給DSP芯片內核和外部接口。

(4)圖7.13是A/D/A電路，TMS320AIC10芯片，該芯片同時具備模/數轉換和數/模轉換功能，數據接口采用同步串行模式。DSP芯片TMS320VC5416通過自身的同步串行口與TMS320AIC10進行數據交換。

(5)圖7.14是邏輯控制電路，主要含CPLD芯片XCR3064XL，負責整個系統的時序產生和邏輯控制，如時鐘分頻、地址譯碼、控制信號產生等。第26頁/共34頁圖7.12DSP系統外圍電路：電源產生電路第27頁/共34頁圖7.13A/D/A電路第28頁/共34頁圖7.14系統邏輯控制電路第29頁/共34頁圖7.14系統邏輯控制電路第30頁/共34頁(6)圖7.15是數據終端接口電路，主要含：①M85C30(通用串行口收發(fā)器)，實現并行數據與串行數據的轉換，并產生UART數據格式，完成與數據