數(shù)邏(劉培植)-第04章-集成觸發(fā)器C

第4章集成觸發(fā)器本章內(nèi)容提要4.1時(shí)序電路的特點(diǎn)4.2觸發(fā)器的基本特性及其記憶作用4.3基本RS觸發(fā)器4.4各種鐘控觸發(fā)器的邏輯功能4.5TTL集成主從觸發(fā)器4.6集成邊沿觸發(fā)器4.7CMOS觸發(fā)器4.8集成觸發(fā)器的選用和參數(shù)21.組合邏輯電路某一時(shí)刻(tk)的輸出Zi(tk)僅與該時(shí)刻的輸入x1,……，xn(tk)有關(guān)，而與以前(t<tk)的輸入無關(guān)。 組合電路x1(tk)x2(tk)xn(tk)Zm(tk)Z2(tk)Z1(tk)……32.時(shí)序邏輯電路(1)激勵(lì)方程(2)狀態(tài)方程(3)輸出方程電路的輸出與該時(shí)刻的輸入以及過去的輸入都有關(guān)系。43.雙穩(wěn)態(tài)觸發(fā)器觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本單元電路。它具有記憶功能，能儲(chǔ)存1位二進(jìn)制信息。最常用的是雙穩(wěn)態(tài)觸發(fā)器(Flip-Flop，簡寫為FF),具有兩個(gè)穩(wěn)定的狀態(tài)。5本章內(nèi)容提要4.1時(shí)序電路的特點(diǎn)4.2觸發(fā)器的基本特性及其記憶作用4.3基本RS觸發(fā)器4.4各種鐘控觸發(fā)器的邏輯功能4.5TTL集成主從觸發(fā)器4.6集成邊沿觸發(fā)器4.7CMOS觸發(fā)器4.8集成觸發(fā)器的選用和參數(shù)6觸發(fā)器的特性(1)有兩個(gè)互補(bǔ)的輸出Q和Q(2)有兩個(gè)穩(wěn)態(tài)：Q=1為1態(tài)；Q=0為0態(tài)。(3)在輸入信號(hào)的作用下，可以從一個(gè)穩(wěn)態(tài)轉(zhuǎn)換到另一個(gè)穩(wěn)態(tài)，直到輸入發(fā)生變化7現(xiàn)態(tài)、次態(tài)、狀態(tài)方程輸入信號(hào)沒到來時(shí)(即發(fā)生變化之前,tn時(shí)刻)，觸發(fā)器的狀態(tài)稱為現(xiàn)態(tài)，用Qn和Qn表示；輸入信號(hào)到來后(即發(fā)生變化之后，tn+1時(shí)刻)，觸發(fā)器的狀態(tài)稱為次態(tài)，用Qn+1和Qn+1表示。若用X表示輸入信號(hào)的集合，則觸發(fā)器的次態(tài)是現(xiàn)態(tài)和輸入的函數(shù)，即狀態(tài)方程:8本章內(nèi)容提要4.1時(shí)序電路的特點(diǎn)4.2觸發(fā)器的基本特性及其記憶作用4.3基本RS觸發(fā)器4.4各種鐘控觸發(fā)器的邏輯功能4.5TTL集成主從觸發(fā)器4.6集成邊沿觸發(fā)器4.7CMOS觸發(fā)器4.8集成觸發(fā)器的選用和參數(shù)94.3基本RS觸發(fā)器4.3.1電路結(jié)構(gòu)及工作原理4.3.2描述觸發(fā)器的方法4.3.3基本RS觸發(fā)器的特點(diǎn)101.基本R-S觸發(fā)器(或非門)≥1≥1??QQRS100110SRQn+1功能說明101置1111.基本R-S觸發(fā)器(或非門)≥1≥1??QQRS011001SRQn+1功能說明101置1010置0121.基本R-S觸發(fā)器(或非門)≥1≥1??QQRS0001101001SRQn+1功能說明00Qn保持101置1010置0131.基本R-S觸發(fā)器(或非門)≥1≥1??QQRS110000SRQn+1功能說明00Qn保持101置1010置011×不允許14基本R-S觸發(fā)器功能表SRQn+1功能說明00Qn保持101置1010置011×不允許151.基本R-S觸發(fā)器(與非門)&&??QQRS100011SRQn+1功能說明011置1161.基本R-S觸發(fā)器(與非門)&&??QQRS011100SRQn+1功能說明100置0011置1171.基本R-S觸發(fā)器(與非門)&&??QQRS1111000011SRQn+1功能說明100置0011置111Qn保持181.基本R-S觸發(fā)器(與非門)&&??QQRS001111SRQn+1功能說明00×不允許100置0011置111Qn保持19基本R-S觸發(fā)器功能表(與非門)SRQn+1功能說明00×不允許100置0011置111Qn保持204.3基本RS觸發(fā)器4.3.1電路結(jié)構(gòu)及工作原理4.3.2描述觸發(fā)器的方法4.3.3基本RS觸發(fā)器的特點(diǎn)214.3.2描述觸發(fā)器的方法1.狀態(tài)表2.功能表3.狀態(tài)方程4.波形圖(時(shí)序圖)5.狀態(tài)(轉(zhuǎn)移)圖6.激勵(lì)表221.狀態(tài)表將輸入信號(hào)稱為外輸入，觸發(fā)器原狀態(tài)Qn稱為內(nèi)輸入。狀態(tài)表表示所有可能的輸入與輸出(次態(tài))之間的關(guān)系，類似真值表、卡諾圖。00011110000×1110×1基本RS觸發(fā)器狀態(tài)表001101××232.功能表簡化的狀態(tài)表：外輸入與Qn+1的關(guān)系SRQn+1功能說明00Qn保持101置1010置011×不允許243.狀態(tài)方程00011110000×1110×1254.波形圖R00110S01010Qn+10100?Qn+11010?264.波形圖R00110S01010Qn+10100?Qn+11010?276.激勵(lì)表QnQn+1SR000×0110100111×0SRQ(n+1)功能說明00Qn保持101置1010置011×不允許285.狀態(tài)(轉(zhuǎn)移)圖10QnQn+1SR000×0110100111×0294.3基本RS觸發(fā)器4.3.1電路結(jié)構(gòu)及工作原理4.3.2描述觸發(fā)器的方法4.3.3基本RS觸發(fā)器的特點(diǎn)304.3.3基本RS觸發(fā)器的特點(diǎn)(1)狀態(tài)轉(zhuǎn)換時(shí)刻和方向同受輸入信號(hào)S、R控制，為異步時(shí)序電路(2)基本RS觸發(fā)器是組成各類觸發(fā)器的基礎(chǔ)31本章內(nèi)容提要4.1時(shí)序電路的特點(diǎn)4.2觸發(fā)器的基本特性及其記憶作用4.3基本RS觸發(fā)器4.4各種鐘控觸發(fā)器的邏輯功能4.5TTL集成主從觸發(fā)器4.6集成邊沿觸發(fā)器4.7CMOS觸發(fā)器4.8集成觸發(fā)器的選用和參數(shù)324.4各種鐘控觸發(fā)器的邏輯功能4.4.1鐘控RS觸發(fā)器4.4.2鐘控D觸發(fā)器4.4.3鎖存器4.4.4鐘控JK觸發(fā)器4.4.5鐘控T觸發(fā)器4.4.6各種觸發(fā)器之間的轉(zhuǎn)換4.4.7鐘控觸發(fā)器的缺點(diǎn)331.結(jié)構(gòu)&CPSRQQ邏輯圖&&&當(dāng)CP=0時(shí)，觸發(fā)器保持原來狀態(tài)341.結(jié)構(gòu)&CPSRQQ邏輯圖&&&當(dāng)CP=1時(shí)，實(shí)現(xiàn)基本RS觸發(fā)器的功能。35綜合考慮：得到鐘控RS觸發(fā)器的狀態(tài)方程為：通常，狀態(tài)方程僅考慮CP=1狀態(tài)36CPSRQ(n+1)功能說明0××Qn保持100Qn保持1011置01100置1111×不允許鐘控RS觸發(fā)器功能表鐘控RS觸發(fā)器在CP=0時(shí)，維持原狀態(tài)；在CP=1時(shí)，按基本RS觸發(fā)器特性變化，稱為電位觸發(fā)、電平觸發(fā)。374.4各種鐘控觸發(fā)器的邏輯功能4.4.1鐘控RS觸發(fā)器4.4.2鐘控D觸發(fā)器4.4.3鎖存器4.4.4鐘控JK觸發(fā)器4.4.5鐘控T觸發(fā)器4.4.6各種觸發(fā)器之間的轉(zhuǎn)換4.4.7鐘控觸發(fā)器的缺點(diǎn)384.4.2鐘控D觸發(fā)器&CPQQ&&&1在RS的狀態(tài)方程中，以S=D和R=D來替代即得出D觸發(fā)器的狀態(tài)方程，當(dāng)CP=1時(shí)：39CPDQ(n+1)功能說明0×Qn保持100置0111置1鐘控D觸發(fā)器功能表保持置0置1404.4各種鐘控觸發(fā)器的邏輯功能4.4.1鐘控RS觸發(fā)器4.4.2鐘控D觸發(fā)器4.4.3鎖存器4.4.4鐘控JK觸發(fā)器4.4.5鐘控T觸發(fā)器4.4.6各種觸發(fā)器之間的轉(zhuǎn)換4.4.7鐘控觸發(fā)器的缺點(diǎn)414.4.3鎖存器所謂鎖存器，就是輸出端的狀態(tài)不會(huì)隨輸入端的狀態(tài)變化而變化，僅在有鎖存信號(hào)時(shí)輸入的狀態(tài)才被保存到輸出，直到下一個(gè)鎖存信號(hào)到來時(shí)才改變。典型的鎖存器邏輯電路是D觸發(fā)器電路。4274LS373-8D鎖存器GDQ(n+1)0111010000×Qn1××高阻鎖存允許端43444.4各種鐘控觸發(fā)器的邏輯功能4.4.1鐘控RS觸發(fā)器4.4.2鐘控D觸發(fā)器4.4.3鎖存器4.4.4鐘控JK觸發(fā)器4.4.5鐘控T觸發(fā)器4.4.6各種觸發(fā)器之間的轉(zhuǎn)換4.4.7鐘控觸發(fā)器的缺點(diǎn)454.4.4鐘控JK觸發(fā)器在鐘控RS觸發(fā)器中，必須限制R和S輸入同時(shí)為1的情況出現(xiàn)。為了消除這個(gè)約束條件，又使觸發(fā)器有兩個(gè)輸入端，可在鐘控RS觸發(fā)器中增加兩條交叉反饋線，并將輸入端S改為J，R改為K，就構(gòu)成了鐘控JK觸發(fā)器。46CPJKQn+1功能說明0××Qn保持100Qn保持1010置01101置1111Q翻轉(zhuǎn)功能表保持保持置0置1翻轉(zhuǎn)474.4各種鐘控觸發(fā)器的邏輯功能4.4.1鐘控RS觸發(fā)器4.4.2鐘控D觸發(fā)器4.4.3鎖存器4.4.4鐘控JK觸發(fā)器4.4.5鐘控T觸發(fā)器4.4.6各種觸發(fā)器之間的轉(zhuǎn)換4.4.7鐘控觸發(fā)器的缺點(diǎn)484.4.5鐘控T觸發(fā)器T觸發(fā)器是JK觸發(fā)器在J＝K條件下的特例，T觸發(fā)器只有一個(gè)控制輸入端T。令：J=K=T49T觸發(fā)器功能表CPTQn+1功能說明0×Qn保持10Qn保持11翻轉(zhuǎn)保持翻轉(zhuǎn)50T'觸發(fā)器功能表(T≡1)CPT'Qn+1功能說明0×Qn保持11翻轉(zhuǎn)翻轉(zhuǎn)514.4各種鐘控觸發(fā)器的邏輯功能4.4.1鐘控RS觸發(fā)器4.4.2鐘控D觸發(fā)器4.4.3鎖存器4.4.4鐘控JK觸發(fā)器4.4.5鐘控T觸發(fā)器4.4.6各種觸發(fā)器之間的轉(zhuǎn)換4.4.7鐘控觸發(fā)器的缺點(diǎn)52534.4.6各種觸發(fā)器之間的轉(zhuǎn)換1.公式法2.真值表法54例題：D觸發(fā)器→T觸發(fā)器554.4.6各種觸發(fā)器之間的轉(zhuǎn)換1.公式法2.真值表法56真值表法QnTQn+1D0000011110111100將Qn、T作為輸入變量，先得到Qn+1的值，再根據(jù)Qn到Qn+1的狀態(tài)轉(zhuǎn)移求出D。574.4各種鐘控觸發(fā)器的邏輯功能4.4.1鐘控RS觸發(fā)器4.4.2鐘控D觸發(fā)器4.4.3鎖存器4.4.4鐘控JK觸發(fā)器4.4.5鐘控T觸發(fā)器4.4.6各種觸發(fā)器之間的轉(zhuǎn)換4.4.7鐘控觸發(fā)器的缺點(diǎn)58觸發(fā)器小結(jié)SRQn+1功能說明00Qn保持101置1010置011×不允許RS觸發(fā)器、JK觸發(fā)器功能表和狀態(tài)方程JKQn+1功能說明00Qn保持010置0101置111Qn翻轉(zhuǎn)60D觸發(fā)器、T觸發(fā)器功能表和狀態(tài)方程DQ(n+1)功能說明00置011置1TQn+1功能說明0Qn保持1Qn翻轉(zhuǎn)T'觸發(fā)器(T≡1)614.4.7鐘控觸發(fā)器的缺點(diǎn)以上這些鐘控觸發(fā)器均為電位觸發(fā)，即在CP=1時(shí)觸發(fā)器狀態(tài)隨輸入信號(hào)變化而改變，所以為了使這類觸發(fā)器穩(wěn)定可靠工作，要求在CP=1期間，輸入信號(hào)不變，否則會(huì)出現(xiàn)“空翻”現(xiàn)象。這就限制了它們的應(yīng)用。62時(shí)鐘控制R-S觸發(fā)器的空翻問題63時(shí)鐘控制R-S觸發(fā)器的空翻問題若在CP高電平期間，控制輸入端狀態(tài)改變，觸發(fā)器的輸出狀態(tài)會(huì)跟著改變。如果在一個(gè)時(shí)鐘脈沖作用下，觸發(fā)器的狀態(tài)發(fā)生兩次以上的翻轉(zhuǎn)，變就叫做“空翻”。對(duì)于觸發(fā)器來說，“空翻”意味著失控，即觸發(fā)器的輸出不能嚴(yán)格地接時(shí)鐘節(jié)拍動(dòng)作。64本章內(nèi)容提要4.1時(shí)序電路的特點(diǎn)4.2觸發(fā)器的基本特性及其記憶作用4.3基本RS觸發(fā)器4.4各種鐘控觸發(fā)器的邏輯功能4.5TTL集成主從觸發(fā)器4.6集成邊沿觸發(fā)器4.7CMOS觸發(fā)器4.8集成觸發(fā)器的選用和參數(shù)654.5TTL集成主從觸發(fā)器實(shí)際應(yīng)用于同步時(shí)序電路中的觸發(fā)器應(yīng)在一個(gè)時(shí)鐘期間，只能翻轉(zhuǎn)一次，并且對(duì)于時(shí)鐘的寬度不應(yīng)有苛刻的要求。主從觸發(fā)器可以滿足這些要求，是一種廣泛應(yīng)用觸發(fā)器。664.5TTL集成主從觸發(fā)器4.5.1基本工作原理4.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)4.5.3異步置0置1輸入4.5.4主從觸發(fā)器的特點(diǎn)674.5.1基本工作原理與輸入相連的稱為主觸發(fā)器(MasterFlip-flop),與輸出相連的稱為從觸發(fā)器(SlaveFlip-flop)。68(1)當(dāng)CP=0時(shí)，CP1=0,CP2=1,主觸發(fā)器被封鎖，保持原狀，從觸發(fā)器工作，其輸入信號(hào)為：即將主觸發(fā)器的狀態(tài)傳送給從觸發(fā)器，并在CP=0期間，由于主觸發(fā)器狀態(tài)不變，從觸發(fā)器也不變。69(1)當(dāng)CP=1時(shí)，CP1=1,CP2=0,從觸發(fā)器被封鎖，保持原狀，主觸發(fā)器工作，其輸入信號(hào)為：70由于在CP=1之前，主觸發(fā)器的狀態(tài)和從觸發(fā)器狀態(tài)相同，即Qn1=Qn，則式(4.5.2)改為：在CP=1時(shí)，主觸發(fā)器狀態(tài)由JK決定在CP從1→0時(shí)，將此狀態(tài)傳到從觸發(fā)器，由于此時(shí)主觸發(fā)器封鎖，所以從觸發(fā)器只在CP下降沿時(shí)刻變化一次。71主從觸發(fā)器的波形圖CP0010010010010010J0111000111000000K0000111111000111Q000111000111111072主從觸發(fā)器的波形圖CP0010010010010010J0111000111000000K0000111111000111Q0001110001111110若在CP=1期間，若JK信號(hào)不變，由CP下降沿的JK值決定輸出狀態(tài)。734.5TTL集成主從觸發(fā)器4.5.1基本工作原理4.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)4.5.3異步置0置1輸入4.5.4主從觸發(fā)器的特點(diǎn)744.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)若在CP=1期間，若JK信號(hào)發(fā)生變化，從觸發(fā)器狀態(tài)不變，主觸發(fā)器有可能變化，但只可能變化一次，稱為“一次翻轉(zhuǎn)”。754.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)(1)若Qn=0,S1=J,R1=0,S1R1只有10(置1)、00(保持)兩種組合，不可能為置0狀態(tài)，主觸發(fā)器只可能0→1變化一次，不可能返回到0狀態(tài)。結(jié)論：在CP=1期間，若J有1出現(xiàn)，則CP下降時(shí)Q一定為1。否則，Q保持076Q原狀態(tài)為0。在CP為1期間，出現(xiàn)J=1，所以在CP↓,Q變?yōu)?。在CP=1期間，沒有出現(xiàn)J=1，所以在CP↓時(shí)，Q仍為0。774.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)(2)若Qn=1,S1=0,R1=K,S1R1只有01(置0)、00(保持)兩種組合，不可能為置1狀態(tài)，所以即使

JK變化多次，主觸發(fā)器只可能1→0變化一次。結(jié)論：CP=1期間，若K有1出現(xiàn)，則CP下降時(shí)Q一定為0。否則，Q保持178Q原狀態(tài)為1。在CP為1期間，在t1時(shí)刻K=1，所以在CP↓,Q變?yōu)?。在CP=1期間，沒有出現(xiàn)K=1，所以在CP↓時(shí)，Q仍為1。794.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)CP00110J01100K00011Q100111Q00001在t0時(shí)刻，由于J=1，所以Q1翻轉(zhuǎn)，并在時(shí)鐘的下降沿t1時(shí)刻，傳給從觸發(fā)器，使Q翻轉(zhuǎn)。80主從JK觸發(fā)器的特點(diǎn)(1)輸出變化的時(shí)刻在時(shí)鐘的下降沿(用↓表示)(2)輸出變化的方向：①若在CP=1期間，JK信號(hào)不變，由CP下降沿的JK值決定輸出狀態(tài)。②若在CP=1期間，JK信號(hào)發(fā)生了變化，這時(shí)可按以下方法來處理：★CP=1以前，若Q=0，則觀察CP=1期間的J信號(hào)，若J有1出現(xiàn)，則CP下降時(shí)Q一定為1。否則，Q保持0

●CP=1以前，若Q=1，則觀察CP=1期間的K信號(hào)，若K有1出現(xiàn)，則CP下降時(shí)Q一定為0。否則，Q保持181一次翻轉(zhuǎn)對(duì)觸發(fā)器的影響：主觸發(fā)器發(fā)生一次翻轉(zhuǎn)后，不能及時(shí)反映輸入信號(hào)的后續(xù)變化，造成從觸發(fā)器的狀態(tài)與輸入信號(hào)之間的關(guān)系，與主從JK觸發(fā)器狀態(tài)方程描述的結(jié)果不一致。即不能嚴(yán)格遵守JK觸發(fā)器的狀態(tài)方程：82

JK觸發(fā)器使用時(shí)的要求為了使CP下降時(shí)JK觸發(fā)器的輸出值和當(dāng)時(shí)的J、K信號(hào)一致，使用時(shí)必須嚴(yán)格限制在CP=1的期間J、K信號(hào)不變化。但實(shí)際應(yīng)用時(shí)，由于干擾信號(hào)的影響，主從觸發(fā)器的一次翻轉(zhuǎn)現(xiàn)象仍會(huì)使觸發(fā)器產(chǎn)生錯(cuò)誤動(dòng)作，因此主從JK觸發(fā)器數(shù)據(jù)輸入端抗干擾能力較弱。為了減少接收干擾的機(jī)會(huì)，要求CP=1的寬度盡可能窄。83Q原狀態(tài)為0。在CP為1期間，在t1時(shí)刻J=1，所以在CP↓,Q變?yōu)?。在CP=1期間，沒有出現(xiàn)J=1，所以在CP↓時(shí)，Q仍為0。一次翻轉(zhuǎn)是主從JK觸發(fā)器所特有的現(xiàn)象，其他的集成觸發(fā)器都無一次翻轉(zhuǎn)現(xiàn)象存在。844.5TTL集成主從觸發(fā)器4.5.1基本工作原理4.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)4.5.3異步置0置1輸入4.5.4主從觸發(fā)器的特點(diǎn)854.5.3異步置0置1輸入異步置1端，低電平有效異步置0端，低電平有效86具有異步置0置1輸入的JK觸發(fā)器功能表SDRDCPJK01×××1010×××0100×××1*1*11↓0011↓010111↓101011↓11111××*此狀態(tài)不用874.5TTL集成主從觸發(fā)器4.5.1基本工作原理4.5.2主從JK觸發(fā)器的一次翻轉(zhuǎn)4.5.3異步置0置1輸入4.5.4主從觸發(fā)器的特點(diǎn)884.5.4主從觸發(fā)器的特點(diǎn)主從JK觸發(fā)器雖然只在時(shí)鐘的下降沿改變一次狀態(tài)，滿足了一個(gè)時(shí)鐘只翻轉(zhuǎn)一次的要求，可用于同步時(shí)序電路；但在CP=1期間，主觸發(fā)器對(duì)外是開放的，所以容易受干擾信號(hào)的影響。在使用時(shí)，應(yīng)該減少CP=1寬度，減少觸發(fā)器可能接被擾的概率。89本章內(nèi)容提要4.1時(shí)序電路的特點(diǎn)4.2觸發(fā)器的基本特性及其記憶作用4.3基本RS觸發(fā)器4.4各種鐘控觸發(fā)器的邏輯功能4.5TTL集成主從觸發(fā)器4.6集成邊沿觸發(fā)器4.7CMOS觸發(fā)器4.8集成觸發(fā)器的選用和參數(shù)904.6集成邊沿觸發(fā)器4.6.1負(fù)邊沿JK觸發(fā)器4.6.2維持-阻塞D觸發(fā)器4.6.3JK觸發(fā)器和D觸發(fā)器的實(shí)際產(chǎn)品4.6.4觸發(fā)器的邏輯符號(hào)914.6.1負(fù)邊沿JK觸發(fā)器邊沿觸發(fā)器：只在時(shí)鐘信號(hào)的某一邊沿(CP↑或CP↓)對(duì)輸入信號(hào)作出響應(yīng)并引起狀態(tài)翻轉(zhuǎn)。即：只有時(shí)鐘有效邊沿附近的輸入信號(hào)才是真正有效的，其他時(shí)間的輸入不影響觸發(fā)器的輸出，因而提高了抗干擾能力，工作更可靠。邊沿觸發(fā)器從電路結(jié)構(gòu)上可分成兩類：一類利用門的延遲，另一類用門電路構(gòu)成維持-阻塞電路，以實(shí)現(xiàn)邊沿觸發(fā)的功能。921.電路構(gòu)成兩個(gè)與或非門構(gòu)成基本RS觸發(fā)器，兩個(gè)與非門G7，G8用來接收J(rèn)K信號(hào)。CP一路送給G7G8，另一路送給G2G6，CP經(jīng)G7

G8延時(shí)，所以送到G3G5的時(shí)間比到達(dá)G2G6的時(shí)間晚一個(gè)延遲時(shí)間。負(fù)邊沿JK觸發(fā)器邏輯圖932.工作原理(1)當(dāng)CP=1時(shí)，G7G8打開，接受JK輸入負(fù)邊沿JK觸發(fā)器邏輯圖所以，觸發(fā)器不變942.工作原理(2)在CP↓瞬間，G2、G6被封鎖，SR滯后變1，形成“瞬間”的基本與門RS觸發(fā)器負(fù)邊沿JK觸發(fā)器邏輯圖觸發(fā)器按JK規(guī)律變化952.工作原理(3)當(dāng)CP=0時(shí)，與門G2、G6=0，與非門G7、G8封鎖，不接受JK輸入，S=R=1，使觸發(fā)器狀態(tài)不變。負(fù)邊沿JK觸發(fā)器邏輯圖96結(jié)論當(dāng)CP=0或CP=1時(shí)，觸發(fā)器狀態(tài)不變只有CP下降前的JK值才能對(duì)觸發(fā)器起作用并引起翻轉(zhuǎn)，實(shí)現(xiàn)了邊沿JK觸發(fā)器的功能。974.6集成邊沿觸發(fā)器4.6.1負(fù)邊沿JK觸發(fā)器4.6.2維持-阻塞D觸發(fā)器4.6.3JK觸發(fā)器和D觸發(fā)器的實(shí)際產(chǎn)品4.6.4觸發(fā)器的邏輯符號(hào)981、電路組成&QQDcp0阻1線維0線阻0線維1線&&&&&143265992、工作原理&QQDcp阻1線維0線阻0線維1線&&&&&143265(1)CP=0,G3G4輸出為1，觸發(fā)器維持原態(tài)1002、工作原理&QQDcp阻1線維0線阻0線維1線&&&&&143265(2)當(dāng)CP=1時(shí)101維持阻塞型D觸發(fā)器&QQD阻1線置0線阻0線置1線&&&&&0143265101011000CP=1時(shí)若D=1,則Qn+1=1102維持阻塞型D觸發(fā)器&QQD阻1線置0線阻0線置1線&&&&&01143265101101100CP=1時(shí)若D=0,則Qn+1=0103正邊沿型D觸發(fā)器功能表SDRDCPD01××1010××0100××1*1*11↑111↑001110110*此狀態(tài)不用104CPDQ時(shí)序圖(設(shè)初態(tài)Q=1)異步置0異步置1Qn+1=DQDcp1DC1Q1054.6集成邊沿觸發(fā)器4.6.1負(fù)邊沿JK觸發(fā)器4.6.2維持-阻塞D觸發(fā)器4.6.3JK觸發(fā)器和D觸發(fā)器的實(shí)際產(chǎn)品4.6.4觸發(fā)器的邏輯符號(hào)1061074.6集成邊沿觸發(fā)器4.6.1負(fù)邊沿JK觸發(fā)器4.6.2維持-阻塞D觸發(fā)器4.6.3JK觸發(fā)器和D觸發(fā)器的實(shí)際產(chǎn)品4.6.4觸發(fā)器的邏輯符號(hào)108109110本章內(nèi)容提要4.1時(shí)序電路的特點(diǎn)4.2觸發(fā)器的基本特性及其記憶作用4.3基本RS觸發(fā)器4.4各種鐘控觸發(fā)器的邏輯功能4.5TTL集成主從觸發(fā)器4.6集成邊沿觸發(fā)器4.7CMOS觸發(fā)器4.8集成觸發(fā)器的選用和參數(shù)1114.7CMOS觸發(fā)器4.7.1CMOS鐘控D觸發(fā)器4.7.2CMOS主從D觸發(fā)器4.7.3CMOS主從JK觸發(fā)器1121.電路結(jié)構(gòu)由兩個(gè)傳輸門TG1和TG2和兩個(gè)反相器1、2組成，反相器3為傳輸門提供反相控制信號(hào)。1132.工作原理導(dǎo)通截止(1)CP=0導(dǎo)通截止1142.工作原理(1)CP=0(1)當(dāng)CP=0時(shí)，使輸入D和輸出Q之間形成通路，輸出到反相器1的反饋被切斷。電路實(shí)際按組合電路工作，因此有：導(dǎo)通截止1152.工作原理截止導(dǎo)通(2)CP=1116(2)CP=1(2)當(dāng)CP=l時(shí)，使輸入和輸出之間的通路被切斷，觸發(fā)器封鎖，即保持原狀態(tài)，維持CP=1之前的D輸入。117CMOS鐘控D觸發(fā)器功能表CPDQn+10110001×Qn由以上分析可知，在CP=1時(shí)，觸發(fā)器保持原狀態(tài)，CP=0時(shí)，具有D觸發(fā)器功能。10Qn1184.7CMOS觸發(fā)器4.7.1CMOS鐘控D觸發(fā)器4.7.2CMOS主從D觸發(fā)器4.7.3CMOS主從JK觸發(fā)器1191.電路結(jié)構(gòu)CMOS主從D觸發(fā)器由兩個(gè)CMOS鐘控D觸發(fā)器構(gòu)成。1202.工作原理(1)CP=0期間、(2)CP=0→1、(3)CP=1期間121(1)CP=0截止導(dǎo)通截止導(dǎo)通(1)當(dāng)CP=0時(shí)，TG1導(dǎo)通，TG2截止，主觸發(fā)器接收輸入端D的數(shù)據(jù)；TG3截止，TG4導(dǎo)通，從觸發(fā)器保持原狀態(tài)，輸出不變。主從

122(2)CP=0→1截止導(dǎo)通截止導(dǎo)通(2)CP↑時(shí)，TG1截止，TG