計算機組成原理習題課

1．計算機使用總線結構便于增減外設，同時_____。

A．減少了信息傳輸量

B．提高了信息的傳輸速度

C．減少了信息傳輸線的條數(shù)

D.加重了CPU的工作量答案：C2．總線中地址線的作用是_____。

A.只用于選擇存儲器單元

B.由設備向主機提供地址

C．用于選擇指定存儲器單元和I/O設備接口電路的地址答案：C3.在三種集中式總線控制中，____方式響應時間最快。

A．鏈式查詢

B．計數(shù)器定時查詢

C．獨立請求答案：C第三章系統(tǒng)總線1編輯課件4．在三種集中式總線控制中．獨立請求方式響應時間最快，是以____代價的。

A．增加仲裁器的開銷

B．增加控制線數(shù)

C．增加仲裁器的開銷和增加控制線數(shù)

D.增加總線占用時間答案：B6.三種集中式總線控制中，_____方式對電路故障最敏感

A.鏈式查詢

B．計數(shù)器定時查詢

C．獨立請求答案：A7．在計數(shù)器定時查詢方式下，若每次計數(shù)從上一次計數(shù)的終止點開始，則____。

A．設備號小的優(yōu)先級高

B．每個設備使用總線的機會相等

C．設備號大的優(yōu)先級高答案：B2編輯課件8．在計數(shù)器定時查詢方式下，若計數(shù)從0開始，則_____。

A．設備號小的優(yōu)先級高

B．每個設備使用總線的機會相等

C．設備號大的優(yōu)先級高答案：A9．在獨立請求方式下，若有N個設備，則_____。

A．有一個總線請求信號和一個總線響應信號

B．有N個總線請求信號和N個總線響應信號

C．有一個總線請求信號和N個總線響應信號答案：B10．在鏈式查詢方式下，若有N個設備，則

A．有N條總線請求線

B．無法確定有幾條總線請求線

C．只有一條總線請求線答案：C3編輯課件16．總線通信中的同步控制是_____。

A．只適合于CPU控制的方式

B．由統(tǒng)一時序控制的方式

C．只適合于外圍設備控制的方式

D.所有指令執(zhí)行時間都相同的方式答案：B23．總線的異步通信方式______。

A．不采用時鐘信號，只采用握手信號

B．既采用時鐘信號，又采用握手信號

C．既不采用時鐘信號，又不采用握手信號答案：A24.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為____。

A.串行傳輸B.并行傳輸C.并串行傳輸D.分時傳輸答案：A25.信息可以在兩個方向上同時傳輸?shù)目偩€屬于____。

A.單工總線B.半雙工總線C.全雙工總線D.單向總線答案：C4編輯課件28.異步串行通信的主要特點是_____。

A.通信雙方不需要同步

B.傳送的每個字符是獨立發(fā)送的

C.字符之間的間隔時間應相同D.傳送的數(shù)據(jù)中不含控制信息答案：B29.在____計算機系統(tǒng)中，外設可以和主存儲器單元統(tǒng)一編址。

A.單總線B.雙總線C.三總線D.以上三種都可以答案：A30.在采用____對設備編址時，不需要專門的I/O指令組。

A.統(tǒng)一編址法B.單獨編址法

C.兩者都是D.兩者都不是答案：A31.在微型機系統(tǒng)中，外圍設備通過_____與主板的系統(tǒng)總線相連接。

A.適配器B.設備控制器C.計數(shù)器D.寄存器答案：A5編輯課件3.14假設總線的時鐘頻率為8MHz，一個總線周期等于一個時鐘周期。若在一個總線傳輸周期可并行傳送16位的數(shù)據(jù)，求該總線的帶寬。解：數(shù)據(jù)傳輸率（總線帶寬）：每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）

1個總線周期=1個時鐘周期=1/8=0.125s1個總線周期傳送16位=2B（字節(jié)）故總線出輸率為：

2B*（1/0.125s）=16MBps

或求：2B*8=16MBps6編輯課件3.15在一個32位的總線系統(tǒng)中，總線時鐘頻率為66MHz，假設總線最短傳輸周期為4個時鐘周期，試計算總線的最大數(shù)據(jù)傳輸率。若想提高傳輸率，可采取什么措施？解：數(shù)據(jù)傳輸率（總線帶寬）：每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）

1個總線周期=4個時鐘周期=4*1/66=0.06s1個總線周期傳送32位=4B（字節(jié)）故總線出輸率為：4B*（1/0.06s）=66MBps

或求：4B*（66MHz/4）=66MBps提高數(shù)據(jù)傳輸率措施：(1)提高數(shù)據(jù)線寬度

(2)提高總線時鐘頻率(3)縮短總線傳輸周期7編輯課件3.16在異步串行傳輸系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)位、1個校驗位，2個終止位。若要求每秒傳輸120個數(shù)據(jù)幀，計算數(shù)據(jù)傳送的波特率和比特率。00/10/10/1111起始位

1位

數(shù)據(jù)位

5、6、7、8位不等校驗位

1位

停止位

1、1.5、2位不等空閑位低位高位一個幀結構解：波特率（數(shù)據(jù)傳輸速率）單位時間內傳送的二進制數(shù)據(jù)的位數(shù)bps

（1+8+1+2）×120=1440bps比特率：單位時間內傳送的二進制有效數(shù)據(jù)位數(shù)bps1440*(8/12)=960bps8編輯課件第四章存儲器3．一個16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是

A48B．46C．36答案：B4．一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是

A．17B．19C．27答案：C5．某計算機字長是16位，它的存儲容量是64KB，按字編址，它的尋址范圍是___。

A．64KB．32KBC.32K答案：C8．某計算機字長是32位，它的存儲容量是256KB，按字編址，它的尋址范圍是_____。

A．128KB．64KC.64KB答案：B9編輯課件12．若主存每個存儲單元為16位，則

A．其地址線為16根

B．其地址線數(shù)與16無關

C．其地址線數(shù)與16有關答案：B29．一個四體并行低位交叉存儲器，每個模塊的容量是64K×32位，存取周期為200ns，在下述說法中____是正確的。

A．在200ns內，存儲器能向CPU提供256位二進制信息

B．在200ns內，存儲器能向CPU提供128位二進制信息

C.在50ns內，每個模塊能向CPU提供32位二進制信息答案：B28交叉編址的存儲器實質是一種___存儲器，它能___執(zhí)行___獨立的讀／寫操作。

A.模塊式，并行，多個B．模塊式，串行，多個

C.整體式，并行，一個答案：A10編輯課件51．下列說法中正確的是____。

A．Cache與主存統(tǒng)一編址，Cache的地址空間是主存地址空

間的一部分

B．主存儲器只由易失性的隨機讀／寫存儲器構成

C.單體多字存儲器主要解決訪存速度的問題答案：C52．Cache的地址映像中，若主存中的任一塊均可映射到Cache內的任一塊的位置上，稱作_____。

A．直接映像B．全相聯(lián)映像c．組相聯(lián)映像答案：B54．下列器件中存取速度最快的是____。

A．CacheB．主存c．寄存器答案：C1.如果一個高速緩存系統(tǒng)中，主存容量為12MB，Cache容量為400KB，則該存儲系統(tǒng)總容量為:A.12MB+400KBB.12MBC.400KBD.12MB-400KB答案：B11編輯課件4.7一個容量為16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？

1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，

8K×8位

解：

地址線和數(shù)據(jù)線的總和=14+32=46根；

需要的片數(shù)為：

1K×4：16K×32/1K×4=16×8=128片

2K×8：16K×32/2K×8=8×4=32片

4K×4：16K×32/4K×4=4×8=32片

16K×1：16K×32/16K×1=32片

4K×8：16K×32/4K×8=4×4=16片

8K×8：16K×32/8K×8=2×4=8片

12編輯課件例2．一個1K×4位的動態(tài)RAM芯片，若其內部結構排列成64×64形式，已知存取周期為0.1s，

(1)若采用分散刷新和集中刷新相結合的方式，刷新信號周期應該取多少?(2)若采用集中刷新，則對該存儲芯片刷新一遍需多少時間?死時間率是多少？解：(1)分散式和集中式相結合的方式即為異步式，刷新信號的時間間隔為：

2ms／64=31.25s

，故取刷新信號周期為31.25s(2)刷新周期為2ms，故刷新周期內有2ms/0.1s=4000個讀寫周期，其中有64個讀寫周期用來刷新，故將存儲器刷新一遍用時為：

64*0.1s=6.4s

死時間率為：6.4s/2ms=0.32%13編輯課件4.14某8位微型機地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結構的存儲器，試問：

（1）該機所允許的最大主存空間是多少？

（2）若每個模塊板為32K×8位，共需幾個模塊板？

（3）每個模塊板內共有幾片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何選擇各模塊板？

解：（1）218=256K，則該機所允許的最大主存空間是256K×8位（或256KB）；

（2）模塊板總數(shù)=256K×8/32K×8=8塊；

（3）板內片數(shù)=32K×8位/4K×4位=8×2=16片；

（4）總片數(shù)=16片×8=128片；（5）最高三位通過3：8譯碼器選模塊板次高三位通過3：8譯碼器選模塊板內芯片組剩余地址線接芯片地址引腳。或反過來，最低三位選模塊板（多模塊交叉存儲器）板地址3位片地址3位片內地址12位17161514131211014編輯課件4.15設CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ（低電平有效）作訪存控制信號，R/W作讀寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：

ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求如下：

（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；

（2）指出選用的存儲芯片類型及數(shù)量；

（3）詳細畫出片選邏輯。解：

（1）地址空間分配圖：

（2）選片：ROM：4K×4位：2片；

RAM：4K×8位：3片；

（3）CPU和存儲器連接邏輯圖及片選邏輯：

15編輯課件

(1)地址空間分配圖A15A11A7A3A0

0000，0000，0000，00000000，1111，1111，11110001，0000，0000，00000001，1111，1111，11110010，0000，0000，00000010，1111，1111，11110011，0000，0000，00000011，1111，1111，11114KROM*20~FFFH4KRAM1000~1FFFH4KRAM2000~2FFFH4KRAM3000~3FFFH(2)選芯片方法：最好選用容量一樣的存儲器芯片（組）。這樣容易畫圖。本題可以選用2片4K*4ROM芯片組成4K*8ROM，3片4K*8RAM（建議使用）也可選用2片2K*8ROM芯片組成4K*8ROM,3片4K*8RAM還可選用2片2K*8ROM，6片2K*8RAM16編輯課件

4K

×8位

RAM4K

×8位

RAM……PD/ProgrG1CBAG2BG2A……4K

×8位

RAM…MREQA15A14A13A12A11A0…D7D0WR…1…………Y0Y1Y2Y3…4K

×4位ROM（3）CPU和存儲器連接邏輯圖及片選邏輯：17編輯課件2K

×8位ROM

2K

×8位

ROM4K

×8位

RAM……PD/ProgrG1CBAG2BG2A……4K

×8位

RAM…MREQA15A14A13A12A11A10A0…D7D0WR…1…………Y0Y1Y2Y3…&&1…18編輯課件例．設CPU共有16根地址線，8根數(shù)據(jù)線，并用MREQ作為訪存控制信號(低電平有效)，WR作為讀／寫控制信號(高電平為讀，低電平為寫)?，F(xiàn)有芯片及各種門電路(門電路自定)，如圖所示。畫出CPU與存儲器的連接圖，要求：

(1)存儲芯片地址空間分配為：0—2047為系統(tǒng)程序區(qū)；2048—8191為用戶程序區(qū)。

(2)指出選用的存儲芯片類型及數(shù)量。

(3)詳細畫出片選邏輯。19編輯課件解：(1)確定主存地址分配：

0~2047D=0~7FFH2048—8191D=800~1FFFHA15A11A7A3A0

0000，0000，0000，00000000，0111，1111，11110000，1000，0000，00000001，1111，1111，1111

(2)選片：

1片2K×8位ROM

3片2K×8位RAM(3)片選及地址分配：

ROM，RAM片內地址A10~

A0

片選地址：A15~

A11分別接到3-8譯碼器的各端，其中

A15~

A14恒為0。

ROM2K*8RAM6K*820編輯課件(1)確定主存地址分配：

0~2047D=0~7FFH2048—8191D=800~1FFFH

A15A11A7A3A0

0000，0000，0000，00000000，0111，1111，11110000，1000，0000，00000000，1111，1111，1111

0001，0000，0000，00000001，0111，1111，11110001，1000，0000，00000001，1111，1111，11112KROM0~7FFH2KRAM800~FFFH2KRAM1000~17FFH2KRAM1800~1FFFH21編輯課件22編輯課件解：(1)Cache地址格式Cache中可裝入512塊數(shù)據(jù)

主存字塊標記Cache字塊地址字塊內地址

7位9位2位(2)直接映射主存字塊標記組地址字塊內地址

9位7位2位(3)四路組相連映射主存字塊標記字塊內地址

16位2位(4)全相連映射4.28設主存容量為256K字，Cache容量為2K字，塊長為4。

(1)設計Cache地址格式，Cache中可裝入多少塊數(shù)據(jù)？

(2)在直接映射方式下，設計主存地址格式。

(3)在四路組相連映射方式下，設計主存地址格式。

(4)在全映射方式下，設計主存地址格式。

(5)若存儲字長為32位，存儲器按字節(jié)尋址，寫出上述三種方式下主存地址格式。

Cache字塊地址字塊內地址

9位2位23編輯課件主存字塊標記Cache字塊地址字塊內地址

7位9位4位直接映射主存字塊標記組地址字塊內地址

9位7位4位四路組相連映射主存字塊標記字塊內地址

16位4位全相連映射(5)按字節(jié)尋址：字塊內地址改變，其余不變。總地址變長。24編輯課件4.32設某機主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設計一個四路組相聯(lián)映射（即Cache每組內共有4個字塊）的Cache組織，要求：

（1）畫出主存地址字段中各段的位數(shù)；

（2）設Cache的初態(tài)為空，CPU依次從主存第0、1、2……89號單元讀出90個字（主存一次讀出一個字），并重復按此次序讀8次，問命中率是多少？

（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提高多少倍？解：

(1)由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下

Cache16KB/(8*4B)=512（塊）

Cache組數(shù)512/4=128（組）10位

7位5位21121154025編輯課件

未命中次數(shù)90/8≈12

命中率h=(90*8-12)/90*8=98.3%(3)沒有Cache的訪問時間為6t*720，有Cache的訪問時間為t*(720-12)+6t*12，則有Cache和沒有Cache相比，速度提高倍數(shù):

6t*720t*(720-12)+6t*12–1=4.54或；ta=h×tc+(1－h(huán))×tm=0.983t+(1-0.983)6t=1.0905t6t/1.0905t-1=4.5426編輯課件1.Cache的命中率CPU欲訪問的信息在Cache中的比率h=NcNc+Nm3.Cache–主存系統(tǒng)的效率e2.Cache–主存系統(tǒng)平均訪問時間：訪問主存的時間為tm

，Cache命中率為h，訪問Cache

的時間為tc

則

e=×100%tc

h×

tc+(1－h(huán))×tm

平均訪問時間

訪問Cache的時間

e=×100%ta=h×tc+(1－h(huán))×tm27編輯課件例．設果計算機采用直接映像Cache，巳知主存容量為4MB，Cache容量4096B，字塊長度為8個字(32位／字)。

(1)畫出反映主存與Cache映像關系的主存地址各字段分配框圖，并說明每個字段的名稱及位數(shù)。

(2)設Cache初態(tài)為空、若CPU依次從主存第0，1，…，99號單元讀出100個字(主存一次讀出一個字)。并重復按此次序讀10次，問命中率為多少?(3)如果Cachc的存取時間是50ns，主存的存取時間是500ns，根據(jù)(2)求出的命中率，求平均存取時間。

(4)計算Cachc一主存系統(tǒng)的效率。解:(1)Cache塊：（4096/4）/8=128（塊）——7位地址主存塊：（4MB/4）/8=128K（塊）——17位地址塊內地址：按字節(jié)（因主存按字節(jié)編址）32字節(jié)——5位地址28編輯課件(2)由于Cache初態(tài)為空，且塊長為8，因此CPU第一次讀100個字時，共有13次末被命中，即讀第0、8、16、…、96號單元時末命中)，以后9次重復讀這100個字時均命中，故命中率為

[(100*10-13)／100*10]*100％＝98.7％(3)平均訪問時間：0.987*50ns+(1-0.987)*500ns＝55.85ns(4)cacke一主存系統(tǒng)的效率為

(50ns／55.85ns)×100％＝89.5％主存塊標記10位cache塊地址7位塊內地址5位29編輯課件例.有一主存——Cache層次的存儲器，其主存容量1MB，Cache容量64KB，每塊8KB，若采用直接映象方式，求：（1）主存的地址格式？（2）主存地址為25301H，問它在主存的哪一塊？解:(1)Cache:64KB/8KB=8(塊)

主存：1MB/8KB=128(塊)

13位塊內地址3位Cache塊號4位主存塊標記(2)25301H=0010010100110000000130編輯課件解：八體存儲器連續(xù)讀出8個字的總信息量為32b×8＝256b

順序存儲存儲器連續(xù)讀出8個字的時間是：

400ns×8=3200ns=32×10-7s

交叉存儲存儲器連續(xù)讀出8個字的時間是：

400ns+(8-1)×50ns=7.5×10-7s

高位交叉存儲器的帶寬是256／(32×10-7)=8×107bps。低位交叉存儲器的帶寬是256／(7.5×10-7)=34×107bps。例5設有8個模塊組成的八體存儲器結構，每個模塊的存取周期為400ns，存儲字長為32位。數(shù)據(jù)總線寬度為32位，總線傳輸周期50ns，試求順序存儲(高位交叉)和交義存儲(低位交叉)的存儲器帶寬。31編輯課件2.微型機系統(tǒng)中，主機和高速硬盤進行數(shù)據(jù)交換一般采用__方式。

A.程序查詢B．程序中斷C．DMA

答案：C5.主機與設備傳送數(shù)據(jù)時,采用___，主機與設備是串行工作的。

A．程序查詢方式B．中斷方式C．DMA方式答案：A6．主機與I/O設備傳送數(shù)據(jù)時，采用_____，CPU的效率最高。

A.程序查詢方式B．中斷方式C．DMA方式答案：C8．中斷發(fā)生時，程序計數(shù)器內容的保護和更新，是由____完成的

A．硬件自動B．進棧指令和轉移指令C.訪存指令答案：A9.中斷向量地址是_____。

A．子程序入口地址

B．中斷服務程序入口地址

C．中斷服務程序入口地址的地址答案：C第五章輸入輸出系統(tǒng)32編輯課件10.在中斷響應周期，置“0”允許中斷觸發(fā)器是由_____完成的。

A.硬件自動

B.程序員在編制中斷服務程序時設置的

C.關中斷指令答案：A11．采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)要占用____的時間。

A．一個指令周期B．一個機器周期C．一個存儲周期答案：C12．周期挪用(竊取)方式常用于_____中。

A．直接存儲器存取方式的輸入輸出

B．直接程序傳送方式的輸入輸出

C．程序中斷方式的輸入輸出答案：A13．DMA方式_____。

A.既然能用于高速外圍設備的信息傳送，也就能代替中斷方式

B.不能取代中斷方式

C.也能向CPU請求中斷處理數(shù)據(jù)傳送答案：B33編輯課件14．DMA方式中，周期竊取是竊取一個

A.存取周期B．指令周期C．CPU周期D．總線周期答案：A15.當采用_____輸入操作情況下，除非計算機等待，否則無法傳送數(shù)據(jù)給計算機。

A．程序查問方式B．中斷方式C．DMA方式答案：A16、I/O編址方式通?？煞纸y(tǒng)一編址和不統(tǒng)一編址，_______。

A.統(tǒng)一編址就是將I/O地址看作是存儲器地址的一部分，可用專門的I/O指令對設備進行訪問

B.不統(tǒng)一編址是指I/O地址和存儲器地址是分開的，所以對

I/O訪問必須有專門的I/O指令

C.統(tǒng)一編址是指I/O地址和存儲器地址是分開的，所以可用訪存指令實現(xiàn)CPU對設備的訪問答案：B34編輯課件22．某計算機的I/O設備采用異步串行傳送方式傳送字符信息，字符信息的格式為：一位起始位、七位數(shù)據(jù)位、一位檢驗位、一位停止位。若要求每秒鐘傳送480個字符，那么該I/O設備的數(shù)據(jù)傳送速率應為____bps(位／秒)。

A．1200B．4800C．9600

答案：B23．以串行接口對ASCII碼進行傳送，帶一位奇校驗位和兩位停止位，當波特率為9600波特時，字符傳送率為____字符/秒

A．960B．1371C.480

答案：A25．I/O與主機交換信息的方式中，中斷方式的特點是____。

A．CPU與設備串行工作，傳送與主程