門電路組合邏輯設計

實驗一TTL集成邏輯門的功能與參數(shù)測試一、實驗目的1、掌握TTL集成與非門的邏輯功能和主要參數(shù)的測試方法2、熟悉掌握TTL集成元器件管腳排列特點和的使用方法（八種基本門電路）3、熟悉數(shù)字電路實驗箱的結構及基本功能和使用方法二、實驗原理

TTL集成與非門是數(shù)字電路廣泛使用的一種基本邏輯門，使用時必須對它的邏輯功能、主要參數(shù)和特性曲線進行測試，以確定其性能好壞。而本實驗采用四輸入雙與非門74LS20，即在一塊集成塊內(nèi)含有兩個互相獨立的與非門,每個與非門有四個輸入端。其邏輯框圖、符號及引腳排列如圖1-1141312111098

1234567

圖1-174LS20邏輯框圖、邏輯符號及引腳排列：

VCCGND&

&1、與非門的邏輯功能與非門的邏輯功能為：當輸入端中有一個或一個以上是低電平時，輸出端為高電平；只有當輸入端全部為高電平時，輸出端才是低電平。

邏輯表達式為：Y=ABCD

2.與非門的邏輯功能測試1）邏輯電路及74LS20芯片邏輯功能測試的連接方法如圖1-3所示。

141312111098圖1-2邏輯電路1234567

ABCD

接發(fā)光二極管輸入接邏輯開關HLHLHLHL

圖1-374LS20芯片引腳連接圖

注意：“H”表示高電平“1”；“L”表示低電平“0”。VCC

GND&&

&三、實驗任務TTL與非門的主要參數(shù)（1）低電平輸出電源（空載導通）電流ICCL和高電平輸出電源（空載截止）電流ICCH。與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。ICCL是指所有輸入端懸空，輸出端空載時，電源提供器件的電流。ICCH是指輸出端空截，每個門各有一個以上的輸入端接地，其余輸入端懸空，電源提供給器件的電流。通常ICCL＞ICCH它們的大小標志著器件靜態(tài)功耗的大小。器件的最大功耗為PCCL＝VCCICCL

，手冊中提供的電源電流和功耗值是指整個器件總的電源電流和總的功耗。ICCL和ICCH

測試電路如圖1-4（a）、（b）所示。注意:TTL電路對電源電壓要求較嚴，電源電壓VCC只允許在+5V±10％的范圍內(nèi)工作，超過5.5V將損壞器件；低于4.5V器件的邏輯功能將不正常。VCC+5V

ICCL

TTL與非門靜態(tài)參數(shù)測試電路

&mA（2）低電平輸入電流（輸入短路電流）IIL和高電平輸入電流（交叉漏電流）IIH。

*（3）輸入開門電平VON和關門電平VOFFVON和VOFF

兩個數(shù)值越靠近，越接近同一數(shù)值（閾值電平Vr）就說明與非門電路的特性曲線轉換愈陡，抗干擾能力越強。*（4）輸出高電平VOH和輸出低電平VOL

（5）扇出系數(shù)NO（

圖1-6）

扇出系數(shù)是指門電路能驅(qū)動同類門的個數(shù)，它是衡量門電路負載能力的一個參數(shù)，TTL與非門有兩種不同性質(zhì)的負載，即灌電流負載和拉電流負載，因此，有兩種扇出系數(shù)，即低電平扇出系數(shù)NOL

和高電平扇出系數(shù)NOH

。通常。

IIH＜IIL，則NOH＞NOL

，故常以NOL

作為門的扇出系數(shù)。NOL=IOLmax/IILNOL≥8

(6)電壓傳輸特性（圖1-7）

門的輸出電壓VO隨輸入電壓Vi而變化的曲線VO＝f（Vi）稱為門的電壓傳輸特性，通過它可測試門電路的一些重要參數(shù)，如輸出高電平VOH

；輸出低電平VOL、關門電平Voff、開門電平VON、閾值電平Vr、抗干擾容限VNL、VNH等(低電平噪聲容限VNL＝VOFF－VOL；高電平噪聲容限VNH

＝VOH－VON)。測試電路如圖1-7所示，采用逐點測試法，即調(diào)節(jié)RW，逐點測得Vi及VO然后繪成曲線。*(7)平均傳輸延遲時間tpd四、實驗要求1、查閱附錄2，熟悉所用器件引腳排列圖。2、根據(jù)實驗表1.174LS20四輸入雙與非門主要參數(shù)，畫出它們的測試邏輯電路圖。五、實驗報告1、對主要參數(shù)進行實驗測試，記錄測試結果同表1.1對照。2、總結TTL門主要參數(shù)電路測試方法。

門電路：AABCYBDYECDFEF

要求寫出真值表，表達式并測試&&&＝1&＝1

實驗二組合電路邏輯設計一、實驗目的1、熟悉基本門電路功能及測試方法2、掌握組合邏輯設計方法3、對數(shù)電實驗箱的使用二、設計原理組合邏輯電路是最常見的邏輯電路,其特點是在任何時刻電路的輸出信號僅取決于該時刻的輸入信號,而與信號作用前電路原來所處的狀態(tài)無關。組合邏輯設計,按照具體邏輯問題設計出最簡單的邏輯電路。使用小規(guī)模集成電路(SSI)進行組合邏輯設計的一般過程是:1、根據(jù)設計任務要求進行邏輯抽象,確定輸入與輸出變量;2、列出真值表，并寫出輸出邏輯函數(shù)表達式;3、通過卡諾圖化簡法求出化簡的邏輯表達式，并按照已有的邏輯門的類型變換邏輯表達式。在由化簡（變換）后的邏輯表達式，畫出邏輯圖，用標準器件連接邏輯電路。對其進行驗證正確性。三、設計任務1、用2輸入異或門和與非門設計一個路燈控制電路。已知總電源開關和三個路燈開關而三個開關能獨立的控制路燈的亮滅。.寫出輸入輸出變量;.列出真值表,通過卡諾圖化簡法化簡邏輯表達式,并按照已給的邏輯門的類型變換邏輯表達式。.通過變換的邏輯表達式,畫出邏輯圖。.驗證其正確性。

2、用與非門設計一個十字路口交通信號燈控制電路。

同上的設計思路。四、按指導書的要求完成實驗及報告圖Y=A·B·C·DY=A·BY=A⊕B

vcc4B4A4Y3B3A3Yvcc2D2CNC2B2A2Y

1A1B1Y2B2A2YGND1A1BNC1C1D1YGND

vcc4B4A4Y3B3A3Y

1A1B1Y2B2A2YGND&&＝1

74LS00

1234567141312111098

74LS20

1234567141312111098&&＝1

74LS86

1234567141312111098實驗內(nèi)容1.路燈控制電路設計：

1、真值表：2、表達式

Y=(ABC+ABC+ABC+ABC)Z=((AB+AB)C+（ABC+ABC)）Z=（(A⊕B)C+(AB⊕AB)C)Z

=(A⊕B⊕C)Z

3、電路圖：

A1

B2

34C561

3456YZ2

ZABCY0╳╳╳010011101011011011001110101110011111=1&=1&實驗內(nèi)容2：交通燈控制器電路設計

南北方向為主通道A；

東西方向為次通道B；2、表達式：

出現(xiàn)特殊情況時E（如警車）；1、真值表：F1=ABE=ABEF2=ABE=ABE

3、電路圖：

AF1BE

F2EABF1南北F2東西1╳╳0000010001010101001110&&&&&&&&實驗內(nèi)容3.4位數(shù)字代碼鎖設計

代碼為：ABCD＝1010

開鎖信號：E＝1、E＝0閉鎖；

開鎖式：Z=ABCDE1.當代碼錯，E為1時報警；2.當E＝0，時無論代碼為多少都不開門也不報警；3.用與非門74LS0O，74LS20；4.根據(jù)給定芯片化簡及變換邏輯表達式：

Y=ABCDE=ABCD+E=AC+BDE

=ACBDE

ACBDYE&&&&

&&&&四、實驗要求1、查閱附錄2，熟悉所用器件引腳排列圖。2、根據(jù)實驗任務要求寫出設計步驟，畫出邏輯電路圖。五、實驗報告1、寫出實驗任務的設計過程，畫出設計的電路圖。2、對所設計的電路進行實驗測試，記錄測試結果。3、總結組合電路設計體會。六、預習1.數(shù)據(jù)選擇器74LS153、譯碼器74LS138邏輯功能并測試。2.內(nèi)容見指導書數(shù)電實驗箱插座平面圖數(shù)碼管數(shù)碼管譯碼驅(qū)動DIP-20DIP-1816—674LS13816--774LS15316—114—114—216—274LS19214—374LS8614—474LS2016—414—574LS0014—616—416—514—78-3DIP1674LS138實驗三中規(guī)模組合邏輯設計一、實驗目的1、掌握中規(guī)模集成芯片數(shù)據(jù)選擇器和譯碼器的邏輯功能和使用方法2、熟悉組合功能器件的應用二、實驗原理1、數(shù)據(jù)選擇器數(shù)據(jù)選擇器又叫多路選擇器或多路開關，它是多輸入，單輸出的組合邏輯電路。由地址碼控制器多個數(shù)據(jù)通道。實現(xiàn)單個通道數(shù)據(jù)輸出，還可以實現(xiàn)數(shù)據(jù)傳輸與并串轉換等多種功能。它基本是由三部分組成：數(shù)據(jù)選擇控制（或稱地址輸入）、數(shù)據(jù)輸入電路和數(shù)據(jù)輸出電路，它的種類多樣有原碼形式輸出、反碼形式輸出，現(xiàn)以74LS153為例進行應用設計。

三、實驗內(nèi)容A、熟悉74LS153邏輯功能并測試Q=S(A1A0D0+A1A0D1+A1A0D2+A1A0D3)B、用雙4選1數(shù)據(jù)選擇器74LS153產(chǎn)生1011序列信號1、真值表

CP1=A0CP2=A1

1011

接LED或示波器

1、使用LED觀察時選用較低的CP頻率如：2HZ、4HZ2、當使用示波器觀察時要用較高的CP頻率如：10KHZ、20KHZ。SA1A0Q000D0=1001D1=0010D2=1011D3=1VCC2SA02D32D22D12D02Q

74LS1531SA11D31D21D11D01QGND2、譯碼器譯碼器是一個多輸入、多輸出的組合邏輯電路。它的作用是把給定的代碼進行“翻譯”，變成相應的狀態(tài)，使輸出通道中相應的一路或多路有信號輸出。譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉換、中斷的數(shù)字顯示，還用于數(shù)據(jù)分配，存貯器尋址和組合控制信號等?，F(xiàn)以74LS138為例進行應用設計。C、熟悉74LS138邏輯功能并測試D、用74LS138設計一個判定電路

S1為主判，A2、A1、A0為三個副判1、真值表：主判S1S2+S3A2A1A0Y3Y5Y6Y71001101010101011001011102、電路圖：

S或

輸入邏輯接LED開關

接LEDS1Y0S2Y1

Y2S3Y3

A2Y4

A1Y5A0Y6

Y7

&&&&四、實驗要求1、熟悉數(shù)據(jù)選擇器和譯碼器的工作原理；2、用數(shù)據(jù)選擇器和譯碼器對實驗內(nèi)容進行預設計；3、根據(jù)實驗任務，畫出所需的實驗線路及記錄表格。五、實驗報告1、用數(shù)據(jù)選擇器對實驗內(nèi)容進行設計、寫出設計全過程、畫出接線圖、進行邏輯功能測試；總結實驗收獲、體會。2、畫出實驗邏輯線路圖，描繪觀察到的波形，并標上對應的地址碼。3、記錄實驗數(shù)據(jù)并對實驗結果進行分析、討論。

（2）3—8譯碼器74LS13874LS138是3--8線譯碼器，其中A0、A1、A2為地址輸入端，~為譯碼輸出端，S1、S2、3為使能端。當S1＝1，S2+S3=0時，器件使能，地址碼所指定的輸出端有信號（為0）輸出,其它所有輸出端均無信號（全為1）輸出。當S1＝0、S2+S3=X或S1=X、S2+S3=1時，譯碼器被禁止，所有輸出同時為1。表3-2.274LS138功能表輸入輸出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××11111111

VCC

Y0Y1

Y2

Y3

Y4Y5

Y6

74LS138

A0

A1A2

S2S3S1Y7

GND實驗四觸發(fā)器及其應用一、實驗目的

1、掌握基本RS、D、JK、T和T’觸發(fā)器的邏輯功能

2、掌握集成觸發(fā)器的邏輯功能及使用方法3、熟悉觸發(fā)器的應用二、設計原理

1、觸發(fā)器具有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可以從一個穩(wěn)定狀態(tài)翻轉到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進制信息存貯器件，是構成各種時序電路的最基本邏輯單元。觸發(fā)器有三種輸入端，第一種是直接置位、復位端，用Sd和Rd表示，在Sd=0、Rd=1或（Rd=0、Sd=1）時，觸發(fā)器將不受其它輸入端所處狀態(tài)的影響，使觸發(fā)器直接置“1”（或置“0”）；第二種是時鐘脈沖輸入端，用來控制觸發(fā)器發(fā)生狀態(tài)更新，用CP表示；第三種是數(shù)據(jù)輸入端，它是觸發(fā)器狀態(tài)更新的依據(jù)。集成觸發(fā)器的應用廣泛,它不但能組成數(shù)字電路的各種邏輯部件,如寄存器,計數(shù)器,還可用來產(chǎn)生脈沖波形以及對脈沖波形進行分頻,倍頻等。三、設計任務A、觸發(fā)器功能測試1、測試基本RS觸發(fā)器的邏輯功能按圖接線，輸入端、接邏輯開關，輸出端Q接邏輯電平顯示輸入插口，按表要求測試并記錄。2、測試雙D觸發(fā)器74LS74的邏輯功能（1）測試Sd、Rd

的置位、復位功能

Sd、Rd、D接邏輯開關，CP接單次脈沖源，Q接LED顯示輸入插口。當Sd=0、Rd＝1或Rd=0、Sd＝1時任意改變D及CP的狀態(tài)，觀察Q端狀態(tài)。自擬表格并記錄之。（2）測試D觸發(fā)器的邏輯功能按下表逐項測試D觸發(fā)器的邏輯功能，并指出CP脈沖作用邊沿。其狀態(tài)方程為：Qn+1＝D（3）用示波器測試D觸發(fā)器的邏輯功能

CP=10KHZD=1KHZ觀察并描繪CP與Qn波形。3、測試雙JK觸發(fā)器74LS112邏輯功能（1）、測試Sd、Rd

的置位、復位功能測試方法同實驗內(nèi)容2、（1）（2）、測試JK觸發(fā)器的邏輯功能按下表逐項測試JK觸發(fā)器的邏輯功能，并指出CP脈沖作用邊沿。JK觸發(fā)器的狀態(tài)方程為：

Qn+1＝JQn+KQn（3）、用示波器測試JK觸發(fā)器的邏輯功能：

CP=1KHZJ=K=1，JK觸發(fā)器轉換為T觸發(fā)器。觀察并描繪CP與Qn波形。

例：初態(tài)的設置方法1、當Qn=0時，先將Sd、Rd

接輸入邏輯開關，先使Sd、Rd

都置高電平為“1”，將Rd

撥置低電平為“0”，這時Qn=0，要使觸發(fā)器受其它輸入端狀態(tài)的控制，必須使Rd由低電平“0”撥置高電平“1”完成當前初態(tài)的設置。操作Sd→1、Rd→1→0→1。2、當Qn=1時，先將Sd、Rd

接輸入邏輯開關，先使Sd、Rd

都置高電平為“1”，將Sd撥置低電平為“0”，這時Qn=1，要使觸發(fā)器受其它輸入端狀態(tài)的控制，必須使Sd由低電平“0”撥置高電平“1”完成當前初態(tài)的設置。操作Rd

→1，Sd

→1→0→1。單脈沖的使用方法1、正單脈沖2、負單脈沖例：波形CP:D:Q:三、實驗預習要求1、復習有關觸發(fā)器內(nèi)容。2、列出各觸發(fā)器功能測試表格。3、觸發(fā)器實現(xiàn)正常功能時，Sd、Rd

、應處于什么狀態(tài)？4、用示波器觀察觸發(fā)器狀態(tài)時，CP脈沖如何選擇？觸發(fā)器輸入端如何設置？四、實驗報告1、試述各類觸發(fā)器的邏輯功能。2、總結觀察到的各信號波形之間的相位關系，說明觸發(fā)器的觸發(fā)方式。3、體會觸發(fā)器的應用。

實驗五計數(shù)器及其應用一、實驗目的

1.掌握中規(guī)模集成計數(shù)器的使用及功能測試方法；2.計數(shù)器構成1/N分頻器；3.學習用集成計數(shù)器構成模N的方法。二、設計原理1、74LS192同步十進制可逆計數(shù)器的管腳及其功能：

LD

置數(shù)端

D0、D1、D2、D3

計數(shù)器輸入端

CR

清除端

Q0、Q1、Q2、Q3

數(shù)據(jù)輸出端

CPU

加計數(shù)端

CO

非同步進位輸出端

CPD

減計數(shù)端

BO

非同步借位輸出端

VCC

D0CR

BO

CO

LD

D2D3

74LS192D1

Q1

Q0

CPDCPU

Q2Q3

GND

2、74LS192邏輯功能表:

輸入輸出

CRLDCPU

CPD

D3D2D1D0Q3Q2Q1Q01×××××××000000××dcbadcba01↑1××××

加計數(shù)011↓××××減計數(shù)

異步預置：加計數(shù)預置值=N－M－1

加計數(shù)復位接線

Q3

Q2

Q1Q0

減計數(shù)預置值=M

加計數(shù)預置接線時鐘脈沖CPU

CO

CO1CPDBO1CRLD

LD同步預置：加計數(shù)預置值=N－M

D3D2D1D0

為預置端口

減計數(shù)預置值=M－1

74LS192邏輯圖

3、實現(xiàn)任意進制計數(shù)（l）用復位法獲得任意模值的計數(shù)器假定已有N進制計數(shù)器，而需要得到一個M進制計數(shù)器時，只要M<N，用復位法使計數(shù)器計數(shù)到M時置“0”（輸出反饋接CR口），即獲得M進制計數(shù)器。

（2）利用預置法獲M模值的計數(shù)器通過設置不同的預置值，使計數(shù)器從某個預置狀態(tài)開始計數(shù)，到達模值為M時的終止狀態(tài)時，產(chǎn)生預置控制信號，加到預置控制端LD進行預置，這時計數(shù)器的工作過程為：預置→計數(shù)→預置→計數(shù)。（由D0、D1、D2、D3

計數(shù)器輸入端進行預置，輸出反饋至LD口，注意：由于CP為同步時鐘脈沖而CO（非同步進位輸出端）輸出反饋信號至LD口進行預置跟CP信號不同步因此CO輸出反饋要經(jīng)過兩個非門至LD口延遲后完成預置計數(shù)）。

三、實驗內(nèi)容

2、

測試74LS192同步十進制可逆計數(shù)器的邏輯功能計數(shù)脈沖由單次脈沖源提供，清除端CR、置數(shù)端、數(shù)據(jù)輸入端D0、D1、D2、D3分別接邏輯開關，輸出端Q0、Q1、Q2、Q3接譯碼顯示輸入相應插口A、B、C、D；和接邏輯電平顯示插口。逐項測試并判斷該集成塊的功能是否正常。3、

采用74LS192可逆計數(shù)器,分別用復位法及預置法設計模N計數(shù)器，并進行測試及用示波器觀察輸入輸出波形。四、實驗中易出現(xiàn)的問題

1、對計數(shù)器芯片的功能引腳理解不夠，如LD、CR、CO、BO這些引腳的功能和特點要詳細介紹。2、容易混淆計數(shù)器的幾種工作狀態(tài)，它們有：復位狀態(tài)、預置狀態(tài)、計數(shù)狀態(tài)。其中各種狀態(tài)對其相應的功能引腳的設置也不同。3、在用預置法做任意模值計數(shù)器時，要在反饋端加入一定的延時電路，如取兩次反。這樣之后工作才會穩(wěn)定。五、實驗報告

1、繪出各項實驗內(nèi)容的詳細線路圖。2、畫出實驗線路圖，記錄實驗所得的有關CP,Q點波形（Q為對應模值點的波形）。對實驗結果進行分析。3、總結使用集成計數(shù)器的體會。實驗六脈沖電路

555時基電路及其應用一、實驗的目的

1、熟悉555型集成時基電路結構、工作原理及其特點2、掌握555型集成時基電路的基本應用3、熟悉芯片及各管腳功能。二、555電路的工作原理

555電路的內(nèi)部電路組成如圖8―1所示。它含有兩個電壓比較器，一個基本RS觸發(fā)器，一個放電開關管T，比較器的參考電壓由三只5KΩ的電阻器構成的分壓器提供。它們分別使高電平比較器A1的同相輸入端和低電平比較器A2的反相輸入端的參考電平為VCC和VCC。A1與A2的輸出端控制RS觸發(fā)器狀態(tài)和放電管開關狀態(tài)。當輸入信號自6端輸入并超過參考電平2/3VCC時，觸發(fā)器復位，555的輸出端―3端輸出低電平，同時放電開關管導通。當輸入信號自2端輸入并低于1/3VCC時，觸發(fā)器置位，555的3端輸出高電平，同時放電開關管截止。是復位端（4端），當＝0時，555輸出低電平。平時端開路或接VCC。VC是控制電壓端（5端），平時輸出Vcc作為比較器A1的參考電平，當5端外接一個輸入電壓，即改變了比較器的參考電平，從而實現(xiàn)對輸出的另一種控制，在不接外加電壓時，通常接一個0.01uF的電容器到地，起濾波作用，以消除外來的干擾，以確保參考電平的穩(wěn)定。

T為放電管，當T導通時，給接于7端的電容器提供低阻放電通路。555定時器主要是與電阻、電容構成充放電電路，并由兩個比較器來檢測電容器上的電壓，以確定輸出電平的高低和放電開關管的通斷。利用它可以構成從微秒到數(shù)十分鐘的延時電路、單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器、施密特觸發(fā)器等脈沖產(chǎn)生或波形變換電路。等。原理圖如下所示。555原理框圖：VCCRD

8

45KVCOVR1VC1G15

QVI16

5KVI22

VC23

VCO

VR2G2Q

G3G45KVO’7TD1C1C2&&&&三、實驗設備與器件1、數(shù)電實驗臺2、雙蹤示波器3、555一片、電位器、電阻、電容若干

四、實驗內(nèi)容1、單穩(wěn)態(tài)觸發(fā)器

(l）按圖1.36連線，取R＝100KΩ，C＝47μf，輸入信號Vi為

1KHz的連續(xù)脈沖，用雙蹤示波器觀測Vi、VC

、V0波