數字電子技術閻石第五版第四章

第四章組合邏輯電路一、內容提要

本章重點介紹組合邏輯電路的特點、分析與設計。在此基礎上，介紹常用的集成組合邏輯電路。最后介紹組合邏輯電路上存在地競爭－冒險現象，產生的原因及消除的方法。4.2組合邏輯電路的分析方法和設計方法4.3若干常用的組合邏輯電路

4.4組合邏輯電路中的競爭-冒險現象4.1概述二、本章內容1、重點掌握的知識點（1）組合邏輯電路的分析方法；（2）組合邏輯電路的設計方法；（3）常用組合邏輯電路的工作原理及應用。2、一般掌握的知識點（1）組合邏輯電路的競爭-冒險現象；（2）組合邏輯電路消除競爭-冒險的方法。三、知識點4.1概述一、組合邏輯電路的特點邏輯電路組合邏輯電路時序邏輯電路功能：輸出只取決于當前的輸入。

組成：門電路，不存在記憶元件。功能：輸出取決于當前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件。二、邏輯功能描述組合邏輯電路組合邏輯電路的框圖4.2組合邏輯電路的分析方法和設計方法一、組合邏輯電路的分析方法（步驟）例：組合電路如圖所示，分析該電路的邏輯功能。組合邏輯電路邏輯表達式最簡表達式真值表邏輯功能解：（1）由邏輯圖逐級寫出邏輯表達式（2）化簡與變換化簡后（4）分析邏輯功能當A、B、C三個變量不一致時，電路輸出為“1”，所以這個電路稱為“不一致電路”。（3）由表達式列出真值表ALBC00001001010111010011101101111110二、組合邏輯電路的設計方法

工程上的最佳設計，通常需要用多個指標去衡量，主要考慮的問題有以下幾個方面：①所用的邏輯器件數目最少，器件的種類最少，且器件之間的連線最簡單。這樣的電路稱“最小化”電路。②滿足速度要求，應使級數盡量少，以減少門電路的延遲。③功耗小，工作穩(wěn)定可靠。

二、組合邏輯電路的設計方法（步驟）1、邏輯抽象分析因果關系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表2、寫出函數式3、選定器件類型4、根據所選器件：對邏輯式化簡（用門） 變換（用MSI）

或進行相應的描述（PLD）5、畫出邏輯電路圖，或下載到PLD6、工藝設計組合邏輯電路的設計過程例1：設計一個監(jiān)視交通信號燈狀態(tài)的邏輯電路如果信號燈出現故障，Z為1RAGZ1、邏輯抽象輸入變量:紅（R）、黃（A）、綠（G）輸出變量：

故障信號（Z）輸入變量輸出RAGZ000100100100011110001011110111112、寫出邏輯表達式3、選用小規(guī)模SSI器件4、化簡5、畫出邏輯圖邏輯圖之一邏輯圖之二

人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設計了許多邏輯電路。然而，我們發(fā)現，其中有些邏輯電路經常、大量出現在各種數字系統(tǒng)當中。為了方便使用，各廠家已經把這些邏輯電路制造成中規(guī)模集成的組合邏輯電路產品。

比較常用的有編碼器、譯碼器、數據選擇器、加法器和數值比較器等等。下面分別進行介紹。

4.3若干常用的組合邏輯電路生活中常用十進制數及文字、符號等表示事物。

4.3.1編碼器數字電路只能以二進制信號工作。

用二進制代碼表示文字、符號或者數碼等特定對象的過程，稱為編碼。

實現編碼的邏輯電路，稱為編碼器。編碼器譯碼器

對M個信號編碼時，應如何確定位數N？

N位二進制代碼可以表示多少個信號？例：對101鍵盤編碼時，采用幾位二進制代碼？

編碼原則：N位二進制代碼可以表示2N個信號，則對M個信號編碼時，應由2N≥M來確定位數N。例：對101鍵盤編碼時，采用了7位二進制代碼ASCⅡ碼。27＝128＞101。目前經常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。一、普通編碼器

定義：任何時刻只允許輸入一個有效編碼請求信號，否則輸出將發(fā)生混亂。

舉例：以一個三位二進制普通編碼器為例，說明普通編碼器的工作原理。普通編碼器的方框圖輸入：八個信號（對象）

I0~I7（二值量）八個病房呼叫請求輸出：三位二進制代碼

Y2Y1Y0稱八線—三線編碼器對病房編碼I0

I1

I2

I3

I4

I5

I6

I7Y2Y1Y0１０００００００００００１００００００００１００１００００００１００００１０００００１１００００１０００１０００００００１００１０１００００００１０１１００００００００１１１１

編碼器輸入輸出的對應關系設輸入信號為1表示對該輸入進行編碼。任何時刻只允許輸入一個編碼請求其它輸入取值組合不允許出現，為無關項。輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關項化簡(如果任何時刻8個輸入當中只有一個取值為1，則輸入變量為其它取值下其值等于1的那些最小項均為約束項)，得：二、優(yōu)先編碼器

在優(yōu)先編碼器中，允許同時輸入兩個以上的有效編碼請求信號。當幾個輸入信號同時出現時，只對其中優(yōu)先權最高的一個進行編碼。

優(yōu)先級別的高低由設計者根據輸入信號的輕重緩急情況而定。如根據病情而設定優(yōu)先權。1、八線—三線優(yōu)先編碼器74HC148

低電平實例：

74HC148選通信號選通信號附

加

輸

出

信

號為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入輸入輸出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110控制端擴展功能舉例：例：用兩片8線-3線優(yōu)先編碼器

16線-4線優(yōu)先編碼器其中，的優(yōu)先權最高···狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現第一片為高優(yōu)先權只有(1)無編碼輸入時，(2)才允許工作第(1)片

時表示對

的編碼低3位輸出應是兩片的輸出的“或”74LS148功能仿真返回2、二-十進制優(yōu)先編碼器將編成0110~1110的優(yōu)先權最高，最低輸入的低電平信號變成一個對應的十進制的編碼典型芯片74LS147功能表為：注（1）當I1有輸入信號，其他輸出為高電平，輸出Y3Y2Y1Y0＝1110；（2）輸出代碼為對應二進制BCD碼的反碼，如I6＝0時，輸出為Y3Y2Y1Y0＝1001，為0110的反碼。74LS147一、模型A0A1An－1Y0Y1Ym-1n線－m線譯碼器全譯碼器部分譯碼器

4.3.2譯碼器

把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現譯碼操作的電路稱為譯碼器。譯碼器就是把一種代碼轉換成另一種代碼的電路。譯碼是編碼的逆過程。

將表示特定意義信息的二進制代碼翻譯出來。

譯碼器(即

Decoder)

二進制代碼

與輸入代碼對應的特定信息

譯碼器

實現譯碼功能的電路

常用的譯碼器分為二進制譯碼器、二－十進制譯碼器和顯示譯碼器。二、二進制譯碼器

設二進制譯碼器的輸入端為n個，則輸出端為2n個，且對應于輸入代碼的每一種狀態(tài)，2n個輸出中只有一個為1（或為0），其余全為0（或為1）。二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。A0A1An－1Y0Y1Ym-1n線－m線譯碼器全譯碼器n位

二進制代碼

2n位

譯碼輸出二進制譯碼器

3線—8線譯碼器輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000真值表邏輯表達式：用電路進行實現

用二極管與門陣列組成的3線－8線譯碼器

集成譯碼器實例：74HC138低電平輸出附加控制端74HC138的功能表：輸入輸出S1A2A1A00XXXX11111111X1XXX1111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111利用附加控制端進行擴展例:用74HC138（3線—8線譯碼器）

4線—16線譯碼器D3=1D3=074LS138功能仿真返回

二-十進制譯碼器的輸入是十進制數的4位二進制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個十進制數字相對應的10個信號，用Y9～Y0表示。由于二-十進制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。二、二-十進制譯碼器8421BCD碼譯碼器

把二-十進制代碼翻譯成10個十進制數字信號的電路，稱為二-十進制譯碼器。

將BCD碼的十組代碼譯成0-9十個對應輸出信號的電路，又稱4線–10線譯碼器。

10個譯碼輸出端，低電平0有效。4線-10線譯碼器74LS42邏輯示意圖Y’1Y’0Y’3Y’4Y’2Y’5Y’6Y’7Y’8Y’9A0A1A274LS42A3

8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。三、用譯碼器設計組合邏輯電路基本原理

3位二進制譯碼器給出3變量的全部最小項;

。。。

n位二進制譯碼器給出n變量的全部最小項;

任意函數 將n位二進制譯碼輸出的最小項組合起來，可獲得任何形式的輸入變量不大于n的組合函數例：利用74HC138設計一個多輸出的組合邏輯電路，輸出邏輯函數式為：四、顯示譯碼器

用來驅動各種顯示器件，從而將用二進制代碼表示的數字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為顯示譯碼器。

在數字系統(tǒng)中，經常需要將數字或運算結果顯示出來，以便人們觀測查看。數碼顯示電路是數字系統(tǒng)的重要組成部分。

數碼顯示電路通常由譯碼器、顯示器等部分組成。

顯示譯碼器的輸出信號用以驅動顯示器件，顯示出0-9十個數字。數碼顯示電路通常由譯碼器、顯示器等部分組成。

這種顯示器由七段可發(fā)光的字段組合而成

1、七段數碼顯示器件

半導體數碼顯示器（LED）

七段數碼顯示器

液晶顯示器（LCD）

半導體數碼顯示器的優(yōu)點是工作電壓較低，體積小，壽命長，工作可靠性高，響應速度快，亮度高。缺點是工作電流大，耗電大。

液晶顯示器的主要優(yōu)點是功耗極小，工作電壓低。缺點是顯示不夠清晰，響應速度慢。液晶是一種既具有液體的流動性又具有晶體光學特性的有機化合物。外加電場能控制它的透明度和顯示的顏色，由此制成LCD。液晶顯示器兩個電極上加50HZ~500HZ的交變電壓。玻璃蓋板透明電極（正面電極）反射電極（公共電極）液晶加電場未加電場符號暗灰色優(yōu)點：功耗極低；缺點：亮度很低，響應速度慢。透明色2、液晶顯示器（LCD）YA0A1A2數碼顯示譯碼器譯碼器YYYYYY驅動器YYYYYYYA3a數碼顯示器bcdefgbcdefgabcdefga

3、

數碼顯示譯碼器的結構和功能示意0101a數碼顯示器bcdefgYA0A1A2數碼顯示譯碼器譯碼器YYYYYY驅動器YYYYYYYA3bcdefgabcdefga輸入BCD碼輸出驅動七段數碼管顯示相應數字0001

驅動各種顯示器件，從而將用二進制代碼表示的數字、文字、符號等翻譯成人們習慣的形式，并直觀地顯示出來的電路，稱為顯示譯碼器。①顯示器件發(fā)光二極管數碼管（LED數碼管）優(yōu)點：亮度高，響應時間短；缺點：工作電流大。COMCOM②BCD－七段顯示譯碼器驅動共陰極顯示器驅動共陽極顯示器輸出狀態(tài)為：

高電平或低電平輸出狀態(tài)為：

低電平或高阻態(tài)亮

滅

亮

滅下表為BCD－七段顯示譯碼器的真值表（驅動共陰極數碼管）BCD七段字符顯示譯碼器真值表（代碼轉換器）7448

輸入輸出數字A3A2A1

A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000從真值表畫出Ya～Yg的卡諾圖，圈“0”然后求反可得各輸出端的邏輯式各輸出端的邏輯式為注：BCD－七段顯示譯碼器，不是最小項譯碼器，它是將4位BCD碼譯成7個代碼，廣義上也是譯碼器。七段顯示譯碼器7448的邏輯圖燈測試輸入端LT：

當LT＝0

時，Ya~Yg全部置為1，使得數碼管顯示“8”7448的附加控制信號滅零輸入RBI：當A3A2A1A0

＝0000時，若RBI＝0，則Ya~Yg全部置為0，滅燈滅燈輸入/滅零輸出BI/RBO：當做為輸入端時，若BI/RBO＝0，無論輸入A3A2A1A0為何種狀態(tài)，無論輸入狀態(tài)是什么，數碼管熄滅，稱滅燈輸入控制端當做為輸出端時，只有當A3A2A1A0＝0000，且滅零輸入信號RBI＝0時，BI/RBO＝0，輸入稱滅零輸出端：因此BI/RBO＝0表示譯碼器將本來應該顯示的零熄滅了

7448驅動共陰極半導體數碼管BS201A的工作電路例：利用和的配合，實現多位顯示系統(tǒng)的滅零控制

整數部分：最高位是0，而且滅掉以后，輸出作為次高位的輸入信號小數部分：最低位是0，而且滅掉以后，輸出作為次低位的輸入信號RBORBIRBIRBORBORBI74LS47功能仿真返回數據選擇器：在多路數據傳輸中，根據地址碼的要求，能把其中的一路信號挑選出來的電路就是數據選擇器，又稱多路選擇器或多路開關。在數據選擇器中，要用地址輸入信號來完成挑選數據任務。一個4選1的數據選擇器，應有兩個地址輸入端，共有=4種組合，每種組合可選擇對應的一路輸入數據來輸出；同理，8選1數據選擇器，應有3個地址輸入端；16選1數據選擇器，應有4個地址輸入端；依次類推。4.3.3數據選擇器一、4選1數據選擇器

數據選擇器就是在數字信號的傳輸過程中，從一組數據中選出某一個來送到輸出端，也叫多路開關。數據選擇的功能：在通道選擇信號的作用下，將多個通道的數據分時傳送到公共的數據通道上去的。例：“雙四選一”74HC153分析其中的一個“四選一”S1A1A0Y11XX0000D10001D11010D12011D13例：用兩個“四選一”接成“八選一”“四選一”只有2位地址輸入，從四個輸入中選中一個“八選一”的八個數據需要3位地址代碼指定其中任何一個數據選擇器的主要特點：

（1）具有標準與或表達式的形式。（2）提供了地址變量的全部最小項。（3）一般情況下，Di可以當作一個變量處理。由于數據選擇器在輸入數據全部為1時，輸出為地址輸入變量全體最小項的和。而任何一個邏輯函數都可表示成最小項表達式，因此用數據選擇器可實現任何組合邏輯函數。

方法：如數據選擇器輸出表達式中包含邏輯函數的最小項時，則相應的數據取1，而對于沒有包含的邏輯函數的最小項，則相應的數據取0。這時，數據選擇器輸出的就是要實現的邏輯函數。

二、用數據選擇器實現邏輯函數可見：具有n位地址輸入的數據選擇器，可以產生任何形式輸入變量數不大于n＋1的組合邏輯函數。例：試用4選1數據選擇器實現交通信號燈監(jiān)視電路。例：分別用4選1和8選1數據選擇器實現邏輯函數解：（1）用四路數據選擇器實現

若將B、C作為地址輸入線，A或其他形式作為各數據的輸入端，將所給的邏輯函數表示成最小項之和地形式，即雙4選1數據選擇器74HC153的一個4選1數據選擇器的輸出端邏輯函數為則和所給函數相比較得：令A1=B，A0＝C，D10＝1，D11＝D12＝D13＝A(2)由8選1數據選擇器實現

先將所給邏輯函數寫成最小項之和形式，即其電路連線如圖所示8選1數據選擇器74HC151的輸出端邏輯式為比較上面兩式，令:A2＝A，A1＝B，A0=C，D1＝D2＝D3=0，D0＝D4=D5=D6=D7=1比較上面兩式，令:A2＝A，A1＝B，A0=C，D1＝D2＝D3=0，D0＝D4=D5=D6=D7=174LS153功能仿真返回輸入輸出ABSCO00000110101011014.3.4加法器

一、半加器不考慮低位的進位將兩個1位二進制數進行相加而求得和及進位的邏輯電路稱為半加器。二、

全加器輸入輸出ABCISCO0000000110010100110110010101011100111111將兩個1位二進制數及來自低位的進位相加實現多位二進制數相加的電路稱為加法器。1、串行進位加法器構成：把n位全加器串聯起來，低位全加器的進位輸出連接到相鄰的高位全加器的進位輸入。特點：進位信號是由低位向高位逐級傳遞的，速度不高。

三、多位加法器2.超前進位加法器

為了提高速度，若使進位信號不逐級傳遞，而是運算開始時，即可得到各位的進位信號，采用這個原理構成的加法器，就是超前進位（CarryLook－ahead）加法器，也稱快速進位（Fastcarry）加法器。輸入輸出ABCISCO0000000110010100110110010101011100111111

由全加器真值表可知，高位的進位信號的產生是在兩種情況下：①在A·B＝1；②在A＋B＝1且CI＝1。故向高位的進位信號為2、超前進位加法器設Gi＝AiBi為進位生成函數，Pi＝Ai＋Bi為進位傳遞函數，則上式可寫成和為：

74LS283就是采用這種超前進位的原理構成的4位超前進位加法器，其內部電路如圖所示邏輯圖形符號如圖所示：

超前進位加法器提高了運算速度，但同時增加了電路的復雜性，而且位數越多，電路就越復雜。其中：A3~A0為一個四位二進制數的輸入；B3~B0為另一個二進制數的輸入；CI為最低位的進位；CO是最高位的進位；S3~S0為各位相加后的和。四、用加法器設計組合電路

基本原理：

若能生成函數可變換成輸入變量與輸入變量相加

若能生成函數可變換成輸入變量與常量相加例：將BCD的8421碼轉換為余3碼4.3.5

數值比較器用來比較兩個二進制數的數值大小。一、一位數值比較器A,B比較有三種可能結果真值表（考慮低位比較級聯輸入

a>b,a=b,a<b)（4位）二、多位數值比較器方法：先高位，高位相同看次位，依此類推。三、

集成數字比較器

四位比較器74LS85引腳圖

四、集成比較器功能的擴展1、串聯方式的擴展比較：①優(yōu)先進行