第9章 CPU的結(jié)構(gòu)與功能

第9章CPU的結(jié)構(gòu)與功能本章主要介紹計(jì)算機(jī)中CPU的相關(guān)知識(shí)，要求學(xué)生掌握CPU的功能、組成以及CPU中的時(shí)序系統(tǒng)，了解指令流水和RISC的基本原理。重點(diǎn)提示：CPU組成CPU中寄存器的組織?控制器的組織?時(shí)序產(chǎn)生器的組織?指令流水9-1重點(diǎn)難點(diǎn)指導(dǎo)9-1-1CPU組織CPU的基本功能包括：指令控制操作控制時(shí)間控制數(shù)據(jù)加工CPU的組成：傳統(tǒng)的CPU由運(yùn)算器、控制單元和寄存器三大部分組成。隨著高密度集成電路技術(shù)的發(fā)展，早期放在CPU芯片外部的一些邏輯功能部件，如浮點(diǎn)運(yùn)算器、Cache9-1-2寄存器組織CPU中的寄存器按功能可分為如下兩類：用戶可見寄存器：允許機(jī)器語言或匯編語言的編程人員使用。?控制和狀態(tài)寄存器：用來控制CPU的操作并被特權(quán)的操作系統(tǒng)程序用于控制程序的執(zhí)行。用戶可見寄存器可分類如下：通用寄存器：可被程序員使用。數(shù)據(jù)寄存器：用于保持?jǐn)?shù)據(jù)。地址寄存器：用于尋址方式中，如SI、DI等。條件代碼寄存器：部分可供用戶使用，如溢出標(biāo)志、中斷屏蔽等。對(duì)于指令執(zhí)行，有4種寄存器是至關(guān)重要的：程序計(jì)數(shù)器（PC）：其內(nèi)容為主存地址，指向下一條要執(zhí)行的指令。指令寄存器（IR）：存放當(dāng)前正在執(zhí)行的指令。存儲(chǔ)地址寄存器（MAR）：存放待訪問的存儲(chǔ)器地址。存儲(chǔ)緩沖寄存器（MBR）：存放寫入存儲(chǔ)器的數(shù)據(jù)字或最近讀出的字。程序狀態(tài)字（PSW）一般含有條件代碼加上其他狀態(tài)信息。普遍包括如下字段或標(biāo)志:符號(hào)：容納最后算術(shù)運(yùn)算結(jié)果的符號(hào)位。零：當(dāng)結(jié)果是零時(shí)被置位。進(jìn)位：若操作導(dǎo)致最高位有向上的進(jìn)位（加法）或借位（減法）時(shí)被置位。等于：若邏輯比較的結(jié)果是相等，則置位。溢出：用于指示算術(shù)溢出。中斷允許/禁止：用于允許或禁止中斷。監(jiān)督：指出CPU是執(zhí)行監(jiān)督模式還是在用戶模式。一個(gè)簡單CPU的具體組成部分：ALU、操作控制器、時(shí)序產(chǎn)生器、指令譯碼器、控制和狀態(tài)寄存器以及通用寄存器。9-1-3控制器組織數(shù)據(jù)通路：CPU中各個(gè)部件之間傳送信息的通路稱為數(shù)據(jù)通路?？刂破鞯墓δ苁菍?duì)數(shù)據(jù)通路實(shí)施控制，以便信息能夠正確傳輸，從而完成指令的執(zhí)行。根據(jù)設(shè)計(jì)方法不同，操作控制器可分為：時(shí)序邏輯型：硬布線控制器，它是采用時(shí)序邏輯技術(shù)實(shí)現(xiàn)；存儲(chǔ)邏輯型：微程序控制器，它是采用存儲(chǔ)邏輯實(shí)現(xiàn)；時(shí)序邏輯與存儲(chǔ)邏輯結(jié)合型：前兩種方式的組合。指令周期：CPU每次取出并執(zhí)行一條指令，都要完成系列的操作，這一系列操作所需的時(shí)間通常叫做一個(gè)指令周期。更簡單地說，指令周期就是是取出并執(zhí)行一條指令的時(shí)間。一般來講，指令周期是隨指令不同而變化的，不是一個(gè)固定值。CPU周期：也稱為機(jī)器周期，根據(jù)指令執(zhí)行的基本過程劃分。指令周期通常包含用若干個(gè)CPU周期。CPU周期的長度在有些計(jì)算機(jī)中是固定的（如等于主存的存取周期），而在有些計(jì)算機(jī)中是可變的。節(jié)拍周期：節(jié)拍周期是完成CPU內(nèi)部一些最基本操作所需要的時(shí)間，如數(shù)據(jù)從一個(gè)寄存器可靠傳送到另外一個(gè)寄存器的時(shí)間或ALU完成一次算邏運(yùn)算的時(shí)間。節(jié)拍周期的長度在任何機(jī)器中都是固定的。微周期：執(zhí)行一條微指令所需要的時(shí)間叫做一個(gè)微周期。節(jié)拍脈沖：節(jié)拍脈沖常作為觸發(fā)器的打入脈沖與節(jié)拍周期相配合完成一次數(shù)據(jù)傳送。在有些計(jì)算機(jī)中，節(jié)拍脈沖與節(jié)拍周期一一對(duì)應(yīng)，節(jié)拍脈沖的頻率就是脈沖源的頻率，即機(jī)器主頻；但有些計(jì)算機(jī)的節(jié)拍周期包含若干個(gè)節(jié)拍脈沖，這樣一個(gè)節(jié)拍周期中實(shí)現(xiàn)的操作也就多一些。硬布線控制器與微程序控制器的時(shí)序系統(tǒng)不同，具體表現(xiàn)為：硬布線控制器指令周期的組成：指令周期、CPU周期、節(jié)拍周期、節(jié)拍脈沖；微程序控制器指令周期的組成：指令周期、微周期、節(jié)拍脈沖；9-1-4時(shí)序產(chǎn)生器組織計(jì)算機(jī)的協(xié)調(diào)動(dòng)作需要時(shí)間標(biāo)志，而時(shí)間標(biāo)志則是用時(shí)序信號(hào)來體現(xiàn)的。控制器發(fā)出的各種控制信號(hào)都是時(shí)間因素（時(shí)序信號(hào)）和空間因素（部件位置）的函數(shù)。組成計(jì)算機(jī)硬件的器件特性決定了時(shí)序信號(hào)最基本的體制是電位一脈沖制。硬布線控制器中，時(shí)序信號(hào)往往采用主狀態(tài)周期一節(jié)拍電位一節(jié)拍脈沖三級(jí)體制。在微程序控制器中，時(shí)序信號(hào)比較簡單，一般采用節(jié)拍電位一節(jié)拍脈沖二級(jí)體制。微程序控制器中使用的時(shí)序信號(hào)產(chǎn)生器由時(shí)鐘源、環(huán)形脈沖發(fā)生器、節(jié)拍脈沖和讀寫時(shí)序譯碼邏輯、啟?？刂七壿嫷炔糠纸M成。9-1-5指令流水傳統(tǒng)馮?諾依曼計(jì)算機(jī)的特點(diǎn)是：指令的串行執(zhí)行。為了提高計(jì)算機(jī)的速度，現(xiàn)代計(jì)算機(jī)往往采用并行處理技術(shù)，使得多種操作能夠同時(shí)進(jìn)行。并行性的含義：同時(shí)性：兩個(gè)以上事件在同一時(shí)刻發(fā)生；并發(fā)性：兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。并行處理技術(shù)的三種形式：時(shí)間并行：時(shí)間重疊。多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流重疊的使用同一套硬件設(shè)備的各個(gè)部分，以加快硬件周轉(zhuǎn)而贏得速度。空間并行：資源重復(fù)。時(shí)間并行+空間并行。指令流水類似于工廠中裝配線的使用。流水線中常用術(shù)語：加速比：使用流水線后指令執(zhí)行的速度比串行執(zhí)行快多少。效率：流水線各功能部件的利用率。實(shí)現(xiàn)流水線的關(guān)鍵：若想使流水線正常工作，必須保證各功能段的執(zhí)行時(shí)間要幾乎相等；若想使整個(gè)處理速度加快，應(yīng)設(shè)置更多的處理階段?！皵嗔鳌睍?huì)導(dǎo)致流水線處理速度下降。流水過程中會(huì)出現(xiàn)以下三種相關(guān)沖突，導(dǎo)致流水線斷流：資源相關(guān)沖突、數(shù)據(jù)相關(guān)沖突和控制相關(guān)沖突。9-1-6RISC的硬件結(jié)構(gòu)雖然，已有不同的組織以各種方式定義和設(shè)計(jì)了RISC系統(tǒng)，然而有些關(guān)鍵點(diǎn)是大多數(shù)（不是所有）設(shè)計(jì)都采用的。它們是：一個(gè)有限的和簡單的指令集；大量的通用寄存器或使用編譯器技術(shù)來優(yōu)化寄存器的使用；強(qiáng)調(diào)指令流水的優(yōu)化。9-2典型例題解析1、下面有關(guān)程序計(jì)數(shù)器pc的敘述中，錯(cuò)誤的是（）。PC是用戶不可見的寄存器PC的值由CPU在執(zhí)行指令過程中進(jìn)行修改轉(zhuǎn)移指令時(shí)，PC的值總是修改為轉(zhuǎn)移目標(biāo)指令的地址PC的位數(shù)一般和存儲(chǔ)器地址寄存器MAR的位數(shù)一樣參考答案：C解析：計(jì)算機(jī)的工作過程就是周而復(fù)始執(zhí)行指令的過程，指令在主存中連續(xù)存放。一般情況下，指令被順序執(zhí)行，只有遇到轉(zhuǎn)移指令（如，無條件轉(zhuǎn)移、條件分支、調(diào)用和返回等指令）才可能改變指令執(zhí)行的順序。選項(xiàng)A和選項(xiàng)B：:指令執(zhí)行的順序由程序計(jì)數(shù)器PC的值來控制。PC中存放了下一步將要執(zhí)行的指令在內(nèi)存的地址。CPU在執(zhí)行指令時(shí)，根據(jù)指令規(guī)定的目標(biāo)地址計(jì)算方式和指令執(zhí)行的結(jié)果標(biāo)志（如，進(jìn)位標(biāo)志CF、符號(hào)標(biāo)志SF等），對(duì)PC進(jìn)行修改，用戶無法直接修改PC的值，因而是用戶不可見的寄存器。選項(xiàng)C：當(dāng)執(zhí)行到轉(zhuǎn)移指令時(shí)，有兩種情況：（1）如果是無條件轉(zhuǎn)移或調(diào)用、返回等指令，則PC的值直接修改為目標(biāo)指令地址；（2）如果是條件轉(zhuǎn)移（分支）指令，則必須根據(jù)前面指令或當(dāng)前指令執(zhí)行的結(jié)果標(biāo)志，確定是把轉(zhuǎn)移目標(biāo)地址還是把下條指令地址送到PC。所以轉(zhuǎn)移指令時(shí)，PC的值并不總是直接修改為轉(zhuǎn)移目標(biāo)指令的地址；當(dāng)順序執(zhí)行（非轉(zhuǎn)移指令）時(shí)，通過對(duì)PC加“1”來使PC指向下一條順序執(zhí)行的指令，這里的“1”是指一條指令的長度。即當(dāng)前指令占用的內(nèi)存單元個(gè)數(shù)，不是加1?，F(xiàn)代計(jì)算機(jī)一般都采用字節(jié)編址方式，所以，實(shí)際上PC應(yīng)該加上當(dāng)前指令的字節(jié)個(gè)數(shù)。選項(xiàng)D：PC和MAR都是用來存放內(nèi)存單元地址的。每次取指令時(shí)，PC的值先要被送到MAR，然后訪問存儲(chǔ)器，所以，它們的位數(shù)應(yīng)該相同。綜上所述，錯(cuò)誤的應(yīng)該是C。2、下面有關(guān)指令周期的敘述中，錯(cuò)誤的是（）。指令周期的第一個(gè)子周期一定是取指子周期所有指令的執(zhí)行子周期一樣長在有間接尋址方式的指令周期中，至少訪問兩次內(nèi)存在一條指令執(zhí)行結(jié)束、取下條指令之前查詢是否有中斷發(fā)生參考答案：B解析：選項(xiàng)A：一條指令從讀取到執(zhí)行完成所花的全部時(shí)間被稱為指令周期。一個(gè)指令周期中要完成多個(gè)步驟的操作，包括取指令、指令譯碼、（計(jì)算操作數(shù)地址）、取操作數(shù)、運(yùn)算、送結(jié)果等。因此，第一個(gè)子周期一定是取指令機(jī)器周期，指令只有先取到CPU，才能進(jìn)一步得到執(zhí)行。選項(xiàng)B：每條指令完成的操作不同，有的指令只要把一個(gè)寄存器的內(nèi)容送到另一個(gè)寄存器，有的要進(jìn)行簡單的加/減法運(yùn)算，還有的是復(fù)雜的乘/除法運(yùn)算，這些操作所花的時(shí)間相差很大，所以，不是所有指令的執(zhí)行子周期都一樣長。選項(xiàng)C：間接尋址方式的指令地址碼給出的是操作數(shù)地址的地址，因而，要取得操作數(shù)，需要訪問兩次內(nèi)存，第一次根據(jù)地址碼到內(nèi)存取操作數(shù)地址，第二次根據(jù)操作數(shù)地址到內(nèi)存取操作數(shù)。選項(xiàng)D：現(xiàn)代計(jì)算機(jī)系統(tǒng)都具有中斷功能，在具有中斷功能的系統(tǒng)中，除了指令本身要求的操作以外，每條指令執(zhí)行結(jié)束、取下條指令之前，還要檢測(cè)有沒有中斷請(qǐng)求。綜上所述，錯(cuò)誤的應(yīng)該是B。3、下面有關(guān)指令流水線的敘述中，錯(cuò)誤的是（）。流水段個(gè)數(shù)按同一個(gè)流水線中最復(fù)雜指令的功能來確定每個(gè)流水段的時(shí)間相同，等于一個(gè)CPU時(shí)鐘的寬度每個(gè)流水階段都會(huì)有一條指令執(zhí)行完流水線方式不能使一條指令的執(zhí)行時(shí)間縮短，但能使整個(gè)程序的執(zhí)行時(shí)間縮短參考答案：C解析：選項(xiàng)A：流水線方式下，一條指令的執(zhí)行過程被分成了若干個(gè)操作子過程。由于每條指令所完成的功能不同，所包含的操作過程就不同。有的指令完成寄存器的內(nèi)容的傳送；有的是簡單的加/減運(yùn)算；還有的是復(fù)雜的乘/除運(yùn)算。這些操作所花的時(shí)間相差很大，所以，這些指令如果都在同一個(gè)流水線中執(zhí)行的話，就必須按最復(fù)雜的指令來設(shè)計(jì)流水線的流水段個(gè)數(shù)。選項(xiàng)B：流水線中指令執(zhí)行的每個(gè)子過程由獨(dú)立的功能部件來完成，以最復(fù)雜的子過程所花時(shí)間為準(zhǔn)設(shè)計(jì)時(shí)鐘周期。這樣，使得每個(gè)流水段的時(shí)間都等于CPU時(shí)鐘的寬度。選項(xiàng)C：理想情況下，經(jīng)過若干時(shí)鐘周期后，流水線能在每個(gè)周期內(nèi)執(zhí)行完一條指令。但是，當(dāng)程序中出現(xiàn)以下情況時(shí)，流水線被破壞：（1）當(dāng)有多條指令的不同階段都要用到同一個(gè)功能部件時(shí)（資源沖突），后面指令要延時(shí)執(zhí)行；（2）當(dāng)程序的執(zhí)行流程發(fā)生改變時(shí)（控制相關(guān)），原來按順序取出的指令無效；（3）當(dāng)后面指令的操作數(shù)是前面指令的運(yùn)行結(jié)果時(shí)（數(shù)據(jù)相關(guān)），后面指令要延時(shí)執(zhí)行。所以，并不是任何時(shí)候每個(gè)流水階段都會(huì)有一條指令執(zhí)行完。選項(xiàng)D：對(duì)于每條指令來說，它在流水線中還是要經(jīng)過若干子過程才能完成，所以一條指令的執(zhí)行時(shí)間并沒有變短。但整個(gè)程序的執(zhí)行時(shí)間大大縮短了。綜上所述，錯(cuò)誤的應(yīng)該是C。9-3練習(xí)題一、選擇題1、中央處理器是指。運(yùn)算器B.控制器C,運(yùn)算器和控制器D.運(yùn)算器，控制器和主存儲(chǔ)器2、在CPU中跟蹤指令后繼地址的寄存器是。主存地址寄存器B.程序計(jì)數(shù)器C,指令寄存器D.狀態(tài)條件寄存器3、操作控制器的功能。產(chǎn)生時(shí)序信號(hào)B.從主存取出一條指令C.完成指令操作碼譯碼D.從主存取出指令，完成指令操作碼譯碼，產(chǎn)生有關(guān)的操作控制信號(hào)4、指令周期是指。CPU從主存取出一條指令的時(shí)間

CPU執(zhí)行一條指令的時(shí)間CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間時(shí)鐘周期時(shí)間5、下列部件中不屬于控制器的部件是。指令寄存器操作控制器程序計(jì)數(shù)器狀態(tài)條件寄存器6、下列部件不屬于執(zhí)行部件的是。A.控制器B.存儲(chǔ)器C,運(yùn)算器D.外圍設(shè)備7、下列說法正確的。A.指令周期等于機(jī)器周期B.指令周期大于機(jī)器周期C.指令周期是機(jī)器周期的兩倍D.機(jī)器周期是指令周期的兩倍8、取指令操作。B.受當(dāng)前指令的操作碼控制D.B.受當(dāng)前指令的操作碼控制D.以上說法都不對(duì)C.是控制器固有的功能，無需操作碼控制即可完成TOC\o"1-5"\h\z9、程序計(jì)數(shù)器的位數(shù)取決于。D.指令字長A,存儲(chǔ)器的容量B,機(jī)器字長C.CPU管腳數(shù)10、指令寄存器的位數(shù)取決于。D.指令字長D.指令字長A,存儲(chǔ)器的容量B,機(jī)器字長C.CPU管腳數(shù)11、CPU中通用寄存器的位數(shù)取決于。D.指令字長D.指令字長A,存儲(chǔ)器的容量B,機(jī)器字長C.CPU管腳數(shù)12、CPU不包括。D.指令字長D.指令譯碼器A.地址寄存器B.指令寄存器C,地址譯碼器13、CPU中的譯碼器主要用于。D.指令譯碼器A.地址譯碼B.指令譯碼C,數(shù)據(jù)譯碼D.選擇多路數(shù)據(jù)到ALU14、CPU中的通用寄存器。A.只能存放數(shù)據(jù)，不能存放地址B.只能存放地址，不能存放數(shù)據(jù)C.既能存放數(shù)據(jù)，又能存放地址D.能存放數(shù)據(jù)和地址，還能代替指令寄存器15、在CPU的寄存器中，對(duì)用戶是完全透明的。C,狀態(tài)寄存器D.通用寄存器A.程序計(jì)數(shù)器B.指令寄存器16、同步控制是C,狀態(tài)寄存器D.通用寄存器B.由統(tǒng)一時(shí)序信號(hào)控制的方式D.適用于I/OB.由統(tǒng)一時(shí)序信號(hào)控制的方式D.適用于I/O設(shè)備控制的方式C.所有指令執(zhí)行時(shí)間都相同的方式17、異步控制常用于。A.CPU訪問外設(shè)B.微程序控制器中C,微型機(jī)的CPU控制D,組合邏輯控制器中18、直接尋址的無條件轉(zhuǎn)移指令將把指令中的地址碼送。A.地址寄存器B,指令寄存器C,PCD,累加器19、在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個(gè)數(shù)可以不相同，這屬于A.同步控制B.異步控制C.聯(lián)合控制D.中央控制20、計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作復(fù)雜，需要較多時(shí)間，通常采用—A.同步控制B.延長機(jī)器周期內(nèi)節(jié)拍數(shù)C.異步控制D.中央與局部控制相結(jié)合

21、單總線結(jié)構(gòu)的CPU中，ALU的兩個(gè)輸入端都可與總線相連ALU的一個(gè)輸入端與總線相連，其輸出端同時(shí)與總線相連ALU只能有一個(gè)輸入端與總線相連，其輸出端需通過暫存器與總線相連ALU的兩個(gè)輸入端和一個(gè)輸出端都可直接與總線相連22、流水CPU是由一系列叫做“段”的處理線路所組成。和具備m個(gè)并行部件的CPU相比，一個(gè)m段流水CPUA.具備同等水平的吞吐能力C.吞吐能力小于前者的吞吐能力23A.具備同等水平的吞吐能力C.吞吐能力小于前者的吞吐能力23、超標(biāo)量流水技術(shù)。A.縮短原來流水線的處理器周期不具備同等水平的吞吐能力D.吞吐能力大于前者的吞吐能力在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令將基本流水線中各段分成更細(xì)的段把多條能夠并行操作的指令組合成一條具有多個(gè)操作碼字段的指令24、超流水線技術(shù)。A.縮短原來流水線的處理器周期B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令把多條能夠并行操作的指令組合成一條具有多個(gè)操作碼字段的指令將基本流水線中各段合并為更大的段25、超長指令字技術(shù)是。A.縮短原來流水線的處理器周期B.在每個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令由編譯程序把多條能夠并行操作的指令組合成一條具有多個(gè)操作碼字段的指令將基本流水線中各段分成更細(xì)的段26、下面有關(guān)指令流水線的敘述中，錯(cuò)誤的。采用指令流水線，使得一條指令的執(zhí)行過程變短指令流水線可以大大加快程序的執(zhí)行速度二階段流水線并不能使指令執(zhí)行效率成倍增長指令流水線在許多情況下會(huì)遭到破壞27、下面有關(guān)超標(biāo)量技術(shù)的敘述中，錯(cuò)誤的。超標(biāo)量技術(shù)是一種有關(guān)指令執(zhí)行方式的控制技術(shù)超標(biāo)量方式執(zhí)行指令時(shí)，CPU中有兩條或兩條以上指令流水線實(shí)行超標(biāo)量技術(shù)的CPU中必須配置多個(gè)功能部件和指令譯碼器超標(biāo)量技術(shù)的引入主要是為了解決指令數(shù)據(jù)相關(guān)引起的流水線破壞問題28、RISC機(jī)器。A.不一定采用流水線技術(shù)B.一定采用流水技術(shù)C.CPU配備很少的通用寄存器D.一定采用微程序控制器二、填空題1、CPU中至少要有如下六類寄存器：寄存器，計(jì)數(shù)器，寄存器，寄存器，寄存器，寄存器。2、時(shí)序信號(hào)產(chǎn)生器提供機(jī)器所需的信號(hào)，在硬聯(lián)線控制器中，時(shí)序信號(hào)采用三級(jí)體制；在微程序控制器中，一般采用二級(jí)體制。3、在CPU中，指令寄存器的作用，程序計(jì)數(shù)器的作用，程序狀態(tài)字寄存器PSW的作用是，地址寄存器的作用是。4、CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為，保存下條指令地址的寄存器為，保存CPU訪存地址的寄存器為。5、某32位CPU的主存物理存儲(chǔ)空間為236字節(jié)，虛擬存儲(chǔ)空間為246字節(jié)，存儲(chǔ)器按字節(jié)編址，有半字長和單字長兩種指令格式。則指令寄存器的寬度為比特；內(nèi)存數(shù)據(jù)寄存器的寬度為比特；內(nèi)存地址寄存器的寬度為比特；程序計(jì)數(shù)器的寬度為比特，該寄存器能夠?qū)崿F(xiàn)自動(dòng)加操作。6、控制器主要包括、、、和。7、運(yùn)算器主要包括、和。8、當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器、操作控制器外，還包、運(yùn)算器和管理部件。9、根據(jù)CPU訪存的性質(zhì)不同，可將CPU的工作周期分為、、和。三、綜合應(yīng)用題1、CPU結(jié)構(gòu)如圖9-3-1所示，其中有一個(gè)累加寄存器AC，一個(gè)狀態(tài)條件寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。圖9-3-1示例CPU結(jié)構(gòu)圖（1）標(biāo)明圖中四個(gè)寄存器的名稱。（2）簡述指令從主存取到控制器的數(shù)據(jù)通路。（3）簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。2、什么是指令周期、機(jī)器周期和時(shí)鐘周期？三者有何關(guān)系？3、某CPU的主頻為8MHz，若已知每個(gè)機(jī)器周期平均包含4個(gè)時(shí)鐘周期，該機(jī)的平均指令執(zhí)行速度為0.8MIPS，試求該機(jī)的平均指令周期及每個(gè)指令周期含幾個(gè)機(jī)器周期？若改用時(shí)鐘周期為0.4〃s的CPU芯片，則計(jì)算機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS？若要得到平均每秒40萬次的指令執(zhí)行速度，則應(yīng)采用主頻為多少的CPU芯片？4、假設(shè)指令流水線分取指（IF）、譯碼（ID）、執(zhí)行（EX）、回寫（WR）四個(gè)過程段，共有10條指令連續(xù)輸入此流水線。（1）畫出流水線時(shí)空?qǐng)D。（2）假設(shè)時(shí)鐘周期為100ns，求流水線的實(shí)際吞吐率。（3）求該流水處理器的加速比。

5、流水線中有三類數(shù)據(jù)相關(guān)沖突：寫后讀相關(guān)（ReadAfterWrite,RAW）,讀后寫相關(guān)（WriteAfterRead,WAR），寫后寫相關(guān)（WriteAfterWrite,WAW。判斷下面三組指令各存在哪種類型的數(shù)據(jù)相關(guān)。(1)I1SUBR1，R2，R3；(R2)-(R3—R1I2ADDR4，R5，R1；(R5)+(R1—R4(2)I3STAM，R2；(R2)-M，M為存儲(chǔ)單元I4ADDR2，R4，R5；(R4)+(R5—R2(3)I5MULR3，R2，R1；(R2)X(R1—R3I6SUBR3，R4，R5；(R4)-(R5—R36、假設(shè)指令流水線分取指令（IF），指令譯碼/讀寄存器（ID），執(zhí)行/有效地址計(jì)算（EX），存儲(chǔ)器訪問（MEM），結(jié)果寄存器寫回（WB）五個(gè)過程段。現(xiàn)有下列指令序列進(jìn)入該流水線。ADDR1，R2，R3SUBR4，R1線。ADDR1，R2，R3SUBR4，R1，R5ANDR6，R1，R7ORR8，R1，R9XORR10，R1，R11試問：；(R2)+(R3—R1；(R1)-(R5—R4；(R1)AND(R7—R6；(R1)OR(R9—R8；(R1)XOR(R11—R10（2）假如采用將相關(guān)指令延遲到所需操作數(shù)被寫回到寄存器后再執(zhí)行的方式，以解決數(shù)據(jù)相關(guān)的問題，那么處理器執(zhí)行該指令序列需占多少個(gè)時(shí)鐘周期？9-4參考答案一、選擇題1、C2、B3、D4、C5、D6、A7、B8、C9、A10、D11、B12、C13、B14、C15、B16、B17、A18、C19、C20、D21、C22、A23、B24、A25、C26、A27、D28、B二、填空題1、指令程序地址通用狀態(tài)條件緩沖2、定時(shí)主狀態(tài)一節(jié)拍電位一節(jié)拍脈沖節(jié)拍電位一節(jié)拍脈沖3、保存當(dāng)前正在執(zhí)行的一條指令跟蹤后繼指令的地址保存處理器的狀態(tài)信息和中斷優(yōu)先級(jí)保存CPU當(dāng)前所訪問的主存單元的地址4、指令寄存器程序計(jì)數(shù)器內(nèi)存地址寄存器5、3232363646、指令寄存器指令譯碼器程序計(jì)數(shù)器時(shí)序發(fā)生器操作控制器7、ALU累加器或通用寄存器PSW8、Cache浮點(diǎn)存儲(chǔ)三、綜合應(yīng)用題1、解：a為數(shù)據(jù)緩沖寄存器DR,b為指令寄存器IR,c為主存地址寄存器，d為程序計(jì)數(shù)器PC。主存M-緩沖寄存器DR-指令寄存器IR-操作控制器。存儲(chǔ)器讀：M-DR-ALU-AC存儲(chǔ)器寫：AC-DR-M2、解:指令周期是CPU取出并執(zhí)行一條指令所需的全部時(shí)間，即完成一條指令的時(shí)間。機(jī)器周期是所有指令執(zhí)行過程中的一個(gè)基準(zhǔn)時(shí)間，通常以存取周期作為機(jī)器周期。時(shí)鐘周期是機(jī)器主頻的倒數(shù)，也可稱為節(jié)拍，它是控制計(jì)算機(jī)操作的最小單位時(shí)間。一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期又包含若干個(gè)時(shí)鐘周期，每個(gè)指令周期內(nèi)的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期內(nèi)的時(shí)鐘周期數(shù)也可以不等。3、解：由主頻為8MHz，得時(shí)鐘周期為1/8=0.125|Js，機(jī)器周期為0.125X4=0.5ps。根據(jù)平均指令執(zhí)行速度為0.8MIPS，得平均指令周期為1/0.8=1.25|Js。每個(gè)指令周期含1.25/0.5=2.5個(gè)機(jī)器周期。若改用時(shí)鐘周期為0.4ps的CPU芯片，即主頻為1/0.4=2.5MHz，則根據(jù)平均指令速度與機(jī)器主頻有關(guān)，得平均指令執(zhí)行速度為(0.8MIPSX2.5MHz)/8MHz=0.25MIPS。若要得到平均每秒40萬次的指令執(zhí)行速度，即0.4MIPS，則CPU芯片的主頻應(yīng)為(8MHzX0.4MIPS)/0.8MIPS=4MHz。4、解：(1)流水線時(shí)空?qǐng)D如圖9-4-1所示。圖9-4-1流水線時(shí)空?qǐng)D由上圖所示的10條指令進(jìn)入流水線的時(shí)空?qǐng)D可見，在13個(gè)時(shí)鐘周期結(jié)束時(shí)，CPU執(zhí)行完1