核電子學(xué)方法課件

核電子學(xué)方法第六章數(shù)據(jù)采集

核電子學(xué)方法第六章1第六章數(shù)據(jù)采集§1計(jì)數(shù)設(shè)備§2多道分析器中數(shù)據(jù)獲取系統(tǒng)§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)§4數(shù)據(jù)獲取系統(tǒng)中新技術(shù)的應(yīng)用結(jié)束第六章數(shù)據(jù)采集§1計(jì)數(shù)設(shè)備結(jié)束2§1計(jì)數(shù)設(shè)備

在數(shù)據(jù)獲取中，最簡(jiǎn)單而且用得最普遍的是計(jì)數(shù)設(shè)備，它用來(lái)測(cè)量信號(hào)的計(jì)數(shù)率。定標(biāo)器和計(jì)數(shù)率儀是常用的計(jì)數(shù)設(shè)備。定標(biāo)器

定標(biāo)器是用來(lái)測(cè)量一定時(shí)間間隔內(nèi)的輸入脈沖數(shù)；計(jì)數(shù)率計(jì)計(jì)數(shù)率計(jì)則是用電表直接指示出信號(hào)的計(jì)數(shù)率——單位時(shí)間內(nèi)平均脈沖數(shù)。

返回§1計(jì)數(shù)設(shè)備在數(shù)據(jù)獲取中，最簡(jiǎn)單3計(jì)數(shù)設(shè)備--定標(biāo)器

定標(biāo)器的原理框圖

計(jì)數(shù)電路和計(jì)時(shí)電路一般由十進(jìn)制計(jì)數(shù)器組成。定標(biāo)器的輸入部分通常設(shè)有極性開(kāi)關(guān)S1

、緩沖級(jí)B和幅度甄別器D。計(jì)數(shù)電路的容量一般為（1000000－1）。甄別器的輸出脈沖加到計(jì)數(shù)電路之前由計(jì)數(shù)門(mén)G1控制,G1

由RS觸發(fā)器控制。計(jì)數(shù)設(shè)備--定標(biāo)器定標(biāo)器的原理框圖計(jì)4定標(biāo)器工作方式選擇工作方式可以選擇：手動(dòng)起停，S5置在“不予定”方式，也不加外控信號(hào)，由手動(dòng)按鈕S6和S7控制計(jì)數(shù)的開(kāi)始與停止。外控起停，S5置在“不予定”方式，由外加控制信號(hào)控制計(jì)數(shù)開(kāi)始和停止。定時(shí)計(jì)數(shù)，S5置在“定時(shí)”方式。按下S6使計(jì)數(shù)開(kāi)始，同時(shí)打開(kāi)時(shí)鐘門(mén)G2由石英時(shí)鐘振蕩器的脈沖進(jìn)入計(jì)時(shí)電路進(jìn)行計(jì)時(shí)。計(jì)時(shí)電路的各位譯碼輸出端由“予定時(shí)間”S4開(kāi)關(guān)選擇，到達(dá)予定時(shí)間時(shí)，S4輸出低電平通過(guò)門(mén)G3使RS觸發(fā)器復(fù)位，停止計(jì)數(shù)。定數(shù)計(jì)時(shí)，S5置在“定計(jì)數(shù)”方式，按下S6使計(jì)數(shù)開(kāi)始，同時(shí)使計(jì)時(shí)開(kāi)始。但是記數(shù)的停止由“予定計(jì)數(shù)”開(kāi)關(guān)S3選擇決定。在此方式中，顯示器顯示的是時(shí)間。返回定標(biāo)器工作方式選擇工作方式可以選擇：返回5計(jì)數(shù)設(shè)備--計(jì)數(shù)率計(jì)基本原理為了測(cè)量信號(hào)的計(jì)數(shù)率且不受信號(hào)幅度和寬度的影響，需先將信號(hào)成形為形狀與幅度均為一定的電流脈沖ii(t)，脈沖的電荷量為Q，在計(jì)數(shù)率為n時(shí)，流過(guò)電流表的電流I2的平均值為nQ，電阻上降壓V2平均值為nQR，正比于計(jì)數(shù)率n。電容C為了減小信號(hào)在時(shí)間上的統(tǒng)計(jì)漲落，為了減小漲落，這個(gè)電容越大越好；但是在計(jì)數(shù)率發(fā)生變化時(shí)，V2要達(dá)到穩(wěn)定，需要一定建立時(shí)間，建立時(shí)間應(yīng)為5RC，C值越大，建立時(shí)間就很長(zhǎng)，C值應(yīng)該取得適量

。計(jì)數(shù)設(shè)備--計(jì)數(shù)率計(jì)基本原理6計(jì)數(shù)率計(jì)基本電路各種實(shí)際計(jì)數(shù)率計(jì)在電路上差別主要在于電流脈沖的成形電路。用二極管泵電路產(chǎn)生電流脈沖的計(jì)數(shù)率計(jì)原理：

輸入信號(hào)先被成形為幅度為V1寬度為T(mén)w（5R1C1）的電壓脈沖，R1為信號(hào)源內(nèi)阻和D1的正向電阻之和在信號(hào)負(fù)向跳變到V1時(shí)，經(jīng)D1對(duì)C1充電，C1上電壓可達(dá)到V1（因?yàn)門(mén)w≥5R1C1）C1上得到電荷為C1V1；輸入信號(hào)過(guò)去后，C1經(jīng)D2、C2放電。選擇C2

C1，放電時(shí)間常數(shù)也為R1C1。為保證放電到穩(wěn)態(tài)，應(yīng)使（T－Tw）

5R1C1其中T為輸入脈沖時(shí)間間隔。在C2上由于C1放電獲得電壓為V2，此時(shí)C1放電完成時(shí)也應(yīng)有電壓V2。故在放電過(guò)程中輸給的電荷量為Q=C1(V1-V2)，V2＝nQR若滿足nRC1<<1時(shí)，計(jì)數(shù)率計(jì)基本電路各種實(shí)際計(jì)數(shù)率計(jì)在電路上差別主要在于電流脈沖7計(jì)數(shù)率計(jì)實(shí)際電路電容c通過(guò)二極管充電、通過(guò)T三極管放電。T的集電極輸出電阻很大，近似為恒流源，輸出電流不受V2大小影響。因此每個(gè)電流脈沖對(duì)電容器輸送電荷量應(yīng)與V2無(wú)關(guān)。這種電路V2與n間有較好的線性關(guān)系。S1是計(jì)數(shù)率量程開(kāi)關(guān)，S2與它同步調(diào)節(jié)，更換電位器，用來(lái)核準(zhǔn)各量程的滿刻度；S3是還原開(kāi)關(guān)；S4用來(lái)選擇讀數(shù)建立時(shí)間；附加電阻R1為了減小負(fù)載；R0用來(lái)改善充電特性的，因?yàn)槎O管在小信號(hào)時(shí)，正向電阻很大，C1被充電到接近于穩(wěn)態(tài)時(shí),由于二極管內(nèi)阻增大而使充電速度變慢，R0可加速充電速度。返回計(jì)數(shù)率計(jì)實(shí)際電路電容c通過(guò)二極管充電、通過(guò)T三極管放電。T的8§2多道分析器中數(shù)據(jù)獲取系統(tǒng)基本結(jié)構(gòu)硬件多道分析器數(shù)據(jù)獲取系統(tǒng)組成直方圖（多道分析器）工作模式多定標(biāo)工作模式基于計(jì)算機(jī)的多道分析器數(shù)字化譜儀返回§2多道分析器中數(shù)據(jù)獲取系統(tǒng)基本結(jié)構(gòu)返回9一、多道分析器基本結(jié)構(gòu)多道分析器的功能是將輸入信號(hào)按其幅度大小或按其時(shí)間間隔大小進(jìn)行分類(lèi)，然后按其類(lèi)別作統(tǒng)計(jì)而獲得計(jì)數(shù)按幅度大小或按其時(shí)間間隔大小分布的關(guān)系。我們把這種分布圖稱為直方圖，從分布關(guān)系中可以得到脈沖幅度譜或時(shí)間譜。多道分析器在結(jié)構(gòu)上分成兩部分：模數(shù)轉(zhuǎn)換器（ADC或TDC）和數(shù)據(jù)獲取和處理系統(tǒng)。返回一、多道分析器基本結(jié)構(gòu)多道分析器的功能是將輸入信號(hào)按其幅度大10二、硬件多道分析器數(shù)據(jù)獲取系統(tǒng)組成多道分析器數(shù)據(jù)獲取系統(tǒng)

輸入部分可以是ADC，也可以是TDC，其主體部分由存儲(chǔ)器、運(yùn)算器和控制器組成，顯示器和輸出接口電路是它的輔助部分。二、硬件多道分析器數(shù)據(jù)獲取系統(tǒng)組成多道分析器數(shù)據(jù)獲取系統(tǒng)11多道分析器數(shù)據(jù)獲取系統(tǒng)各部分功能存儲(chǔ)器起到儲(chǔ)存各道計(jì)數(shù)的作用。為了存放數(shù)據(jù)，它的基本操作是選址（選道）、存入數(shù)據(jù)（寫(xiě)入數(shù)據(jù)）和取出數(shù)據(jù)（讀出數(shù)據(jù)）。通常用隨機(jī)存取存儲(chǔ)器（RAM）實(shí)現(xiàn)。運(yùn)算器完成被選中道的計(jì)數(shù)累加功能，即在該道原有計(jì)數(shù)上加1；控制器在接收輸入部分送來(lái)的存儲(chǔ)命令之后，發(fā)出一系列操作命令，這些命令包括有：從輸入部分取出地址碼、對(duì)存儲(chǔ)器選址、將被選中道的原有計(jì)數(shù)讀入運(yùn)算器、使運(yùn)算器作加1運(yùn)算、將累加之后計(jì)數(shù)寫(xiě)回被選中道的存儲(chǔ)單元中去和發(fā)回獲取完畢的回答信號(hào)使輸入部分的占用封鎖解除；硬件多道分析器顯示器用來(lái)實(shí)時(shí)地顯示已存入的譜曲線（直方圖），多用CRT顯示譜形顯示，把存儲(chǔ)器內(nèi)各道計(jì)數(shù)作為縱座標(biāo)、道址作為橫座標(biāo)在熒光屏上顯示出來(lái)；接口電路作為多道分析器與外部設(shè)備（如打印機(jī)、描跡儀和計(jì)算機(jī)等設(shè)備）之間連接的電路。

返回多道分析器數(shù)據(jù)獲取系統(tǒng)各部分功能存儲(chǔ)器起到儲(chǔ)存各道計(jì)數(shù)的作用12三、直方圖工作模式－多道分析器數(shù)據(jù)獲取過(guò)程多道分析器數(shù)據(jù)獲取和處理系統(tǒng)的主要功能是：完成大量經(jīng)過(guò)量化處理的信息按類(lèi)（數(shù)碼）進(jìn)行統(tǒng)計(jì)，并將結(jié)果存儲(chǔ)起來(lái)。三、直方圖工作模式－多道分析器數(shù)據(jù)獲取過(guò)程多道分析器數(shù)據(jù)獲取13多道幅度分析器數(shù)據(jù)獲取過(guò)程

輸入部分由ADC變換成數(shù)碼，當(dāng)變換結(jié)束時(shí)，向數(shù)據(jù)獲取系統(tǒng)發(fā)出存儲(chǔ)命令。由控制器發(fā)出取址命令，把ADC輸出的碼送到存儲(chǔ)器的地址寄存器。控制器發(fā)出讀信號(hào)，按道地址取出該道的已有存數(shù)送到數(shù)據(jù)寄存器上，進(jìn)行加1運(yùn)算。控制器再發(fā)出寫(xiě)信號(hào)，將數(shù)據(jù)寄存器上的新數(shù)寫(xiě)回該道中去。存儲(chǔ)結(jié)束后，主機(jī)給ADC發(fā)回回答信號(hào)，解除占用封鎖，允許分析下一個(gè)信號(hào)。存儲(chǔ)器的地址寄存器和數(shù)據(jù)寄存器的數(shù)碼分別經(jīng)過(guò)

DAC1和DAC2變換成模擬電壓，并經(jīng)偏轉(zhuǎn)放大器放大，送入X和Y偏轉(zhuǎn)板。在偏轉(zhuǎn)電壓達(dá)到穩(wěn)定后由控制器發(fā)出輝度脈沖，在CRT的屏幕上顯示一個(gè)亮點(diǎn)。

返回多道幅度分析器數(shù)據(jù)獲取過(guò)程輸入部分由ADC變換成數(shù)碼，當(dāng)變14四、多定標(biāo)測(cè)量

道址逐道步進(jìn)，按時(shí)間順序（或其它物理參量變化順序）測(cè)量核事件，測(cè)量結(jié)果以數(shù)碼形式存入各道。多定標(biāo)測(cè)量屬于這種類(lèi)型。在放射性測(cè)量中，有時(shí)需要測(cè)量脈沖計(jì)數(shù)率隨時(shí)間的變化，如放射性核素衰變曲線的測(cè)量。按時(shí)間順序測(cè)量各段時(shí)間間隔內(nèi)的脈沖計(jì)數(shù)，并依次記錄在存儲(chǔ)器的各個(gè)存儲(chǔ)單元，這種測(cè)量方式稱為多定標(biāo)測(cè)量方式。四、多定標(biāo)測(cè)量道址逐道步進(jìn)，按時(shí)間順序（或其它物理參量變化15多定標(biāo)模式工作過(guò)程輸入脈沖經(jīng)過(guò)定時(shí)與門(mén)G送到數(shù)據(jù)寄存器進(jìn)行計(jì)數(shù)。在測(cè)量開(kāi)始之前，地址寄存器被清零。測(cè)量時(shí)從第0道開(kāi)始；讀命令先把第0道的已有存數(shù)讀到數(shù)據(jù)寄存器中；由計(jì)數(shù)開(kāi)始脈沖②把觸發(fā)器C置“1”。C的輸出信號(hào)打開(kāi)G，輸入脈沖便在數(shù)據(jù)寄存器中積累計(jì)數(shù)；達(dá)到預(yù)定測(cè)量時(shí)間后，控制器送出計(jì)數(shù)結(jié)束脈沖③將C置“0”，關(guān)閉G；發(fā)出寫(xiě)命令⑤把數(shù)據(jù)寄存器的計(jì)數(shù)寫(xiě)回到第0道，隨后控制器發(fā)出一個(gè)道步進(jìn)脈沖⑥，使地址寄存器步進(jìn)到下一道，開(kāi)始下一道測(cè)量。這樣繼續(xù)下去直到最后一道，完成了一次測(cè)量。

道步進(jìn)時(shí)間為

Tc+T，Tc為讀寫(xiě)周期,T為一道的預(yù)定測(cè)量時(shí)間。b為各點(diǎn)波形圖。c是多定標(biāo)測(cè)量放射性核素衰變曲線的例子返回多定標(biāo)模式工作過(guò)程輸入脈沖經(jīng)過(guò)定時(shí)與門(mén)G送到數(shù)據(jù)寄存器進(jìn)行計(jì)16四、基于計(jì)算機(jī)的多道分析器由輸入電路（ADC或TDC）、接口電路和計(jì)算機(jī)組成；在輸入電路（ADC或TDC）完成變換后，接口電路接收到一個(gè)標(biāo)記信號(hào)，通過(guò)本地的數(shù)據(jù)線從輸入電路讀取數(shù)據(jù)，以“事例方式”放在接口電路中緩沖存貯器；當(dāng)緩沖存貯器達(dá)到一定數(shù)據(jù)量后發(fā)出一個(gè)標(biāo)記信號(hào)，通過(guò)計(jì)算機(jī)的輸入/輸出（I/O）總線通知計(jì)算機(jī)，計(jì)算機(jī)通過(guò)I/O總線將緩沖存貯器中讀取“事例數(shù)據(jù)”（有中斷方式或DMA方式等）到計(jì)算機(jī)的中，完成了數(shù)據(jù)獲取功能；數(shù)據(jù)獲取、直方圖建立和譜的顯示都由計(jì)算機(jī)軟件來(lái)實(shí)現(xiàn)；充分利用了計(jì)算機(jī)的豐富的硬、軟件資源。

四、基于計(jì)算機(jī)的多道分析器由輸入電路（ADC或TDC）、接口17四、基于計(jì)算機(jī)的多道分析器在計(jì)算機(jī)獲得數(shù)據(jù)后，充分利用了計(jì)算機(jī)的豐富的硬、軟件資源，建立直方圖方式的存貯和實(shí)時(shí)顯示等操作完全由軟件完成，不僅如此，利用計(jì)算機(jī)的硬軟件資源還可以完成對(duì)數(shù)據(jù)獲取預(yù)置各種條件（例如預(yù)置記錄時(shí)間等）、數(shù)據(jù)的打印或描跡輸出和數(shù)據(jù)分析等，使多道分析器的功能更加完善、豐富，使用更為靈活。當(dāng)前一般選擇臺(tái)式或筆記本式的個(gè)人計(jì)算機(jī)（PC機(jī)）作為基于計(jì)算機(jī)的多道分析器的主機(jī)。目前，純硬件多道分析器已經(jīng)逐漸被基于計(jì)算機(jī)的多道分析器所替代，即使是獨(dú)立自治的多道分析器內(nèi)部也帶有CPU智能芯片。

返回四、基于計(jì)算機(jī)的多道分析器在計(jì)算機(jī)獲得數(shù)據(jù)后，充分利用了計(jì)算18接口電路接口電路是硬件設(shè)計(jì)的關(guān)鍵，接口電路中通常包括有數(shù)據(jù)鎖存、緩沖存貯、尋址、中斷或DMA信號(hào)產(chǎn)生以及時(shí)序控制邏輯等基本電路模塊。有時(shí)還有若干組寄存器和計(jì)數(shù)器，用于計(jì)算機(jī)對(duì)數(shù)據(jù)獲取預(yù)置各種條件和自動(dòng)控制記錄時(shí)間等功能。目前接口電路與主機(jī)之間通訊有兩種方式：一種是直接與計(jì)算機(jī)的輸入/輸出（I/O）總線相連接；另一種是與計(jì)算機(jī)的通用串行總線（USB）接口相連接，這時(shí)接口電路必須有驅(qū)動(dòng)和接收USB的相應(yīng)電路。接口電路接口電路是硬件設(shè)計(jì)的關(guān)鍵，接口電路中通常包括有數(shù)據(jù)鎖19返回通用接口電路框圖返回通用接口電路框圖20接口電路通訊接口電路與輸入電路之間通訊通過(guò)一組自定義總線，包括數(shù)據(jù)線和時(shí)序控制線等（有時(shí)還有地址線），用來(lái)完成接收變換完成標(biāo)記信號(hào)，讀取數(shù)據(jù)并存入到緩沖存貯器中。接口電路內(nèi)部也有一組自定義總線，將信號(hào)和數(shù)據(jù)從輸入電路一端有序地傳送到計(jì)算機(jī)一端；或?qū)⒚詈蛿?shù)據(jù)從計(jì)算機(jī)一端有序地傳送到接口電路內(nèi)部以及輸入電路一端?？梢圆捎每删幊踢壿嬈骷≒LD）如FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）或CPLD（復(fù)雜可編程邏輯器件）來(lái)設(shè)計(jì)和實(shí)現(xiàn)接口電路；也可以采用單片機(jī)和針對(duì)一種特定的計(jì)算機(jī)輸入/輸出（I/O）總線的專(zhuān)用接口芯片實(shí)現(xiàn)。返回接口電路通訊接口電路與輸入電路之間通訊通過(guò)一組自定義總線，包21數(shù)字化譜儀

數(shù)字化譜儀是數(shù)字信號(hào)處理技術(shù)在核電子學(xué)中的應(yīng)用是近代核電子學(xué)的一個(gè)重大發(fā)展，由于處理是在數(shù)字領(lǐng)域進(jìn)行，優(yōu)越于模擬處理。數(shù)字處理技術(shù)以它固有的適應(yīng)性靈活性，能因地制宜，易于相加，即使對(duì)苛刻的環(huán)境，幾乎都很容易合成任意的脈沖響應(yīng)形狀。能組合出最佳脈沖響應(yīng)形狀繼而降低串列噪聲，彈道虧損和堆積效應(yīng)。對(duì)核探測(cè)器探測(cè)事件的處理、濾波、修正基線漂移，脈沖形狀甄別比模擬處理精確。數(shù)字濾波效果好，易于提高系統(tǒng)的能量分辨率。數(shù)字化譜儀數(shù)字化譜儀是數(shù)字信號(hào)處理技術(shù)在核電子學(xué)中的應(yīng)用是22數(shù)字化譜儀基于高速數(shù)字采樣和DSP技術(shù)的數(shù)字化譜儀從前置電路來(lái)的模擬信號(hào)進(jìn)行適當(dāng)放大后，經(jīng)過(guò)抗混疊濾波之后用高速ADC將信號(hào)波形記錄下來(lái)，在DSP中按合適的權(quán)函數(shù)進(jìn)行數(shù)字濾波，從而得到很佳濾波和成形。返回?cái)?shù)字化譜儀基于高速數(shù)字采樣和DSP技術(shù)的數(shù)字化譜儀返回23§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能實(shí)驗(yàn)核及粒子物理（簡(jiǎn)稱高能物理）是當(dāng)今物理學(xué)研究的前沿之一，在高能物理實(shí)驗(yàn)中，由高能粒子束相互對(duì)撞或轟擊固定靶發(fā)生反應(yīng)，探測(cè)器和與其相連接的電子學(xué)組成的系統(tǒng)測(cè)量反應(yīng)產(chǎn)物并獲取實(shí)驗(yàn)數(shù)據(jù)，再通過(guò)大型計(jì)算機(jī)系統(tǒng)的離線數(shù)據(jù)分析取得物理結(jié)果。在這一過(guò)程中，粒子探測(cè)器和相關(guān)的電子學(xué)（數(shù)據(jù)獲?。┫到y(tǒng)是核心環(huán)節(jié)。高能物理實(shí)驗(yàn)的最終反應(yīng)產(chǎn)物都是各種輻射粒子，與粒子探測(cè)器相關(guān)的電子學(xué)系統(tǒng)中基本電路單元都是由基礎(chǔ)核電子學(xué)中發(fā)展而來(lái)的，“高能（物理）電子學(xué)”[有時(shí)稱為“粒子（物理）電子學(xué)”]實(shí)際上是核電子學(xué)學(xué)科當(dāng)今最活躍的分支之一。

§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能實(shí)驗(yàn)核及粒子物理24§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)當(dāng)代高能物理實(shí)驗(yàn)顯明的特點(diǎn)是實(shí)驗(yàn)規(guī)模大，這是由參加反應(yīng)的粒子束高能量和高亮度（亮度是指單位時(shí)間單位面積通過(guò)的粒子數(shù)）所決定的。高能量和高亮度粒子束相互作用產(chǎn)生的末態(tài)粒子不僅種類(lèi)和數(shù)量多而且攜帶的能量高，探測(cè)這樣的反應(yīng)產(chǎn)物已經(jīng)不是幾個(gè)探測(cè)單元能夠勝任，而是由多種類(lèi)型、上百萬(wàn)個(gè)探測(cè)單元組成的陣列來(lái)承擔(dān)；這樣一個(gè)系統(tǒng)不僅規(guī)模龐大而且結(jié)構(gòu)復(fù)雜，龐大復(fù)雜的探測(cè)系統(tǒng)必定要求高度自動(dòng)化運(yùn)行。當(dāng)代高能物理實(shí)驗(yàn)還有一個(gè)的特點(diǎn)是實(shí)驗(yàn)精度很高（例如時(shí)間分辨要求達(dá)到ps量級(jí)），而且要求探測(cè)系統(tǒng)排除本底能力盡可能高。

§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)當(dāng)代高能物理實(shí)驗(yàn)顯明25§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能電子學(xué)特色實(shí)例：ATLAS探測(cè)器系統(tǒng)電子學(xué)和數(shù)據(jù)獲取系統(tǒng)返回§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能電子學(xué)特色返回26高能電子學(xué)特色所要處理的原始數(shù)據(jù)量很大、數(shù)據(jù)流速率非常高。以正在建造中的高能物理實(shí)驗(yàn)裝置LHC上探測(cè)器系統(tǒng)ATLAS為例,原始信息量速率在1000GB/s以上。這就決定了高能電子學(xué)系統(tǒng)規(guī)模龐大、結(jié)構(gòu)復(fù)雜；

高的數(shù)據(jù)流速率要求采用當(dāng)今信息技術(shù)中高速數(shù)據(jù)傳輸技術(shù)，其中包括高速總線和高速網(wǎng)絡(luò)技術(shù)；為了保證盡可能高的在線排除本底能力和減小高的數(shù)據(jù)流速率對(duì)系統(tǒng)的壓力，采用了高度智能化的觸發(fā)判選系統(tǒng)。大量引進(jìn)了當(dāng)今信息技術(shù)中可編程器件、DSP和處理器陣列等最先進(jìn)的成果；同時(shí)發(fā)展了新的方法，例如多級(jí)觸發(fā)判選和流水線觸發(fā)等；高能電子學(xué)特色所要處理的原始數(shù)據(jù)量很大、數(shù)據(jù)流速率非常高。以27高能電子學(xué)特色當(dāng)代高能物理實(shí)驗(yàn)中探測(cè)器系統(tǒng)是一個(gè)相對(duì)密封的裝置，高能電子學(xué)系統(tǒng)中前端電子學(xué)部分，特別是前端電路與探測(cè)器固定在一起，這就帶來(lái)一系列新的挑戰(zhàn)；高能電子學(xué)中數(shù)據(jù)獲取不僅決定于硬件，軟件也起到十分重要的作用。數(shù)據(jù)獲取軟件也是一個(gè)龐大的系統(tǒng)，設(shè)計(jì)這樣的系統(tǒng)采用了當(dāng)代軟件設(shè)計(jì)中主流的面向?qū)ο蠓椒?，特別是框架和組件技術(shù)；高度自動(dòng)化運(yùn)行的當(dāng)代高能物理實(shí)驗(yàn)裝置要求能夠?qū)崟r(shí)地、自動(dòng)地監(jiān)測(cè)實(shí)驗(yàn)裝置各部分運(yùn)行條件和環(huán)境條件，并能在非常情況下向操作人員提供信息，在特殊情況下自動(dòng)停止實(shí)驗(yàn)裝置運(yùn)行，以保證人員和儀器的安全。這就有必要建立一套控制系統(tǒng)，這套系統(tǒng)通常稱為慢控制系統(tǒng)或探測(cè)器控制系統(tǒng)，這也是高能電子學(xué)的重要組成部分。返回高能電子學(xué)特色當(dāng)代高能物理實(shí)驗(yàn)中探測(cè)器系統(tǒng)是一個(gè)相對(duì)密封的裝28ATLAS探測(cè)器系統(tǒng)Length:~46mRadius:~12mWeight:~7000tons~108electronicchannels~3000kmofcables

Tracking(||<2.5,B=2T)

:

--Sipixelsandstrips--TransitionRadiationDetector(e/separation)

Calorimetry(||<5)

:--EM:Pb-LAr--HAD:Fe/scintillator(central),Cu/W-LAr(fwd)

MuonSpectrometer(||<2.7):

air-coretoroidswithmuonchambersATLAS探測(cè)器系統(tǒng)Length:~46mTr29核電子學(xué)方法課件30高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖31ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)左半部是觸發(fā)判選系統(tǒng),右半部是前端電子學(xué)和數(shù)據(jù)獲取系統(tǒng)。觸發(fā)判選系統(tǒng)由一級(jí)觸發(fā)、二級(jí)觸發(fā)和事例過(guò)濾器等子系統(tǒng)組成。對(duì)撞周期小到100ns以下，用一個(gè)集中式電路來(lái)完成觸發(fā)判選邏輯顯得十分困難，采用流水線觸發(fā)方案來(lái)解決此困難是最有效的方法。其基本思想是把觸發(fā)判選的邏輯運(yùn)算全過(guò)程分成許多步。每一步所需時(shí)間小于或等于一個(gè)對(duì)撞周期。每一步有一個(gè)專(zhuān)用的硬件來(lái)完成。一個(gè)事例判選過(guò)程，如同接力賽一樣。從開(kāi)始把一個(gè)任務(wù)一步接一步順序完成，而每個(gè)硬件僅僅用來(lái)完成任務(wù)中某一步操作，而且隨著事例不斷輸入(每個(gè)主時(shí)鐘一次輸入)，它也連續(xù)不斷的操作。而觸發(fā)輸出回答(YES或NO)也是每個(gè)對(duì)撞周期一次，只是滯后了在觸發(fā)過(guò)程所需總時(shí)間。ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)左半部是觸發(fā)判選系統(tǒng),右半部32ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)一級(jí)觸發(fā)做到對(duì)每一個(gè)原始事例進(jìn)行一次判選。因此允許完成判選時(shí)間只有小于主時(shí)鐘周期(對(duì)撞作用周期)，要求快速觸發(fā)，是無(wú)死時(shí)間觸發(fā)判選,輸入的信息僅僅是少量起關(guān)鍵作用的探測(cè)單元信息。一級(jí)觸發(fā)之后，事例平均速率下降約1/1000，也就是說(shuō)一級(jí)觸發(fā)之后輸出之后,輸出事例平均時(shí)隔為對(duì)撞周期1000倍。以ATLAS為例，一級(jí)觸發(fā)排斥比約為400：1，一級(jí)觸發(fā)后事例平均間隔為

T1=nT0=400×25ns=10s其中n為排斥比，T0為對(duì)撞周期，這就允許有充分時(shí)間進(jìn)行進(jìn)一步觸發(fā)判選。

ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)一級(jí)觸發(fā)做到對(duì)每一個(gè)原始事例33高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖34ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第二級(jí)觸發(fā)系統(tǒng)在第一級(jí)觸發(fā)基礎(chǔ)上，加入更多探測(cè)單元信息，進(jìn)行比第一級(jí)更為精確的計(jì)算和分析，給出判選結(jié)果。二級(jí)觸發(fā)通常用一些智能化電路(CPU，DSP等)來(lái)完成邏輯運(yùn)算操作。第二級(jí)觸發(fā)系統(tǒng)使事例率進(jìn)一步下降。二級(jí)觸發(fā)排斥比約為50：1，二級(jí)觸發(fā)后事例平均間隔為0.5s，允許有更長(zhǎng)的時(shí)間作進(jìn)一步判選。

ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第二級(jí)觸發(fā)系統(tǒng)在第一級(jí)觸發(fā)基35高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖36ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第三級(jí)觸發(fā)系統(tǒng)一般基于事例已被完整組建起來(lái)之后，根據(jù)物理?xiàng)l件。對(duì)全事例數(shù)據(jù)進(jìn)行判選。因此這一級(jí)觸發(fā)判選也可稱為全事例判選，也常把它稱為事例過(guò)濾器。作全事例判選算法很復(fù)雜，短短幾十乃至幾百毫秒時(shí)間遠(yuǎn)遠(yuǎn)不夠的，但是我們注意到在事例被組建起來(lái)之后，其前后次序已無(wú)關(guān)系，它們之間是互相獨(dú)立的?？梢元?dú)立去處理，因此十分適合于平行處理?；谶@種特點(diǎn)第三級(jí)觸發(fā)系統(tǒng)用一個(gè)巨大CPU陣列，用一個(gè)管理機(jī)來(lái)協(xié)調(diào)它們運(yùn)作。這樣一個(gè)CPU陣列稱為ProcessorsFarm（處理器陣列）。被組建起來(lái)的信息包被送到處理器陣列空間中的處理單元，處理完成之后決定取舍，輸出到永久存儲(chǔ)器中去。每個(gè)處理單元處理一個(gè)事例可以化很長(zhǎng)時(shí)間。但是很多個(gè)單元并行運(yùn)作，就將速度大大提高了。ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第三級(jí)觸發(fā)系統(tǒng)一般基于事例已37高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖38ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)前端電子學(xué)和數(shù)據(jù)獲取系統(tǒng)包括前端讀出電子學(xué)、讀出緩沖存儲(chǔ)和事例組建等三部分。在前端讀出電子學(xué)中每一個(gè)通道從探測(cè)單元提取信號(hào)，進(jìn)行模擬處理和數(shù)字化，輸入到數(shù)據(jù)緩沖器等待一級(jí)觸發(fā)判選。被選中事例的各通道數(shù)據(jù)進(jìn)入讀出驅(qū)動(dòng)器（ROD）中。在一級(jí)觸發(fā)滯后時(shí)間大于對(duì)撞作用周期情況下，數(shù)據(jù)緩沖器必須組織成流水線方式，為保證一級(jí)觸發(fā)信號(hào)到來(lái)時(shí)仍然保存在流水線緩沖器內(nèi)，流水線數(shù)據(jù)緩沖器應(yīng)該有足夠的深度，流水線數(shù)據(jù)緩沖器可分為模擬和數(shù)字兩種，一般情況下多采用數(shù)字型。讀出驅(qū)動(dòng)器的功能包括數(shù)據(jù)零通道壓縮和組織數(shù)據(jù)，同時(shí)起到解隨機(jī)作用。返回ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)前端電子學(xué)和數(shù)據(jù)獲取系統(tǒng)包括39新的挑戰(zhàn)有限的空間要求前端電路尺寸盡可能小，采用高組裝密度芯片，同時(shí)又要求低的功耗。前端電路是在強(qiáng)的輻射環(huán)境中工作，要求有很好的抗輻射性能。前端電路與探測(cè)器一樣，一般不輕易拆卸，而且長(zhǎng)期不間斷工作，因而特別強(qiáng)調(diào)電路長(zhǎng)期工作的穩(wěn)定性和可靠性。實(shí)驗(yàn)精度要求很高，對(duì)前端電路的性能提出很高的要求，如低噪聲、高帶寬、精密的時(shí)間分辨和高計(jì)數(shù)率等性能。為了避免模擬信息長(zhǎng)時(shí)間保存和長(zhǎng)距離傳輸帶來(lái)的各種困難，因而要求在前端電路中盡可能地進(jìn)行數(shù)字化處理，采用了高速ADC和TDC芯片。在不能輕易拆卸前提下，能夠盡可能靈活調(diào)節(jié)電路的功能和工作條件，要求有在線可編程和自檢功能。

為了解決這一系列挑戰(zhàn)，在高能電子學(xué)的前端電路的設(shè)計(jì)中，采用先進(jìn)的ASIC技術(shù)和可編程器件。在工程設(shè)施時(shí)特別要強(qiáng)調(diào)質(zhì)量保證的各個(gè)環(huán)節(jié)，例如抗輻射試驗(yàn)、抗電磁干擾試驗(yàn)和電路老化處理等。

返回新的挑戰(zhàn)有限的空間要求前端電路尺寸盡可能小，采用高組裝密度芯40§4數(shù)據(jù)獲取系統(tǒng)中新技術(shù)的應(yīng)用電子科學(xué)和技術(shù)方面：總線技術(shù)（BUS）專(zhuān)用集成電路（ASIC）可編程邏輯器件（PLD）等計(jì)算機(jī)科學(xué)和技術(shù)硬件方面：數(shù)字信號(hào)處理器（DSP）嵌入式系統(tǒng)（EmbeddedSystem）處理器陣列（ProcessorFarm）高速網(wǎng)絡(luò)等計(jì)算機(jī)科學(xué)和技術(shù)軟件方面：面向?qū)ο螅∣O）虛擬儀器（VirtualInstrument）數(shù)據(jù)庫(kù)（DB）圖像處理等返回§4數(shù)據(jù)獲取系統(tǒng)中新技術(shù)的應(yīng)用電子科學(xué)和技術(shù)方面：返回41虛擬儀器虛擬儀器（VirtualInstrument）是指以微型計(jì)算機(jī)為核心，將微機(jī)和測(cè)量系統(tǒng)融合于一體，用計(jì)算機(jī)軟件代替?zhèn)鹘y(tǒng)儀器的某些硬件的功能，用計(jì)算機(jī)的顯示器代替?zhèn)鹘y(tǒng)儀器物理面板的測(cè)量?jī)x器。VI的出現(xiàn)充分體現(xiàn)了“軟件就是儀器”的新思想，同時(shí)打破了傳統(tǒng)儀器結(jié)構(gòu)固定、功能單一、可擴(kuò)展性差等限制，使儀器的生產(chǎn)進(jìn)入了一個(gè)嶄新的階段。VI一般由通用計(jì)算機(jī)（PC機(jī)）、數(shù)據(jù)采集模件及軟件系統(tǒng)組成。它充分利用PC機(jī)豐富的軟硬件資源快速建立數(shù)據(jù)采集應(yīng)用系統(tǒng)，通過(guò)數(shù)據(jù)采集模件從外界采集各種信號(hào)，對(duì)信號(hào)進(jìn)行實(shí)時(shí)存儲(chǔ)、實(shí)時(shí)顯示及離線分析。虛擬儀器虛擬儀器（VirtualInstrument）是指42虛擬儀器VI是一個(gè)由控制軟件和硬件模件組成的復(fù)雜系統(tǒng)，其中控制軟件是非常關(guān)鍵和重要的部分，通常將VI的軟件系統(tǒng)分為：（1）硬件模件驅(qū)動(dòng)部分，信號(hào)的存儲(chǔ)，控制系統(tǒng)復(fù)位及多通道操作，滿足采集模件“即插即用”的要求。這些功能是面向硬件的，必須滿足實(shí)時(shí)、高速度的要求，通常用匯編語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)。（2）虛擬儀器面板部分，這是控制軟件的核心，為用戶提供了美觀、方便、快捷的高級(jí)交互界面。它以傳統(tǒng)儀器的物理面板為基礎(chǔ)，集成各種儀器的面板，比如示波器、壓力表以及各種指針式儀表等等，供選擇使用。它能夠顯示圖形、數(shù)據(jù)或圖表等以滿足不同要求，也可以通過(guò)菜單或按鈕實(shí)現(xiàn)功能切換。（3）離線分析部分是后期完成的工作，它對(duì)采樣信號(hào)進(jìn)行非實(shí)時(shí)的再現(xiàn)和處理，如頻譜分析、圖形處理等等，這部分所實(shí)現(xiàn)的功能是其它傳統(tǒng)儀器所不具備的，是VI的優(yōu)勢(shì)部分。虛擬儀器VI是一個(gè)由控制軟件和硬件模件組成的復(fù)雜系統(tǒng)，其中控43虛擬儀器的基本框圖虛擬儀器的基本框圖44返回返回45總線技術(shù)總線是指計(jì)算機(jī)、測(cè)量?jī)x器、自動(dòng)測(cè)試系統(tǒng)內(nèi)部以及相互之間信息傳遞的公共通路，總線是計(jì)算機(jī)、自動(dòng)測(cè)試系統(tǒng)乃至網(wǎng)絡(luò)系統(tǒng)的基礎(chǔ)。利用總線技術(shù)，能夠大大簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，增加系統(tǒng)的兼容性、開(kāi)放性、可靠性和可維護(hù)性，便于實(shí)行標(biāo)準(zhǔn)化以及組織規(guī)模化的生產(chǎn)，從而顯著降低系統(tǒng)成本?？偩€的類(lèi)別很多，分類(lèi)方式多樣，僅僅按照應(yīng)用場(chǎng)合來(lái)分，可分為芯片總線、板內(nèi)總線、機(jī)箱總線、設(shè)備互連總線、現(xiàn)場(chǎng)總線及網(wǎng)絡(luò)總線等多種類(lèi)型?？偩€按其應(yīng)用領(lǐng)域可以分為計(jì)算機(jī)系統(tǒng)總線和測(cè)控總線。總線技術(shù)包含的內(nèi)容極為廣泛，我們主要討論在核科學(xué)和技術(shù)領(lǐng)域的總線技術(shù)。

總線技術(shù)總線是指計(jì)算機(jī)、測(cè)量?jī)x器、自動(dòng)測(cè)試系統(tǒng)內(nèi)部以及相互之46總線技術(shù)在核科學(xué)和技術(shù)領(lǐng)域內(nèi)早在上世記六十年代推出了CAMAC總線，以后又提出了快總線（FastBus）。但是這些總線系統(tǒng)沒(méi)有在其它領(lǐng)域得到推廣，市場(chǎng)很小，因而不僅成本很高，而且兼容性、開(kāi)放性、可靠性和可維護(hù)性等方面都存在問(wèn)題。當(dāng)今，在核科學(xué)和技術(shù)領(lǐng)域多采用工業(yè)界的通用總線。VME（VersaModuleEurocard）總線是一種通用的計(jì)算機(jī)總線，是一種開(kāi)放式架構(gòu)。它定義了一個(gè)在緊密耦合（closelycoupled）硬件構(gòu)架中可進(jìn)行互連數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)和連接外圍控制器件的系統(tǒng)。經(jīng)過(guò)多年的改造升級(jí)，VME系統(tǒng)已經(jīng)發(fā)展的非常完善，圍繞其開(kāi)發(fā)的產(chǎn)品遍及了工業(yè)控制、軍用系統(tǒng)、航空航天、交通運(yùn)輸和醫(yī)療等領(lǐng)域，在核電子和高能物理實(shí)驗(yàn)領(lǐng)域也已經(jīng)廣泛應(yīng)用。1987年推出的VXIbus系統(tǒng)是一種用于模塊化儀器的總線系統(tǒng)。它是VMEbus在儀器領(lǐng)域的擴(kuò)展，即VMEbusExtensionsforInstrumentation的縮寫(xiě)。VXIbus系統(tǒng)是在VMEbus系統(tǒng)的基礎(chǔ)上，針對(duì)儀器的特殊要求擴(kuò)展而成的。VXIbus系統(tǒng)具有模塊式結(jié)構(gòu)、高速數(shù)傳、系統(tǒng)組建及使用靈活方便、易于充分發(fā)揮計(jì)算機(jī)效能和標(biāo)準(zhǔn)化程度高等諸多優(yōu)點(diǎn)，因而得到迅速發(fā)展和推廣?？偩€技術(shù)在核科學(xué)和技術(shù)領(lǐng)域內(nèi)早在上世記六十年代推出了CAMA47總線技術(shù)外圍設(shè)備互連總線(PeripheralComponentInterconnect-PCI)由Intel公司于1993年提出后，很快成為PC行業(yè)新的事實(shí)上的標(biāo)準(zhǔn)，PCI總線是一種同步的、獨(dú)立于CPU的32/64位局部總線，帶來(lái)了真正的即插即用(PlugandPlay)功能，大大提高了系統(tǒng)的數(shù)據(jù)采集率。CompactPCI總線由多家廠商于1994年提出，是PCI總線的規(guī)范之一，也是PCI總線的增強(qiáng)和擴(kuò)展，在電氣上完全與PCI總線兼容，具有抗振顫和利于散熱等，更適合于工業(yè)測(cè)控的應(yīng)用。其數(shù)據(jù)寬度同PCI，最高傳輸速率可達(dá)528MB/s。PXI總線是1997年美國(guó)NationalInstrument(NI)公司發(fā)布的一種高性能低價(jià)位的開(kāi)放性、模塊化儀器總線。PXI是PCI在儀器領(lǐng)域的擴(kuò)展(PCIextensionsforInstrumentation)，是用于自動(dòng)測(cè)試系統(tǒng)機(jī)箱底板總線的規(guī)范，在機(jī)械結(jié)構(gòu)方面與CompactPCI總線的要求基本相同，不同的是PXI總線規(guī)范對(duì)機(jī)箱和印制電路板的溫度、濕度、振動(dòng)、沖擊、電磁兼容性和通風(fēng)散熱等提出了要求，與VXI總線的要求非常相似。在電氣方面，PXI總線完全與CompactPCI總線兼容。所不同的是PXI總線為適合于測(cè)控儀器、設(shè)備或系統(tǒng)的要求，增加了系統(tǒng)參考時(shí)鐘、觸發(fā)器總線、星型觸發(fā)器和局部總線等內(nèi)容。除了PXI系統(tǒng)具有多達(dá)8個(gè)插槽(1個(gè)系統(tǒng)槽和7個(gè)儀器模塊槽)，PXI總線與臺(tái)式PCI規(guī)范具有完全相同的PCI性能。利用PCI-PCI橋技術(shù)擴(kuò)展多臺(tái)PXI系統(tǒng)，可以使擴(kuò)展槽的數(shù)量在理論上最多能達(dá)到256個(gè)。PXI將WindowsNT定義為其標(biāo)準(zhǔn)軟件框架，并要求所有的儀器模塊都必須帶有WIN32設(shè)備驅(qū)動(dòng)程序，使PXI成為一種系統(tǒng)級(jí)規(guī)范，保證系統(tǒng)的易于集成與使用，從而進(jìn)一步降低用戶的開(kāi)發(fā)費(fèi)用，所以在數(shù)據(jù)采集、工業(yè)自動(dòng)化系統(tǒng)、計(jì)算機(jī)機(jī)械觀測(cè)系統(tǒng)和圖像處理等方面獲得了廣泛應(yīng)用。通用串行總線USB(UniversalSerialBus)是由美國(guó)多家公司在1995年提出的一種高性能串行總線規(guī)范。這種串行總線具有傳輸速率高、即插即用、熱切換(帶電插拔)和可以利用總線傳送電源等特點(diǎn)，能連接127個(gè)裝置。其電纜只有一對(duì)信號(hào)線和一對(duì)電源線，可工作于最高25-400Mbps的速度，傳輸距離30米，輕巧便宜，目前PC機(jī)都已配上USB總線接口。近年來(lái)USB開(kāi)始用于核電子和高能物理實(shí)驗(yàn)領(lǐng)域數(shù)據(jù)獲取系統(tǒng)中?？偩€技術(shù)外圍設(shè)備互連總線(PeripheralCompon48總線技術(shù)測(cè)控總線的發(fā)展：第一代：GPIB總線、智能儀器第二代：個(gè)人儀器第三代：模塊化儀器總線VXI、PXI

USB返回總線技術(shù)測(cè)控總線的發(fā)展：返回49專(zhuān)用集成芯片（ASIC）ASIC是根據(jù)應(yīng)用的特定需要專(zhuān)門(mén)設(shè)計(jì)和開(kāi)發(fā)的集成電路，因而在性能上比通用芯片更符合應(yīng)用的要求，但是ASIC的開(kāi)發(fā)涉及到微電子學(xué)，需要一套專(zhuān)門(mén)的硬、軟件設(shè)施和專(zhuān)業(yè)的技術(shù)人員，開(kāi)發(fā)成本高，因而一般用在大批量的需求。目前在大型核儀器系統(tǒng)特別在高能物理實(shí)驗(yàn)和核核醫(yī)學(xué)成像中已經(jīng)開(kāi)始廣泛應(yīng)用，例如CERN研制的HPTDC應(yīng)用在高能物理實(shí)驗(yàn)中時(shí)間數(shù)字編碼；又如ATLAS實(shí)驗(yàn)裝置中薄間隙室TGC采用快電荷靈敏放大型結(jié)構(gòu)的ASIC作為近40萬(wàn)通道的前端讀出。返回專(zhuān)用集成芯片（ASIC）ASIC是根據(jù)應(yīng)用的特定需要專(zhuān)門(mén)設(shè)計(jì)50可編程邏輯器件（PLD）FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）與CPLD（復(fù)雜可編程邏輯器件）都是可編程邏輯器件（PLD），它們是在PAL,GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來(lái)的。同以往的PAL,GAL等相比較，F(xiàn)PGA／CPLD的規(guī)模大，它可以替代幾十甚至幾千塊通用IC芯片。這樣的FPGA／CPLD實(shí)際上就是一個(gè)子系統(tǒng)部件。這種芯片受到世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普遍歡迎。經(jīng)過(guò)了十幾年的發(fā)展，許多公司都開(kāi)發(fā)出了多種可編程邏輯器件。比較典型的就是Xilinx公司和Altera公司的的FPGA和CPLD器件系列，還有許多其它類(lèi)型器件，如：Lattice，Vantis，Actel，Quicklogic，Lucent等。盡管FPGA,CPLD和其它類(lèi)型PLD的結(jié)構(gòu)各有其特點(diǎn)和長(zhǎng)處，但概括起來(lái)，它們是由三大部分組成的：可編程邏輯器件（PLD）FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）與CP51可編程邏輯器件（PLD）FPGA,CPLD和其它類(lèi)型PLD的結(jié)構(gòu)各有其特點(diǎn)和長(zhǎng)處，但概括起來(lái)，它們是由三大部分組成的：一個(gè)二維的邏輯塊陣列，構(gòu)成了PLD器件的邏輯組成核心。輸入／輸出塊：連接邏輯塊的互連資源。連線資源：由各種長(zhǎng)度的連線線段組成，其中也有一些可編程的連接開(kāi)關(guān)，它們用于邏輯塊之間、邏輯塊與輸入／輸出塊之間的連接。

可編程邏輯器件（PLD）FPGA,CPLD和其它類(lèi)型PLD的52可編程邏輯器件（PLD）FPGA／CPLD芯片都是特殊的ASIC芯片，它們除了具有ASIC的特點(diǎn)之外，還具有以下幾個(gè)優(yōu)點(diǎn)：

FPGA／CPLD芯片的規(guī)模很大，其單片邏輯門(mén)數(shù)已達(dá)到上百萬(wàn)門(mén)，它所能實(shí)現(xiàn)的功能也越來(lái)越強(qiáng)，同時(shí)也可以實(shí)現(xiàn)系統(tǒng)集成。FPGA／CPLD芯片在出廠之前都做過(guò)百分之百的測(cè)試，不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用，設(shè)計(jì)人員只需在自己的實(shí)驗(yàn)室里就可以通過(guò)相關(guān)的軟硬件環(huán)境來(lái)完成芯片的最終功能設(shè)計(jì)。所以，F(xiàn)PGA／CPLD的資金投入小，節(jié)省了許多潛在的花費(fèi)。用戶可以反復(fù)地編程、擦除、使用或者在外圍電路不動(dòng)的情況下用不同軟件就可實(shí)現(xiàn)不同的功能。FPGA／CPLD軟件包中有各種輸入工具和仿真工具，及版圖設(shè)計(jì)工具和編程器等全線產(chǎn)品，電路設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可完成電路的輸入、編譯、優(yōu)化、仿真，直至最后芯片的制作。當(dāng)電路有少量改動(dòng)時(shí)，更能顯示出FPGA／CPLD的優(yōu)勢(shì)。電路設(shè)計(jì)人員使用FPGA／CPLD進(jìn)行電路設(shè)計(jì)時(shí)，不需要具備專(zhuān)門(mén)的IC(集成電路)深層次的知識(shí)，F(xiàn)PGA／CPLD軟件易學(xué)易用，可以使設(shè)計(jì)人員更能集中精力進(jìn)行電路設(shè)計(jì)，快速將產(chǎn)品推向市場(chǎng)。返回可編程邏輯器件（PLD）FPGA／CPLD芯片都是特殊的AS53數(shù)字信號(hào)處理器（DSP）數(shù)字信號(hào)處理器速度快。DSP已經(jīng)在許多方面得到廣泛應(yīng)用，技術(shù)上比較成熟。資源非常豐富，便于集成比較復(fù)雜的系統(tǒng)。DSP芯片還有強(qiáng)大的數(shù)字信號(hào)處理功能。返回?cái)?shù)字信號(hào)處理器（DSP）數(shù)字信號(hào)處理器速度快。返回54嵌入式系統(tǒng)嵌入式系統(tǒng)是指嵌入式計(jì)算機(jī)(EmbeddedComputer)及其應(yīng)用系統(tǒng)，嵌入式計(jì)算機(jī)是嵌入于各種設(shè)備及應(yīng)用產(chǎn)品內(nèi)部的計(jì)算機(jī)系統(tǒng)，它主要完成信號(hào)控制的功能，體積小，結(jié)構(gòu)緊湊，可作為一個(gè)部件埋藏于所控制的裝置中，它提供用戶接口、管理有關(guān)信息的輸入輸出、監(jiān)控設(shè)備工作，使設(shè)備及應(yīng)用系統(tǒng)有較高智能和性價(jià)比。嵌入式系統(tǒng)由嵌入式硬件與嵌入式軟件組成，硬件以芯片、模板、組件、控制器形式埋藏于設(shè)備內(nèi)部，軟件是實(shí)時(shí)多任務(wù)操作系統(tǒng)和各種專(zhuān)用軟件，一般固化在ROM或閃存中。軟硬件可剪裁，適用于對(duì)功能、體積、成本、可靠性、功耗有嚴(yán)格要求的計(jì)算機(jī)系統(tǒng)中。返回嵌入式系統(tǒng)嵌入式系統(tǒng)是指嵌入式計(jì)算機(jī)(EmbeddedCo55軟件設(shè)計(jì)中面向?qū)ο蠓椒ㄔ诮⒋笮秃藘x器系統(tǒng)過(guò)程中，軟件開(kāi)發(fā)（包括離線和在線軟件）是極為重要環(huán)節(jié)。重用（復(fù)用）技術(shù)在軟件開(kāi)發(fā)中越來(lái)越顯示出其重要性，它不僅可減小開(kāi)發(fā)的工作量，縮短軟件開(kāi)發(fā)周期，而且使軟件的可靠性和可維護(hù)性得到有力的保證。二十世紀(jì)六十年代中期，軟件領(lǐng)域提出了面向?qū)ο蟮木幊蹋∣OP）方法，由于OOP的抽象性、封裝性、繼承性、多態(tài)性和動(dòng)態(tài)連接等一系列特性，使重用技術(shù)在真正意義上有了發(fā)展的基礎(chǔ)，特別是面向?qū)ο笳Z(yǔ)言C＋＋的廣泛應(yīng)用，重用技術(shù)得到了迅速的發(fā)展。在面向?qū)ο蟮能浖蚣埽‵ramework）概念提出來(lái)之后，不僅僅解決了代碼級(jí)的重用，而且包含了分析和設(shè)計(jì)的重用。對(duì)程序設(shè)計(jì)者而言，最花費(fèi)時(shí)間之處是某個(gè)實(shí)際系統(tǒng)的分析和建立與該系統(tǒng)的相適應(yīng)的OOP模塊。如果存在著一種與實(shí)際系統(tǒng)相似的抽象系統(tǒng)，并由該抽象系統(tǒng)用OOP方法開(kāi)發(fā)好了的系統(tǒng)模塊，那么，用戶就可以在系統(tǒng)和模塊級(jí)別上重用其資源；這種級(jí)別上的重用是一種軟件框架級(jí)別上的重用，這種可重用的分析和設(shè)計(jì)的方法，可稱之為軟件框架的設(shè)計(jì)方法。軟件設(shè)計(jì)中面向?qū)ο蠓椒ㄔ诮⒋笮秃藘x器系統(tǒng)過(guò)程中，軟件開(kāi)發(fā)（56軟件設(shè)計(jì)中面向?qū)ο蠓椒ㄔ诤丝茖W(xué)和技術(shù)領(lǐng)域最為突出的范例是CERN開(kāi)發(fā)了基于面向?qū)ο缶幊田L(fēng)格的集數(shù)據(jù)獲取、數(shù)據(jù)分析、數(shù)據(jù)模擬為一體的ROOT系統(tǒng)。ROOT系統(tǒng)是一個(gè)基礎(chǔ)性框架體系，具有面向?qū)ο缶幊痰乃刑卣?，用面向?qū)ο笳Z(yǔ)言C＋＋編寫(xiě)，提供了與PAW和GEANT等已在高能物理界應(yīng)用多年的系統(tǒng)之間接口，可以很方便把原系統(tǒng)中信息轉(zhuǎn)換到ROOT系統(tǒng)中來(lái)進(jìn)行處理和操作。ROOT系統(tǒng)為事例產(chǎn)生、事例重建、探測(cè)器模擬、數(shù)據(jù)分析和數(shù)據(jù)獲取提供一組公共的工具和特性。ROOT已經(jīng)在很多領(lǐng)域特別是高能物理領(lǐng)域得到廣泛的應(yīng)用，自1999年至今已經(jīng)舉行了7次國(guó)際會(huì)議，發(fā)表了幾百篇有關(guān)ROOT本身發(fā)展及其應(yīng)用的學(xué)術(shù)論文。返回軟件設(shè)計(jì)中面向?qū)ο蠓椒ㄔ诤丝茖W(xué)和技術(shù)領(lǐng)域最為突出的范例是CE57核電子學(xué)方法第六章數(shù)據(jù)采集

核電子學(xué)方法第六章58第六章數(shù)據(jù)采集§1計(jì)數(shù)設(shè)備§2多道分析器中數(shù)據(jù)獲取系統(tǒng)§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)§4數(shù)據(jù)獲取系統(tǒng)中新技術(shù)的應(yīng)用結(jié)束第六章數(shù)據(jù)采集§1計(jì)數(shù)設(shè)備結(jié)束59§1計(jì)數(shù)設(shè)備

在數(shù)據(jù)獲取中，最簡(jiǎn)單而且用得最普遍的是計(jì)數(shù)設(shè)備，它用來(lái)測(cè)量信號(hào)的計(jì)數(shù)率。定標(biāo)器和計(jì)數(shù)率儀是常用的計(jì)數(shù)設(shè)備。定標(biāo)器

定標(biāo)器是用來(lái)測(cè)量一定時(shí)間間隔內(nèi)的輸入脈沖數(shù)；計(jì)數(shù)率計(jì)計(jì)數(shù)率計(jì)則是用電表直接指示出信號(hào)的計(jì)數(shù)率——單位時(shí)間內(nèi)平均脈沖數(shù)。

返回§1計(jì)數(shù)設(shè)備在數(shù)據(jù)獲取中，最簡(jiǎn)單60計(jì)數(shù)設(shè)備--定標(biāo)器

定標(biāo)器的原理框圖

計(jì)數(shù)電路和計(jì)時(shí)電路一般由十進(jìn)制計(jì)數(shù)器組成。定標(biāo)器的輸入部分通常設(shè)有極性開(kāi)關(guān)S1

、緩沖級(jí)B和幅度甄別器D。計(jì)數(shù)電路的容量一般為（1000000－1）。甄別器的輸出脈沖加到計(jì)數(shù)電路之前由計(jì)數(shù)門(mén)G1控制,G1

由RS觸發(fā)器控制。計(jì)數(shù)設(shè)備--定標(biāo)器定標(biāo)器的原理框圖計(jì)61定標(biāo)器工作方式選擇工作方式可以選擇：手動(dòng)起停，S5置在“不予定”方式，也不加外控信號(hào)，由手動(dòng)按鈕S6和S7控制計(jì)數(shù)的開(kāi)始與停止。外控起停，S5置在“不予定”方式，由外加控制信號(hào)控制計(jì)數(shù)開(kāi)始和停止。定時(shí)計(jì)數(shù)，S5置在“定時(shí)”方式。按下S6使計(jì)數(shù)開(kāi)始，同時(shí)打開(kāi)時(shí)鐘門(mén)G2由石英時(shí)鐘振蕩器的脈沖進(jìn)入計(jì)時(shí)電路進(jìn)行計(jì)時(shí)。計(jì)時(shí)電路的各位譯碼輸出端由“予定時(shí)間”S4開(kāi)關(guān)選擇，到達(dá)予定時(shí)間時(shí)，S4輸出低電平通過(guò)門(mén)G3使RS觸發(fā)器復(fù)位，停止計(jì)數(shù)。定數(shù)計(jì)時(shí)，S5置在“定計(jì)數(shù)”方式，按下S6使計(jì)數(shù)開(kāi)始，同時(shí)使計(jì)時(shí)開(kāi)始。但是記數(shù)的停止由“予定計(jì)數(shù)”開(kāi)關(guān)S3選擇決定。在此方式中，顯示器顯示的是時(shí)間。返回定標(biāo)器工作方式選擇工作方式可以選擇：返回62計(jì)數(shù)設(shè)備--計(jì)數(shù)率計(jì)基本原理為了測(cè)量信號(hào)的計(jì)數(shù)率且不受信號(hào)幅度和寬度的影響，需先將信號(hào)成形為形狀與幅度均為一定的電流脈沖ii(t)，脈沖的電荷量為Q，在計(jì)數(shù)率為n時(shí)，流過(guò)電流表的電流I2的平均值為nQ，電阻上降壓V2平均值為nQR，正比于計(jì)數(shù)率n。電容C為了減小信號(hào)在時(shí)間上的統(tǒng)計(jì)漲落，為了減小漲落，這個(gè)電容越大越好；但是在計(jì)數(shù)率發(fā)生變化時(shí)，V2要達(dá)到穩(wěn)定，需要一定建立時(shí)間，建立時(shí)間應(yīng)為5RC，C值越大，建立時(shí)間就很長(zhǎng)，C值應(yīng)該取得適量

。計(jì)數(shù)設(shè)備--計(jì)數(shù)率計(jì)基本原理63計(jì)數(shù)率計(jì)基本電路各種實(shí)際計(jì)數(shù)率計(jì)在電路上差別主要在于電流脈沖的成形電路。用二極管泵電路產(chǎn)生電流脈沖的計(jì)數(shù)率計(jì)原理：

輸入信號(hào)先被成形為幅度為V1寬度為T(mén)w（5R1C1）的電壓脈沖，R1為信號(hào)源內(nèi)阻和D1的正向電阻之和在信號(hào)負(fù)向跳變到V1時(shí)，經(jīng)D1對(duì)C1充電，C1上電壓可達(dá)到V1（因?yàn)門(mén)w≥5R1C1）C1上得到電荷為C1V1；輸入信號(hào)過(guò)去后，C1經(jīng)D2、C2放電。選擇C2

C1，放電時(shí)間常數(shù)也為R1C1。為保證放電到穩(wěn)態(tài)，應(yīng)使（T－Tw）

5R1C1其中T為輸入脈沖時(shí)間間隔。在C2上由于C1放電獲得電壓為V2，此時(shí)C1放電完成時(shí)也應(yīng)有電壓V2。故在放電過(guò)程中輸給的電荷量為Q=C1(V1-V2)，V2＝nQR若滿足nRC1<<1時(shí)，計(jì)數(shù)率計(jì)基本電路各種實(shí)際計(jì)數(shù)率計(jì)在電路上差別主要在于電流脈沖64計(jì)數(shù)率計(jì)實(shí)際電路電容c通過(guò)二極管充電、通過(guò)T三極管放電。T的集電極輸出電阻很大，近似為恒流源，輸出電流不受V2大小影響。因此每個(gè)電流脈沖對(duì)電容器輸送電荷量應(yīng)與V2無(wú)關(guān)。這種電路V2與n間有較好的線性關(guān)系。S1是計(jì)數(shù)率量程開(kāi)關(guān)，S2與它同步調(diào)節(jié)，更換電位器，用來(lái)核準(zhǔn)各量程的滿刻度；S3是還原開(kāi)關(guān)；S4用來(lái)選擇讀數(shù)建立時(shí)間；附加電阻R1為了減小負(fù)載；R0用來(lái)改善充電特性的，因?yàn)槎O管在小信號(hào)時(shí)，正向電阻很大，C1被充電到接近于穩(wěn)態(tài)時(shí),由于二極管內(nèi)阻增大而使充電速度變慢，R0可加速充電速度。返回計(jì)數(shù)率計(jì)實(shí)際電路電容c通過(guò)二極管充電、通過(guò)T三極管放電。T的65§2多道分析器中數(shù)據(jù)獲取系統(tǒng)基本結(jié)構(gòu)硬件多道分析器數(shù)據(jù)獲取系統(tǒng)組成直方圖（多道分析器）工作模式多定標(biāo)工作模式基于計(jì)算機(jī)的多道分析器數(shù)字化譜儀返回§2多道分析器中數(shù)據(jù)獲取系統(tǒng)基本結(jié)構(gòu)返回66一、多道分析器基本結(jié)構(gòu)多道分析器的功能是將輸入信號(hào)按其幅度大小或按其時(shí)間間隔大小進(jìn)行分類(lèi)，然后按其類(lèi)別作統(tǒng)計(jì)而獲得計(jì)數(shù)按幅度大小或按其時(shí)間間隔大小分布的關(guān)系。我們把這種分布圖稱為直方圖，從分布關(guān)系中可以得到脈沖幅度譜或時(shí)間譜。多道分析器在結(jié)構(gòu)上分成兩部分：模數(shù)轉(zhuǎn)換器（ADC或TDC）和數(shù)據(jù)獲取和處理系統(tǒng)。返回一、多道分析器基本結(jié)構(gòu)多道分析器的功能是將輸入信號(hào)按其幅度大67二、硬件多道分析器數(shù)據(jù)獲取系統(tǒng)組成多道分析器數(shù)據(jù)獲取系統(tǒng)

輸入部分可以是ADC，也可以是TDC，其主體部分由存儲(chǔ)器、運(yùn)算器和控制器組成，顯示器和輸出接口電路是它的輔助部分。二、硬件多道分析器數(shù)據(jù)獲取系統(tǒng)組成多道分析器數(shù)據(jù)獲取系統(tǒng)68多道分析器數(shù)據(jù)獲取系統(tǒng)各部分功能存儲(chǔ)器起到儲(chǔ)存各道計(jì)數(shù)的作用。為了存放數(shù)據(jù)，它的基本操作是選址（選道）、存入數(shù)據(jù)（寫(xiě)入數(shù)據(jù)）和取出數(shù)據(jù)（讀出數(shù)據(jù)）。通常用隨機(jī)存取存儲(chǔ)器（RAM）實(shí)現(xiàn)。運(yùn)算器完成被選中道的計(jì)數(shù)累加功能，即在該道原有計(jì)數(shù)上加1；控制器在接收輸入部分送來(lái)的存儲(chǔ)命令之后，發(fā)出一系列操作命令，這些命令包括有：從輸入部分取出地址碼、對(duì)存儲(chǔ)器選址、將被選中道的原有計(jì)數(shù)讀入運(yùn)算器、使運(yùn)算器作加1運(yùn)算、將累加之后計(jì)數(shù)寫(xiě)回被選中道的存儲(chǔ)單元中去和發(fā)回獲取完畢的回答信號(hào)使輸入部分的占用封鎖解除；硬件多道分析器顯示器用來(lái)實(shí)時(shí)地顯示已存入的譜曲線（直方圖），多用CRT顯示譜形顯示，把存儲(chǔ)器內(nèi)各道計(jì)數(shù)作為縱座標(biāo)、道址作為橫座標(biāo)在熒光屏上顯示出來(lái)；接口電路作為多道分析器與外部設(shè)備（如打印機(jī)、描跡儀和計(jì)算機(jī)等設(shè)備）之間連接的電路。

返回多道分析器數(shù)據(jù)獲取系統(tǒng)各部分功能存儲(chǔ)器起到儲(chǔ)存各道計(jì)數(shù)的作用69三、直方圖工作模式－多道分析器數(shù)據(jù)獲取過(guò)程多道分析器數(shù)據(jù)獲取和處理系統(tǒng)的主要功能是：完成大量經(jīng)過(guò)量化處理的信息按類(lèi)（數(shù)碼）進(jìn)行統(tǒng)計(jì)，并將結(jié)果存儲(chǔ)起來(lái)。三、直方圖工作模式－多道分析器數(shù)據(jù)獲取過(guò)程多道分析器數(shù)據(jù)獲取70多道幅度分析器數(shù)據(jù)獲取過(guò)程

輸入部分由ADC變換成數(shù)碼，當(dāng)變換結(jié)束時(shí)，向數(shù)據(jù)獲取系統(tǒng)發(fā)出存儲(chǔ)命令。由控制器發(fā)出取址命令，把ADC輸出的碼送到存儲(chǔ)器的地址寄存器?？刂破靼l(fā)出讀信號(hào)，按道地址取出該道的已有存數(shù)送到數(shù)據(jù)寄存器上，進(jìn)行加1運(yùn)算。控制器再發(fā)出寫(xiě)信號(hào)，將數(shù)據(jù)寄存器上的新數(shù)寫(xiě)回該道中去。存儲(chǔ)結(jié)束后，主機(jī)給ADC發(fā)回回答信號(hào)，解除占用封鎖，允許分析下一個(gè)信號(hào)。存儲(chǔ)器的地址寄存器和數(shù)據(jù)寄存器的數(shù)碼分別經(jīng)過(guò)

DAC1和DAC2變換成模擬電壓，并經(jīng)偏轉(zhuǎn)放大器放大，送入X和Y偏轉(zhuǎn)板。在偏轉(zhuǎn)電壓達(dá)到穩(wěn)定后由控制器發(fā)出輝度脈沖，在CRT的屏幕上顯示一個(gè)亮點(diǎn)。

返回多道幅度分析器數(shù)據(jù)獲取過(guò)程輸入部分由ADC變換成數(shù)碼，當(dāng)變71四、多定標(biāo)測(cè)量

道址逐道步進(jìn)，按時(shí)間順序（或其它物理參量變化順序）測(cè)量核事件，測(cè)量結(jié)果以數(shù)碼形式存入各道。多定標(biāo)測(cè)量屬于這種類(lèi)型。在放射性測(cè)量中，有時(shí)需要測(cè)量脈沖計(jì)數(shù)率隨時(shí)間的變化，如放射性核素衰變曲線的測(cè)量。按時(shí)間順序測(cè)量各段時(shí)間間隔內(nèi)的脈沖計(jì)數(shù)，并依次記錄在存儲(chǔ)器的各個(gè)存儲(chǔ)單元，這種測(cè)量方式稱為多定標(biāo)測(cè)量方式。四、多定標(biāo)測(cè)量道址逐道步進(jìn)，按時(shí)間順序（或其它物理參量變化72多定標(biāo)模式工作過(guò)程輸入脈沖經(jīng)過(guò)定時(shí)與門(mén)G送到數(shù)據(jù)寄存器進(jìn)行計(jì)數(shù)。在測(cè)量開(kāi)始之前，地址寄存器被清零。測(cè)量時(shí)從第0道開(kāi)始；讀命令先把第0道的已有存數(shù)讀到數(shù)據(jù)寄存器中；由計(jì)數(shù)開(kāi)始脈沖②把觸發(fā)器C置“1”。C的輸出信號(hào)打開(kāi)G，輸入脈沖便在數(shù)據(jù)寄存器中積累計(jì)數(shù)；達(dá)到預(yù)定測(cè)量時(shí)間后，控制器送出計(jì)數(shù)結(jié)束脈沖③將C置“0”，關(guān)閉G；發(fā)出寫(xiě)命令⑤把數(shù)據(jù)寄存器的計(jì)數(shù)寫(xiě)回到第0道，隨后控制器發(fā)出一個(gè)道步進(jìn)脈沖⑥，使地址寄存器步進(jìn)到下一道，開(kāi)始下一道測(cè)量。這樣繼續(xù)下去直到最后一道，完成了一次測(cè)量。

道步進(jìn)時(shí)間為

Tc+T，Tc為讀寫(xiě)周期,T為一道的預(yù)定測(cè)量時(shí)間。b為各點(diǎn)波形圖。c是多定標(biāo)測(cè)量放射性核素衰變曲線的例子返回多定標(biāo)模式工作過(guò)程輸入脈沖經(jīng)過(guò)定時(shí)與門(mén)G送到數(shù)據(jù)寄存器進(jìn)行計(jì)73四、基于計(jì)算機(jī)的多道分析器由輸入電路（ADC或TDC）、接口電路和計(jì)算機(jī)組成；在輸入電路（ADC或TDC）完成變換后，接口電路接收到一個(gè)標(biāo)記信號(hào)，通過(guò)本地的數(shù)據(jù)線從輸入電路讀取數(shù)據(jù)，以“事例方式”放在接口電路中緩沖存貯器；當(dāng)緩沖存貯器達(dá)到一定數(shù)據(jù)量后發(fā)出一個(gè)標(biāo)記信號(hào)，通過(guò)計(jì)算機(jī)的輸入/輸出（I/O）總線通知計(jì)算機(jī)，計(jì)算機(jī)通過(guò)I/O總線將緩沖存貯器中讀取“事例數(shù)據(jù)”（有中斷方式或DMA方式等）到計(jì)算機(jī)的中，完成了數(shù)據(jù)獲取功能；數(shù)據(jù)獲取、直方圖建立和譜的顯示都由計(jì)算機(jī)軟件來(lái)實(shí)現(xiàn)；充分利用了計(jì)算機(jī)的豐富的硬、軟件資源。

四、基于計(jì)算機(jī)的多道分析器由輸入電路（ADC或TDC）、接口74四、基于計(jì)算機(jī)的多道分析器在計(jì)算機(jī)獲得數(shù)據(jù)后，充分利用了計(jì)算機(jī)的豐富的硬、軟件資源，建立直方圖方式的存貯和實(shí)時(shí)顯示等操作完全由軟件完成，不僅如此，利用計(jì)算機(jī)的硬軟件資源還可以完成對(duì)數(shù)據(jù)獲取預(yù)置各種條件（例如預(yù)置記錄時(shí)間等）、數(shù)據(jù)的打印或描跡輸出和數(shù)據(jù)分析等，使多道分析器的功能更加完善、豐富，使用更為靈活。當(dāng)前一般選擇臺(tái)式或筆記本式的個(gè)人計(jì)算機(jī)（PC機(jī)）作為基于計(jì)算機(jī)的多道分析器的主機(jī)。目前，純硬件多道分析器已經(jīng)逐漸被基于計(jì)算機(jī)的多道分析器所替代，即使是獨(dú)立自治的多道分析器內(nèi)部也帶有CPU智能芯片。

返回四、基于計(jì)算機(jī)的多道分析器在計(jì)算機(jī)獲得數(shù)據(jù)后，充分利用了計(jì)算75接口電路接口電路是硬件設(shè)計(jì)的關(guān)鍵，接口電路中通常包括有數(shù)據(jù)鎖存、緩沖存貯、尋址、中斷或DMA信號(hào)產(chǎn)生以及時(shí)序控制邏輯等基本電路模塊。有時(shí)還有若干組寄存器和計(jì)數(shù)器，用于計(jì)算機(jī)對(duì)數(shù)據(jù)獲取預(yù)置各種條件和自動(dòng)控制記錄時(shí)間等功能。目前接口電路與主機(jī)之間通訊有兩種方式：一種是直接與計(jì)算機(jī)的輸入/輸出（I/O）總線相連接；另一種是與計(jì)算機(jī)的通用串行總線（USB）接口相連接，這時(shí)接口電路必須有驅(qū)動(dòng)和接收USB的相應(yīng)電路。接口電路接口電路是硬件設(shè)計(jì)的關(guān)鍵，接口電路中通常包括有數(shù)據(jù)鎖76返回通用接口電路框圖返回通用接口電路框圖77接口電路通訊接口電路與輸入電路之間通訊通過(guò)一組自定義總線，包括數(shù)據(jù)線和時(shí)序控制線等（有時(shí)還有地址線），用來(lái)完成接收變換完成標(biāo)記信號(hào)，讀取數(shù)據(jù)并存入到緩沖存貯器中。接口電路內(nèi)部也有一組自定義總線，將信號(hào)和數(shù)據(jù)從輸入電路一端有序地傳送到計(jì)算機(jī)一端；或?qū)⒚詈蛿?shù)據(jù)從計(jì)算機(jī)一端有序地傳送到接口電路內(nèi)部以及輸入電路一端?？梢圆捎每删幊踢壿嬈骷≒LD）如FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）或CPLD（復(fù)雜可編程邏輯器件）來(lái)設(shè)計(jì)和實(shí)現(xiàn)接口電路；也可以采用單片機(jī)和針對(duì)一種特定的計(jì)算機(jī)輸入/輸出（I/O）總線的專(zhuān)用接口芯片實(shí)現(xiàn)。返回接口電路通訊接口電路與輸入電路之間通訊通過(guò)一組自定義總線，包78數(shù)字化譜儀

數(shù)字化譜儀是數(shù)字信號(hào)處理技術(shù)在核電子學(xué)中的應(yīng)用是近代核電子學(xué)的一個(gè)重大發(fā)展，由于處理是在數(shù)字領(lǐng)域進(jìn)行，優(yōu)越于模擬處理。數(shù)字處理技術(shù)以它固有的適應(yīng)性靈活性，能因地制宜，易于相加，即使對(duì)苛刻的環(huán)境，幾乎都很容易合成任意的脈沖響應(yīng)形狀。能組合出最佳脈沖響應(yīng)形狀繼而降低串列噪聲，彈道虧損和堆積效應(yīng)。對(duì)核探測(cè)器探測(cè)事件的處理、濾波、修正基線漂移，脈沖形狀甄別比模擬處理精確。數(shù)字濾波效果好，易于提高系統(tǒng)的能量分辨率。數(shù)字化譜儀數(shù)字化譜儀是數(shù)字信號(hào)處理技術(shù)在核電子學(xué)中的應(yīng)用是79數(shù)字化譜儀基于高速數(shù)字采樣和DSP技術(shù)的數(shù)字化譜儀從前置電路來(lái)的模擬信號(hào)進(jìn)行適當(dāng)放大后，經(jīng)過(guò)抗混疊濾波之后用高速ADC將信號(hào)波形記錄下來(lái)，在DSP中按合適的權(quán)函數(shù)進(jìn)行數(shù)字濾波，從而得到很佳濾波和成形。返回?cái)?shù)字化譜儀基于高速數(shù)字采樣和DSP技術(shù)的數(shù)字化譜儀返回80§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能實(shí)驗(yàn)核及粒子物理（簡(jiǎn)稱高能物理）是當(dāng)今物理學(xué)研究的前沿之一，在高能物理實(shí)驗(yàn)中，由高能粒子束相互對(duì)撞或轟擊固定靶發(fā)生反應(yīng)，探測(cè)器和與其相連接的電子學(xué)組成的系統(tǒng)測(cè)量反應(yīng)產(chǎn)物并獲取實(shí)驗(yàn)數(shù)據(jù)，再通過(guò)大型計(jì)算機(jī)系統(tǒng)的離線數(shù)據(jù)分析取得物理結(jié)果。在這一過(guò)程中，粒子探測(cè)器和相關(guān)的電子學(xué)（數(shù)據(jù)獲?。┫到y(tǒng)是核心環(huán)節(jié)。高能物理實(shí)驗(yàn)的最終反應(yīng)產(chǎn)物都是各種輻射粒子，與粒子探測(cè)器相關(guān)的電子學(xué)系統(tǒng)中基本電路單元都是由基礎(chǔ)核電子學(xué)中發(fā)展而來(lái)的，“高能（物理）電子學(xué)”[有時(shí)稱為“粒子（物理）電子學(xué)”]實(shí)際上是核電子學(xué)學(xué)科當(dāng)今最活躍的分支之一。

§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能實(shí)驗(yàn)核及粒子物理81§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)當(dāng)代高能物理實(shí)驗(yàn)顯明的特點(diǎn)是實(shí)驗(yàn)規(guī)模大，這是由參加反應(yīng)的粒子束高能量和高亮度（亮度是指單位時(shí)間單位面積通過(guò)的粒子數(shù)）所決定的。高能量和高亮度粒子束相互作用產(chǎn)生的末態(tài)粒子不僅種類(lèi)和數(shù)量多而且攜帶的能量高，探測(cè)這樣的反應(yīng)產(chǎn)物已經(jīng)不是幾個(gè)探測(cè)單元能夠勝任，而是由多種類(lèi)型、上百萬(wàn)個(gè)探測(cè)單元組成的陣列來(lái)承擔(dān)；這樣一個(gè)系統(tǒng)不僅規(guī)模龐大而且結(jié)構(gòu)復(fù)雜，龐大復(fù)雜的探測(cè)系統(tǒng)必定要求高度自動(dòng)化運(yùn)行。當(dāng)代高能物理實(shí)驗(yàn)還有一個(gè)的特點(diǎn)是實(shí)驗(yàn)精度很高（例如時(shí)間分辨要求達(dá)到ps量級(jí)），而且要求探測(cè)系統(tǒng)排除本底能力盡可能高。

§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)當(dāng)代高能物理實(shí)驗(yàn)顯明82§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能電子學(xué)特色實(shí)例：ATLAS探測(cè)器系統(tǒng)電子學(xué)和數(shù)據(jù)獲取系統(tǒng)返回§3高能物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)高能電子學(xué)特色返回83高能電子學(xué)特色所要處理的原始數(shù)據(jù)量很大、數(shù)據(jù)流速率非常高。以正在建造中的高能物理實(shí)驗(yàn)裝置LHC上探測(cè)器系統(tǒng)ATLAS為例,原始信息量速率在1000GB/s以上。這就決定了高能電子學(xué)系統(tǒng)規(guī)模龐大、結(jié)構(gòu)復(fù)雜；

高的數(shù)據(jù)流速率要求采用當(dāng)今信息技術(shù)中高速數(shù)據(jù)傳輸技術(shù)，其中包括高速總線和高速網(wǎng)絡(luò)技術(shù)；為了保證盡可能高的在線排除本底能力和減小高的數(shù)據(jù)流速率對(duì)系統(tǒng)的壓力，采用了高度智能化的觸發(fā)判選系統(tǒng)。大量引進(jìn)了當(dāng)今信息技術(shù)中可編程器件、DSP和處理器陣列等最先進(jìn)的成果；同時(shí)發(fā)展了新的方法，例如多級(jí)觸發(fā)判選和流水線觸發(fā)等；高能電子學(xué)特色所要處理的原始數(shù)據(jù)量很大、數(shù)據(jù)流速率非常高。以84高能電子學(xué)特色當(dāng)代高能物理實(shí)驗(yàn)中探測(cè)器系統(tǒng)是一個(gè)相對(duì)密封的裝置，高能電子學(xué)系統(tǒng)中前端電子學(xué)部分，特別是前端電路與探測(cè)器固定在一起，這就帶來(lái)一系列新的挑戰(zhàn)；高能電子學(xué)中數(shù)據(jù)獲取不僅決定于硬件，軟件也起到十分重要的作用。數(shù)據(jù)獲取軟件也是一個(gè)龐大的系統(tǒng)，設(shè)計(jì)這樣的系統(tǒng)采用了當(dāng)代軟件設(shè)計(jì)中主流的面向?qū)ο蠓椒ǎ貏e是框架和組件技術(shù)；高度自動(dòng)化運(yùn)行的當(dāng)代高能物理實(shí)驗(yàn)裝置要求能夠?qū)崟r(shí)地、自動(dòng)地監(jiān)測(cè)實(shí)驗(yàn)裝置各部分運(yùn)行條件和環(huán)境條件，并能在非常情況下向操作人員提供信息，在特殊情況下自動(dòng)停止實(shí)驗(yàn)裝置運(yùn)行，以保證人員和儀器的安全。這就有必要建立一套控制系統(tǒng)，這套系統(tǒng)通常稱為慢控制系統(tǒng)或探測(cè)器控制系統(tǒng)，這也是高能電子學(xué)的重要組成部分。返回高能電子學(xué)特色當(dāng)代高能物理實(shí)驗(yàn)中探測(cè)器系統(tǒng)是一個(gè)相對(duì)密封的裝85ATLAS探測(cè)器系統(tǒng)Length:~46mRadius:~12mWeight:~7000tons~108electronicchannels~3000kmofcables

Tracking(||<2.5,B=2T)

:

--Sipixelsandstrips--TransitionRadiationDetector(e/separation)

Calorimetry(||<5)

:--EM:Pb-LAr--HAD:Fe/scintillator(central),Cu/W-LAr(fwd)

MuonSpectrometer(||<2.7):

air-coretoroidswithmuonchambersATLAS探測(cè)器系統(tǒng)Length:~46mTr86核電子學(xué)方法課件87高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖88ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)左半部是觸發(fā)判選系統(tǒng),右半部是前端電子學(xué)和數(shù)據(jù)獲取系統(tǒng)。觸發(fā)判選系統(tǒng)由一級(jí)觸發(fā)、二級(jí)觸發(fā)和事例過(guò)濾器等子系統(tǒng)組成。對(duì)撞周期小到100ns以下，用一個(gè)集中式電路來(lái)完成觸發(fā)判選邏輯顯得十分困難，采用流水線觸發(fā)方案來(lái)解決此困難是最有效的方法。其基本思想是把觸發(fā)判選的邏輯運(yùn)算全過(guò)程分成許多步。每一步所需時(shí)間小于或等于一個(gè)對(duì)撞周期。每一步有一個(gè)專(zhuān)用的硬件來(lái)完成。一個(gè)事例判選過(guò)程，如同接力賽一樣。從開(kāi)始把一個(gè)任務(wù)一步接一步順序完成，而每個(gè)硬件僅僅用來(lái)完成任務(wù)中某一步操作，而且隨著事例不斷輸入(每個(gè)主時(shí)鐘一次輸入)，它也連續(xù)不斷的操作。而觸發(fā)輸出回答(YES或NO)也是每個(gè)對(duì)撞周期一次，只是滯后了在觸發(fā)過(guò)程所需總時(shí)間。ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)左半部是觸發(fā)判選系統(tǒng),右半部89ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)一級(jí)觸發(fā)做到對(duì)每一個(gè)原始事例進(jìn)行一次判選。因此允許完成判選時(shí)間只有小于主時(shí)鐘周期(對(duì)撞作用周期)，要求快速觸發(fā)，是無(wú)死時(shí)間觸發(fā)判選,輸入的信息僅僅是少量起關(guān)鍵作用的探測(cè)單元信息。一級(jí)觸發(fā)之后，事例平均速率下降約1/1000，也就是說(shuō)一級(jí)觸發(fā)之后輸出之后,輸出事例平均時(shí)隔為對(duì)撞周期1000倍。以ATLAS為例，一級(jí)觸發(fā)排斥比約為400：1，一級(jí)觸發(fā)后事例平均間隔為

T1=nT0=400×25ns=10s其中n為排斥比，T0為對(duì)撞周期，這就允許有充分時(shí)間進(jìn)行進(jìn)一步觸發(fā)判選。

ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)一級(jí)觸發(fā)做到對(duì)每一個(gè)原始事例90高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖91ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第二級(jí)觸發(fā)系統(tǒng)在第一級(jí)觸發(fā)基礎(chǔ)上，加入更多探測(cè)單元信息，進(jìn)行比第一級(jí)更為精確的計(jì)算和分析，給出判選結(jié)果。二級(jí)觸發(fā)通常用一些智能化電路(CPU，DSP等)來(lái)完成邏輯運(yùn)算操作。第二級(jí)觸發(fā)系統(tǒng)使事例率進(jìn)一步下降。二級(jí)觸發(fā)排斥比約為50：1，二級(jí)觸發(fā)后事例平均間隔為0.5s，允許有更長(zhǎng)的時(shí)間作進(jìn)一步判選。

ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第二級(jí)觸發(fā)系統(tǒng)在第一級(jí)觸發(fā)基92高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖93ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第三級(jí)觸發(fā)系統(tǒng)一般基于事例已被完整組建起來(lái)之后，根據(jù)物理?xiàng)l件。對(duì)全事例數(shù)據(jù)進(jìn)行判選。因此這一級(jí)觸發(fā)判選也可稱為全事例判選，也常把它稱為事例過(guò)濾器。作全事例判選算法很復(fù)雜，短短幾十乃至幾百毫秒時(shí)間遠(yuǎn)遠(yuǎn)不夠的，但是我們注意到在事例被組建起來(lái)之后，其前后次序已無(wú)關(guān)系，它們之間是互相獨(dú)立的?？梢元?dú)立去處理，因此十分適合于平行處理?；谶@種特點(diǎn)第三級(jí)觸發(fā)系統(tǒng)用一個(gè)巨大CPU陣列，用一個(gè)管理機(jī)來(lái)協(xié)調(diào)它們運(yùn)作。這樣一個(gè)CPU陣列稱為ProcessorsFarm（處理器陣列）。被組建起來(lái)的信息包被送到處理器陣列空間中的處理單元，處理完成之后決定取舍，輸出到永久存儲(chǔ)器中去。每個(gè)處理單元處理一個(gè)事例可以化很長(zhǎng)時(shí)間。但是很多個(gè)單元并行運(yùn)作，就將速度大大提高了。ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)第三級(jí)觸發(fā)系統(tǒng)一般基于事例已94高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖高能粒子物理實(shí)驗(yàn)中電子學(xué)和數(shù)據(jù)獲取系統(tǒng)的結(jié)構(gòu)框圖95ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)前端電子學(xué)和數(shù)據(jù)獲取系統(tǒng)包括前端讀出電子學(xué)、讀出緩沖存儲(chǔ)和事例組建等三部分。在前端讀出電子學(xué)中每一個(gè)通道從探測(cè)單元提取信號(hào)，進(jìn)行模擬處理和數(shù)字化，輸入到數(shù)據(jù)緩沖器等待一級(jí)觸發(fā)判選。被選中事例的各通道數(shù)據(jù)進(jìn)入讀出驅(qū)動(dòng)器（ROD）中。在一級(jí)觸發(fā)滯后時(shí)間大于對(duì)撞作用周期情況下，數(shù)據(jù)緩沖器必須組織成流水線方式，為保證一級(jí)觸發(fā)信號(hào)到來(lái)時(shí)仍然保存在流水線緩沖器內(nèi)，流水線數(shù)據(jù)緩沖器應(yīng)該有足夠的深度，流水線數(shù)據(jù)緩沖器可分為模擬和數(shù)字兩種，一般情況下多采用數(shù)字型。讀出驅(qū)動(dòng)器的功能包括數(shù)據(jù)零通道壓縮和組織數(shù)據(jù)，同時(shí)起到解隨機(jī)作用。返回ATLAS的電子學(xué)和數(shù)據(jù)獲取系統(tǒng)前端電子學(xué)和數(shù)據(jù)獲取系統(tǒng)包括96新的挑戰(zhàn)有限的空間要求前端電路尺寸盡可能小，采用高組裝密度芯片，同時(shí)又要求低的功耗。前端電路是在強(qiáng)的輻射環(huán)境中工作，要求有很好的抗輻射性能。前端電路與探測(cè)器一樣，一般不輕易拆卸，而且長(zhǎng)期不間斷工作，因而特別強(qiáng)調(diào)電路長(zhǎng)期工作的穩(wěn)定性和可靠性。實(shí)驗(yàn)精度要求很高，對(duì)前端電路的性能提出很高的要求，如低噪聲、高帶寬、精密的時(shí)間分辨和高計(jì)數(shù)率等性能。為了避免模擬信息長(zhǎng)時(shí)間保存和長(zhǎng)距離傳輸帶來(lái)的各種困難，因而要求在前端電路中盡可能地進(jìn)行數(shù)字化處理，采用了高速ADC和TDC芯片。在不能輕易拆卸前提下，能夠盡可能靈活調(diào)節(jié)電路的功能和工作條件，要求有在線可編程和自檢功能。

為了解決這一系列挑戰(zhàn)，在高能電子學(xué)的前端電路的設(shè)計(jì)中，采用先進(jìn)的ASIC技術(shù)和可編程器件。在工程設(shè)施時(shí)特別要強(qiáng)調(diào)質(zhì)量保證的各個(gè)環(huán)節(jié)，例如抗輻射試驗(yàn)、抗電磁干擾試驗(yàn)和電路老化處理等。

返回新的挑戰(zhàn)有限的空間要求前端電路尺寸盡可能小，采用高組裝密度芯97§4數(shù)據(jù)獲取系統(tǒng)中新技術(shù)的應(yīng)用電子科學(xué)和技術(shù)方面：總線技術(shù)（BUS）專(zhuān)用集成電路（ASIC）可編程邏輯器件（PLD）等計(jì)算機(jī)科學(xué)和技術(shù)硬件方面：數(shù)字信號(hào)處理器（DSP）嵌入式系統(tǒng)（EmbeddedSystem）處理器陣列（ProcessorFarm）高速網(wǎng)絡(luò)等計(jì)算機(jī)科學(xué)和技術(shù)軟件方面：面向?qū)ο螅∣O）虛擬儀器（VirtualInstrument）數(shù)據(jù)庫(kù)（DB）圖像處理等返回§4數(shù)據(jù)獲取系統(tǒng)中新技術(shù)的應(yīng)用電子科學(xué)和技術(shù)方面：返回98虛擬儀器虛擬儀器（VirtualInstrument）是指以微型計(jì)算機(jī)為核心，將微機(jī)和測(cè)量系統(tǒng)融合于一體，用計(jì)算機(jī)軟件代替?zhèn)鹘y(tǒng)儀器的某些硬件的功能，用計(jì)算機(jī)的顯示器代替?zhèn)鹘y(tǒng)儀器物理面板的測(cè)量?jī)x器。VI的出現(xiàn)充分體現(xiàn)了“軟件就是儀器”的新思想，同時(shí)打破了傳統(tǒng)儀器結(jié)構(gòu)固定、功能單一、可擴(kuò)展性差等限制，使儀器的生產(chǎn)進(jìn)入了一個(gè)嶄新的階段。VI一般由通用計(jì)算機(jī)（PC機(jī)）、數(shù)據(jù)采集模件及軟件系統(tǒng)組成。它充分利用PC機(jī)豐富的軟硬件資源快速建立數(shù)據(jù)采集應(yīng)用系統(tǒng)，通過(guò)數(shù)據(jù)采集模件從外界采集各種信號(hào)，對(duì)信號(hào)進(jìn)行實(shí)時(shí)存儲(chǔ)、實(shí)時(shí)顯示及離線分析。虛擬儀器虛擬儀器（VirtualInstrument）是指99虛擬儀器VI是一個(gè)由控制軟件和硬件模件組成的復(fù)雜系統(tǒng)，其中控制軟件是非常關(guān)鍵和重要的部分，通常將VI的軟件系統(tǒng)分為：（1）硬件模件驅(qū)動(dòng)部分，信號(hào)的存儲(chǔ)，控制系統(tǒng)復(fù)位及多通道操作，滿足采集模件“即插即用”的要求。這些功能是面向硬件的，必須滿足實(shí)時(shí)、高速度的要求，通常用匯編語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)。（2）虛擬儀器面板部分，這是控制軟件的核心，為用戶提供了美觀、方便、快捷的高級(jí)交互界面。它以傳統(tǒng)儀器的物理面板為基礎(chǔ)，集成各種儀器的面板，比如示波器、壓力表以及各種指針式儀表等等，供選擇使用。它能夠顯示圖形、數(shù)據(jù)或圖表等以滿足不同要求，也可以通過(guò)菜單或按鈕實(shí)現(xiàn)功能切換。（3）離線分析部分是后期完成的工作，它對(duì)采樣信號(hào)進(jìn)行非實(shí)時(shí)的再現(xiàn)和處理，如頻譜分析、圖形處理等等，這部分所實(shí)現(xiàn)的功能是其它傳統(tǒng)儀器所不具備的，是VI的優(yōu)勢(shì)部分。虛擬儀器VI是一個(gè)由控制軟件和硬件模件組成的復(fù)雜系統(tǒng)，其中控100虛擬儀器的基本框圖虛擬儀器的基本框圖101返回返回102總線技術(shù)總線是指計(jì)算機(jī)、測(cè)量?jī)x器、自動(dòng)測(cè)試系統(tǒng)內(nèi)部以及相互之間信息傳遞的公共通路，總線是計(jì)算機(jī)、自動(dòng)測(cè)試系統(tǒng)乃至網(wǎng)絡(luò)系統(tǒng)的基礎(chǔ)。利用總線技術(shù)，能夠大大簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，增加系統(tǒng)的兼容性、開(kāi)放性、可靠性和可維護(hù)性，便于實(shí)行標(biāo)準(zhǔn)化以及組織規(guī)模化的生產(chǎn)，從而顯著降低系統(tǒng)成本?？偩€的類(lèi)別很多，分類(lèi)方式多樣，僅僅按照應(yīng)用場(chǎng)合來(lái)分，可分為芯片總線、板內(nèi)總線、機(jī)箱總線、設(shè)備互連總線、現(xiàn)場(chǎng)總線及網(wǎng)絡(luò)總線等多種類(lèi)型。總線按其應(yīng)用領(lǐng)域可以分為計(jì)算機(jī)系統(tǒng)總線和測(cè)控總線。總線技術(shù)包含的內(nèi)容極為廣泛，我們主要討論在核科學(xué)和技術(shù)領(lǐng)域的總線技術(shù)。

總線技術(shù)總線是指計(jì)算機(jī)、測(cè)量?jī)x器、自動(dòng)測(cè)試系統(tǒng)內(nèi)部以及相互之103總線技術(shù)在核科學(xué)和技術(shù)領(lǐng)域內(nèi)早在上世記六十年代推出了CAMAC總線，以后又提出了快總線（FastBus）。但是這些總線系統(tǒng)沒(méi)有在其它領(lǐng)域得到推廣，市場(chǎng)很小，因而不僅成本很高，而且兼容性、開(kāi)放性、可靠性和可維護(hù)性等方面都存在問(wèn)題。當(dāng)今，在核科學(xué)和技術(shù)領(lǐng)域多采用工業(yè)界的通用總線。VME（VersaModuleEurocard）總線是一種通用的計(jì)算機(jī)總線，是一種開(kāi)放式架構(gòu)。它定義了一個(gè)在緊密耦合（closelycoupled）硬件構(gòu)架中可進(jìn)行互連數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)和連接外圍控制器件的系統(tǒng)。經(jīng)過(guò)多年的改造升級(jí)，VME系統(tǒng)已經(jīng)發(fā)展的非常完善，圍繞其開(kāi)發(fā)的產(chǎn)品遍及了工業(yè)控制、軍用系統(tǒng)、航空航天、交通運(yùn)輸和醫(yī)療等領(lǐng)域，在核電子和高能物理實(shí)驗(yàn)領(lǐng)域也已經(jīng)廣泛應(yīng)用。1987年推出的VXIbus系統(tǒng)是一種用于模塊化儀器的總線系統(tǒng)。它是VMEbus在儀器領(lǐng)域的擴(kuò)展，即VMEbusExtensionsforInstrumentation的縮寫(xiě)。VXIbus系統(tǒng)是在VMEbus系統(tǒng)的基礎(chǔ)上，針對(duì)儀器的特殊要求擴(kuò)展而成的。VXIbus系統(tǒng)具有模塊式結(jié)構(gòu)、高速數(shù)傳、系統(tǒng)組建及使用靈活方便、易于充分發(fā)揮計(jì)算機(jī)效能和標(biāo)準(zhǔn)化程度高等諸多優(yōu)點(diǎn)，因而得到迅速發(fā)展和推廣?？偩€技術(shù)在核科學(xué)和技術(shù)領(lǐng)域內(nèi)早在上世記六十年代推出了CAMA104總線技術(shù)外圍設(shè)備互連總線(PeripheralComponentInterconnect-PCI)由Intel公司于1993年提出后，很快成為PC行業(yè)新的事實(shí)上的標(biāo)準(zhǔn)，PCI總線是一種同步的、獨(dú)立于CPU的32/64位局部總線，帶來(lái)了真正的即插即用(PlugandPlay)功能，大大提高了系統(tǒng)的數(shù)據(jù)采集率。CompactPCI總線由多家廠商于1994年提出，是PCI總線的規(guī)范之一，也是PCI總線的增強(qiáng)和擴(kuò)展，在電氣上完全與PCI總線兼容，具有抗振顫和利于散熱等，更適合于工業(yè)測(cè)控的應(yīng)用。其數(shù)據(jù)寬度同PCI，最高傳輸速率可達(dá)528MB/s。PXI總線是1997年美國(guó)NationalInstrument(NI)公司發(fā)布的一種高性能低價(jià)位的開(kāi)放性、模塊化儀器總線。PXI是PCI在儀器領(lǐng)域的擴(kuò)展(PCIextensionsforInstrumentation)，是用于自動(dòng)測(cè)試系統(tǒng)機(jī)箱底板總線的規(guī)范，在機(jī)械結(jié)構(gòu)方面與CompactPCI總線的要求基本相同，不同的是PXI總線規(guī)范對(duì)機(jī)箱和印制電路板的溫度、濕度、振動(dòng)、沖擊、電磁兼容性和通風(fēng)散熱等提出了要求，與VXI總線的要求非常相似。在電氣