2021年燕京理工學(xué)院軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A(有答案)

2021年燕京理工學(xué)院軟件工程專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A（有答案）一、選擇題1、局部性原理是一個(gè)持久的概念，對(duì)硬件和軟件系統(tǒng)的設(shè)計(jì)和性能都有著極大的影響。局部性通常有兩種不同的形式：時(shí)間局部性和空間局部性。程序員是否編寫(xiě)出高速緩存友好的代碼，就取決于這兩方面的問(wèn)題。對(duì)于下面這個(gè)函數(shù)，說(shuō)法正確的是（）。intsumvec(intv[N]){inti,sum=0;for(i=0;i<N;i++)sum+=v[i]eturnsum;}isum，循環(huán)體具有良好的空間局部性i、sumv[N]，循環(huán)體具有良好的空間局部性isum，循環(huán)體具有良好的時(shí)間局部性isumv[N]22A15~A0（低），16K×164KB存儲(chǔ)器，則應(yīng)由地址碼（）譯碼產(chǎn)生片選信號(hào)。A.A15，A14 B.A0，AlC.A14，A13 D.A1，A23、當(dāng)滿足下列（）時(shí)，x>-1/2成立。x1l，x2~x41x11，x2~x4任意x10，x2~x41x10，X2~x4任意4、下列編碼中，能檢測(cè)出所有長(zhǎng)度小于或等于校驗(yàn)位（檢測(cè)位）是（）。A.循環(huán)冗余校驗(yàn)碼B.海明碼C.奇校驗(yàn)碼 偶校驗(yàn)5、十進(jìn)制-0.3125的8位移碼編碼為（）。A.D8H B.58H C.A8H D.28H6、內(nèi)部總線（又稱片內(nèi)總線）是指（）。A.CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線B.CPU和計(jì)算機(jī)系統(tǒng)的其他高速功能部件之間互相連接的總線C.多個(gè)計(jì)算機(jī)系統(tǒng)之間互相連接的總線D.計(jì)算機(jī)系統(tǒng)和其他系統(tǒng)之間互相連接的總線7、某總線共有88根信號(hào)線，其中數(shù)據(jù)總線為32根，地址總線為20根，控制總線36根，總線工作頻率為66MHz、則總線寬度為（），傳輸速率為（）A.32bit264MB/s B.20bit254MB/s C.20bit264MB/sD.32bit254MB/s8、某計(jì)算機(jī)主頻為1.2GHz，其指令分為4類，它們?cè)诨鶞?zhǔn)程序中所占比例及CPI如下表所示。該機(jī)的MIPS數(shù)是（）。A.100B.200C.400D.6009、CPU中不包括（）。A.B.指令寄存器C.地址譯碼器D通用寄存器10、下列關(guān)于指令流水線數(shù)據(jù)通路的敘述中，正確的是（）。A.B.ALUC.包含通用寄存器組和取指部件D.由組合邏輯電路和時(shí)序邏輯電路組合而成11、在程序執(zhí)行過(guò)程中，（）的循環(huán)之中。A.控制器B.CPU 指令存儲(chǔ)器 指令譯碼器12、假設(shè)某指令的一個(gè)操作數(shù)采用變址尋址方式，變址寄存器中的值為007CH，地址007CH0124HB000HB000H中的內(nèi)容為C000H，則該操作數(shù)的有效地址為（）。A.B124H B.Cl24H C.B07CH D.CO7CH13、在下列尋址方式中，（）方式需要先計(jì)算，再訪問(wèn)存。A.相對(duì)尋址 B.變址尋址 C.間接尋址 、B14、各種外部設(shè)備均通過(guò)（）電路，才能連接到系統(tǒng)總線上。A.外設(shè) 內(nèi)存 C.中斷 接口15、下列選項(xiàng)中，（）不是發(fā)生中斷請(qǐng)求的條件。A.一條指令執(zhí)行結(jié)束B(niǎo).I/O操作結(jié)束C.機(jī)器內(nèi)部發(fā)生故障D.DMA二、填空題16、軟磁盤(pán)和硬磁盤(pán)的 記錄方式基本相同，但在 和 上存在較大差別。17、指令尋址的基本方式有兩種方式和 方式。18、條件轉(zhuǎn)移、無(wú)條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于 類指令這類指令在指令格式中所表示的地址不的地址，而的地址。19、外圍設(shè)備大體分為輸入設(shè)備，輸出設(shè)備設(shè)備， 設(shè)備， 設(shè)備五大類。20、字節(jié)多路通道可允許多個(gè)設(shè)備進(jìn)型操作，數(shù)據(jù)傳送單位 21、在計(jì)算機(jī)術(shù)語(yǔ)中，和 和在一起稱為CPU，而將CPU和 合在一稱為主機(jī)。22、堆棧是一種特殊尋址方式，它采原理。按構(gòu)造不同，分為寄存堆棧和 堆棧。23、總線同步定時(shí)協(xié)議中，事件出現(xiàn)在總線的時(shí)刻信號(hào)確定，總線周期的長(zhǎng)是 的。24、存儲(chǔ) 并按 順序執(zhí)行，這是馮諾依曼型計(jì)算機(jī)的工作原理。25、目前的CPU包、 和cache、三、名詞解釋題26、指令：、統(tǒng)一編址：、匯編語(yǔ)言：29、四邊沿協(xié)議（全互鎖）：四、簡(jiǎn)答題30、在定點(diǎn)機(jī)和浮點(diǎn)機(jī)中分別如何判斷溢出？31、雙重分組跳躍進(jìn)位？32、存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？33、什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間的關(guān)系如何？五、計(jì)算題34、已知計(jì)算機(jī)的字長(zhǎng)為32位，存儲(chǔ)器的容量為1MR.如果按字節(jié)、半字、字、雙字尋址，尋址范圍各是多少？35、設(shè)有一個(gè)1MB容量的存儲(chǔ)器，字長(zhǎng)為32位，問(wèn)：若按字節(jié)編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？若按半字編址，地址寄存器、數(shù)據(jù)寄存器各為幾位？編址范圍為多大？若按字編址，地址寄存器、數(shù)據(jù)寄存器各為兒位？編址范圍為多大？36、已知兩個(gè)實(shí)數(shù)x=-68，y=-8.25，它們?cè)贑語(yǔ)言中定義為float型變量，分別存放在寄存器A和B中。另外，還有兩個(gè)寄存器C和D。A、B、C、D都是32位寄存器。請(qǐng)問(wèn)（要求用十六進(jìn)制表示二進(jìn)制序列）：寄存器A和B中的內(nèi)容分別是什么？x和yC中，寄存器C中的內(nèi)容是什么？x和yD中，寄存器DfloatIEEE754單精度格式。六、綜合題37、下圖為由8片2114芯片構(gòu)成的4K×8位的存儲(chǔ)器，與8位的一個(gè)微處理器相連，2114芯片為lK×4位的靜態(tài)RAM芯片。試問(wèn)：1）每一組芯片組的地址范圍和地址線數(shù)目。2）4KB的RAM尋址范圍是多少？3）存儲(chǔ)器有沒(méi)有地址重疊？38、假設(shè)指令流水線分為取指令（IF）、指令譯碼/讀寄存器（ID）、執(zhí)行/有效地址計(jì)算（EX）、存儲(chǔ)器訪問(wèn)（MEM）、結(jié)果寫(xiě)回寄存器（WB）5個(gè)過(guò)程段?，F(xiàn)有下列指令序列進(jìn)入該流水線。①ADDR1，R2，R；②SUBR4，R1，R5；③ANDR6，R1，R7；④ORR8，R1，R9；⑤XORR10，R1，R11；請(qǐng)回答以下問(wèn)題：1）如果處理器不對(duì)指令之間的數(shù)據(jù)相關(guān)進(jìn)行特殊處理，而允許這些指令進(jìn)入流水線，試問(wèn)上述指令中哪些將從未準(zhǔn)備好數(shù)據(jù)的R1寄存器中取到錯(cuò)誤的數(shù)據(jù)？2）假如采用將相關(guān)指令延遲到所需操作數(shù)被寫(xiě)回到寄存器后再執(zhí)行的方式，以解決數(shù)據(jù)相關(guān)的問(wèn)題，那么處理器執(zhí)行該指令序列需占用多少個(gè)時(shí)鐘周期？39、某指令系統(tǒng)字長(zhǎng)12位，地址碼取3位，試提出一種方案，使該系統(tǒng)有4條三地址指令、8條二地址指令、150條一地址指令。列出操作碼的擴(kuò)展形式并計(jì)算操作碼的平均長(zhǎng)度。參考答案一、選擇題、C、A、A、A、B、A、A8、C9、C、A、A、C、D、D、A二、填空題16、存儲(chǔ)原理結(jié)構(gòu)性能17、字向位向18、程序控制類操作數(shù)下一條指令19、外存數(shù)據(jù)通信過(guò)程控制20、傳輸字節(jié)21、運(yùn)算器控制器存儲(chǔ)器22、數(shù)據(jù)先進(jìn)后出存儲(chǔ)器23、總線時(shí)鐘固定24、程序地址25、控制器運(yùn)算器三、名詞解釋題26、指令：是一種經(jīng)過(guò)編碼的操作命令，它指定需要進(jìn)行的操作，支配計(jì)算機(jī)中的信息傳遞以及主機(jī)與輸入輸出設(shè)備之間的信息傳遞，是構(gòu)成計(jì)算機(jī)軟件的基本元素。27、統(tǒng)一編址：就是將外圍設(shè)備中的控制寄存器、數(shù)據(jù)寄存器、狀態(tài)寄存器和內(nèi)存單元一起編排地址。28、匯編語(yǔ)言：采用文字方式（助記符）表示的程序設(shè)計(jì)語(yǔ)言，其中大部分指令和機(jī)器語(yǔ)言中的指令一一對(duì)應(yīng)，但是不能被計(jì)算機(jī)的硬件直接識(shí)別。29、四邊沿協(xié)議（全互鎖）：全互鎖的總線通信異步方式，就緒信號(hào)和應(yīng)答信號(hào)的上升邊沿和下降邊沿都是觸發(fā)邊沿。四、簡(jiǎn)答題30、解析：定點(diǎn)機(jī)定點(diǎn)機(jī)中可分別采用單符號(hào)位和雙符號(hào)位判斷補(bǔ)碼加/減運(yùn)算是否溢出，其中單符號(hào)位又分為兩種方法：若參加運(yùn)算的兩個(gè)操作數(shù)符號(hào)相同，結(jié)果的符號(hào)位又與操作數(shù)的符號(hào)不同，則為溢出?！啊?雙符號(hào)位判別方法：當(dāng)最后的運(yùn)算結(jié)果兩位符號(hào)位為10或者01時(shí)，溢出，10表示負(fù)溢出，01表示正溢出。浮點(diǎn)機(jī)浮點(diǎn)機(jī)中的溢出根據(jù)階碼來(lái)判斷。當(dāng)階碼大于最大正階碼時(shí)，即為浮點(diǎn)數(shù)溢出：當(dāng)階碼小于最小負(fù)階碼時(shí)，按機(jī)器零處理。31、答：n位全加器分成若干大組，大組內(nèi)又分成若干小組，大組中小組的最高進(jìn)位同時(shí)產(chǎn)生，大組與大組間的進(jìn)位串行傳送32、答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。Cache-主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPUCache-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（址空間）空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來(lái)說(shuō)都是透明的。33、答：指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)間。機(jī)器周期也稱為CPU通常等于取指時(shí)間（或訪存時(shí)間）。時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位。一個(gè)指令周期由若干個(gè)機(jī)器周期組成，每個(gè)機(jī)器周期又由若干個(gè)時(shí)鐘周期組成。五、計(jì)算題34、解：首先1MB=8Mhit（為了在后面的計(jì)算中單位統(tǒng)一）按字節(jié)尋址時(shí)，尋址范圍為：8Mbit/8bit=lMB。按半字尋址時(shí)，尋址范圍為：8Mbit/16bit=512KB。按字尋址時(shí)，尋址范圍為：8Mbit/32bit=256KB。按雙字尋址時(shí)，尋址范圍為：8Mbit/64bit=128KB。35、解析：字長(zhǎng)為32位，若按半字編址，則每個(gè)存儲(chǔ)單元存放16位；若按字編址，則每個(gè)存儲(chǔ)單元存放32位。若按字節(jié)編址，1MB=220×8bit208位，編址范圍為00000H~FFFFFH。19位，數(shù)據(jù)寄存器為1600000H~7FFFFH。18位，數(shù)據(jù)寄存器為3200000H~3FFFFH。歸納總結(jié)：主存容量確定后，編址單位越大，對(duì)應(yīng)的存儲(chǔ)單元數(shù)量就越少。因此，隨著編址單位的變大，地址寄存器的位數(shù)減少，數(shù)據(jù)寄存器的位數(shù)增加。其實(shí)這個(gè)可以這么來(lái)理解，醫(yī)院需要放置1000個(gè)床位，每個(gè)房間放的床位多了，需要的房間自然就少了。36、解析：floatIEEE754單精度格式。x=-68=-（1000100）2=-1.0001×26，符號(hào)位為l，階碼為127+6=128+5=（10000101）2，尾數(shù)為1.0001，所以小數(shù)部分為00010000000000000000000，合起來(lái)整個(gè)浮點(diǎn)數(shù)表示為11000010100010000000000000000000，寫(xiě)成十六進(jìn)制為C2880000H。1，階碼為1.00001，所以小數(shù)部分為00001000000000000000000，合起來(lái)整個(gè)浮點(diǎn)數(shù)表示為11000001000001000000000000000000，寫(xiě)成十六進(jìn)制為Cl040000H。兩個(gè)浮點(diǎn)數(shù)相加的步驟如下。①對(duì)階：Ex=10000101，Ey=10000010，則x [E-E]=[Ex]+[-Ey]=10000101+01111110=0000x 補(bǔ) 補(bǔ) 補(bǔ)yEx大于E，所以對(duì)y進(jìn)行對(duì)階。對(duì)階后，y=-0.00100001×26。y②尾數(shù)相加：x的尾數(shù)為-1.000100000000000000000，y的尾數(shù)為-0.00100001000000000000000。用原碼加法運(yùn)算實(shí)現(xiàn)，兩數(shù)符號(hào)相同，做加法，結(jié)果為-1.001100010000000000000000000。即x加y的結(jié)果為-1.00110001×24，所以符號(hào)位為1，尾數(shù)為00110001000000000000000，階碼為127+6=128+5，即10000101，合起來(lái)為11000010100110001000000000000000，轉(zhuǎn)換為十六進(jìn)制形式為C2988000H。所以寄存器C中的內(nèi)容是C2988000H。兩個(gè)浮點(diǎn)數(shù)相減的步驟同加法，對(duì)階的結(jié)果也一樣，只是尾數(shù)相減。尾數(shù)相減：x的尾數(shù)為-1.00010000000000000000000，y的尾數(shù)為-0.00100001000000000000000。用原碼減法運(yùn)算實(shí)現(xiàn)，兩數(shù)符號(hào)相同，做減法。符號(hào)位取大數(shù)的符號(hào)，為1：數(shù)值部分為大數(shù)加小數(shù)負(fù)數(shù)的補(bǔ)碼，即1.00010000000000000000000+1.11011111000000000000000=0.111011110000000000000002x減y的結(jié)果為-0.11101111×26=-1.1101111×25，所以符號(hào)位為1，尾數(shù)為11011110000000000000000，階碼為127+5=128+4=（10000100），合起2來(lái)為11000010011011110000000000000000，轉(zhuǎn)換為十六進(jìn)制形式為C26F0000H。所以寄存器D中的內(nèi)容是C26F0000H。六、綜合題37、解析：先由兩片2114芯片構(gòu)成lK×8位的芯片組，再由4個(gè)芯片組構(gòu)成4K×8位的存儲(chǔ)器。從圖3-48可以看出，地址線A13~A10在圖中沒(méi)有出現(xiàn)，說(shuō)明采用部分譯碼方式。10芯片組的容量為1024B，需要10根地址線（A9~A ），故地址范圍為10000H~3FFH。10 13 10 13 根據(jù)圖3-48