元件1-tmvTM7705是應(yīng)用于低頻測量23通道模擬前端該器件可以接受

TM7705是應(yīng)用于低頻測量的2/3通道的模擬前端。該器件可以接受直接來自傳感器Σ-Δ16TM7705只需2.7~3.3V或4.75~5.25V單電源。TM7705是雙通道全差分模擬輸入，帶有一個(gè)差分基準(zhǔn)輸入。當(dāng)電源電壓為5V、基準(zhǔn)電壓為2.5V時(shí)，該器件都可將輸入信號(hào)范圍從0~+20mV到0~+2.5V的信號(hào)進(jìn)行處理。還可處理±20mV~±2.5V的雙極性輸入時(shí)，可處理0~+10mV到0~+1.225V的單極性輸入信號(hào)，它的雙極性輸入信號(hào)范圍是±10mV到±1.225V。因此，TM7705可以實(shí)現(xiàn)2/3TM7705DSPTM770516（DIP、16（0.3）SOIC、16TSSOP、16腳SOP和16腳SSOP封裝。3V電壓時(shí)，最大功耗為16腳DIP、SOIC(寬體)、TSSOP、SOP和SSOP 1以TM7705的串行數(shù)據(jù)。該串行時(shí)鐘可以是連續(xù)時(shí)鐘以連續(xù)的脈沖串傳送所有數(shù)據(jù)。反之，它也可以是非連續(xù)時(shí)鐘，將信息以小批型數(shù)據(jù)發(fā)送給TM77052MCLK體/諧振器可以接在MCLKIN和MCLKOUT二引腳之間。此外，MCLKINCMOS兼容的時(shí)鐘驅(qū)動(dòng)，而MCLKOUT范圍為500kHz~5MHz3MCLKMCLKINMCLKOUT之間。如果在MCLKIN引腳處接上一個(gè)外部時(shí)鐘，MCLKOUT將提供CLKDISMCLKOUT4片選，低電平有效的邏輯輸入，選擇TM7705。將該引腳接為低電平，TM7705（SCLKDIN和DOUT。在串行總線上帶有多個(gè)器件的系統(tǒng)中，可由CS對(duì)這些器件作出選擇，或在與TM7705通信時(shí)，CS56789REFREFIN（+）REFIN（-。REFIN（+）可以取REFIN（-基準(zhǔn)輸入端。TM7705差分基準(zhǔn)輸入的負(fù)輸入端。REFIN（-）VDDGNDREFIN（+）大于REFIN（-AIN2（-邏輯輸出。這個(gè)輸出端上的邏輯低電平表示可從TM7705的數(shù)據(jù)寄存器獲取新的輸出字。完成對(duì)一個(gè)完全的輸出字的讀操作后，DRDY引腳立即回到高電平。如果在兩次輸出更新之間，不發(fā)生數(shù)據(jù)讀出，DRDY將在下一次輸出更新前500×tCLKIN時(shí)間返回高電平。當(dāng)DRDY處于高讀操作。當(dāng)數(shù)據(jù)被更新后，DRDY又將返回低電平。DRDY也用來指示何時(shí)TM7705已經(jīng)完成片內(nèi)的校準(zhǔn)序列六、極限參數(shù)（TA=+25℃，除非另有說明VDD-0.3V模擬輸入電壓對(duì)-0.3V～VD基準(zhǔn)輸入電壓對(duì)-0.3V～VD數(shù)字輸入電壓對(duì)-0.3V～VD數(shù)字輸出電壓對(duì)-0.3V～VD工作溫度范圍（商業(yè)級(jí)，B功耗（塑料DIP封裝θJA引腳溫度（焊接，10秒功耗（SOICθJA熱阻引腳溫度（焊接汽相（60紅外線（15秒功耗（SSOP封裝θJA熱阻引腳溫度（焊接汽相（60紅外線（15抗DDBSTATICNoMissingBits BSTATICNoMissingBits Notch<60OutputSeeTablesand SelectedIntegral%ofFSRFilterNotch<60Hz.UnipolarOffsetSeeUnipolarOffsetμV/℃BipolarZeroSeeNoteBipolarZeroμV/℃ForμV/℃ForPositiveFull-ScaleSeeFull-ScaleDrift4μV/℃GainSeeGainDrift4ppmofFSR/ -Scale%ofFSR/℃ -Scale1ForGainsof1toμV/℃ForGainsof8toOGINPUTS/REFERENCESpecificationsforAINandREFINUnlessNotedInputCommon-Mode5VdBdBdB dB3VdBdBdB dBdBForFilterNotchesdBForFilterNotches dBForFilterNotches dBForFilterNotchesmon-deREFINGNDtoVmintoVdeAINVoltage2。9BUFBitofSetupmon-deAINVoltage2。BUFBitofSetupAINDCInput1nApFAINDifferentialEPGIN11UnipolarInputRange(B/UBitSetupNBipolarInputRange(B/UBitSetupC/ForGainsof1toForGainsof8toReferencelnputREFIN(+)—REFIN(－.F SpecifledREFIN(+)—REFIN(－. SpecifledREFINLOGICInputAllInputsExceptμAμAAllInputsExceptandMCLKINLInputLow5V3VILInputHighV=VandSCLK Triggered=5VVmin/VVmin/V+—Vmin/VTriggeredV+MCLKIN=5VINLInputLowVILInputHighVMCLKIN=3VINLInputLowVILInputHighVLOGICOUTPUTS(IncludingMCLKL,tutLowVI=80AExceptforMCLKOUT.12.L,tutLowVI=10AExceptforMCLKOUT.12. 4VExceptforOUT.12. VExceptforOUT.12.μAFloating9pFDataOutputUnipolarBipolarSYSTEMCalibrationLimit14RVGAINIstheSelectedPGAGain(1to128)CalibrationLimit14VGAINIstheSelectedPGAGain(1to128)OffsetCalibrationFVGAINIstheSelectedPGAGain(1to128)InputF)VGAINIstheSelectedPGAGain(1to128)F)VGAINIstheSelectedPGAGain(1to128)POWERVD+2.7toVmintoForSpecifiedDINandCLKmABUFCLINz.Gisof1mABUFCLIMz.Gisof1mAof1tomA .Gainsof8tomA .Gainsof1tomA .Gainsof8toD+4.75VminForSpecifiedPowerSupply rlMCLKINandCLKmABUFCLIMz.Gisof1mABUFCLIMz.Gisof1mA .Gainsof1tomA .Gainsof8tomA .Gainsof1tomA .Gainsof8toμA.V=5.SeFigure8μA.3VPowerSeeNotedB正滿標(biāo)度誤差包括零標(biāo)度誤差（Zero-ScaleError（單極性偏移誤差或雙極性零誤（單極性偏移漂移或雙極性零漂移）且適用于單極性及GND-200mV時(shí)，器件功能有效，但在高溫時(shí)漏電流將增加。-端的電壓；對(duì)TM7706而言是指COMMON輸入端。輸入模擬電壓不應(yīng)超過VDD+30mV,不應(yīng)低于GND-30mV。GND-200mV的輸入電壓也可采用，但高溫時(shí)VREF=REFIN（+）－REFIN（-CMOSMCLKOUT將輸出全0。VDD+30mVGND－30mV隨晶體和諧振器的類型而變化（見“時(shí)鐘和振蕩器電路”部分。在等待模式下，外部的主時(shí)鐘繼續(xù)運(yùn)行，5V電壓時(shí)等待電流增加到150μA，3V電壓時(shí)增加到75μA。當(dāng)用晶體或陶瓷諧振器作為器件的時(shí)鐘源時(shí)，內(nèi)部振蕩器在等（參看“等待模式”在直流狀態(tài)測量，適用于選定的通頻帶。50Hz時(shí)，PSRR超過120dB（濾波器陷波25Hz50Hz60HzPSRR120dB（20Hz60Hz。124DD+VCLKIN=2.4567MHz；Input0=0V，LogicLimitatTMIN(BfCLKILimitatTMIN(BfCLKI34 OscillatororExternallyMHzforSpecifiednsMasterClockInputLowTime.t/nsMasterClockInputHighnsDRDYHighnsRead0nsDRDYtoCSSetupnsCSFallingEdgetoSCLKRisingEdgeSetupTime0nsSCLKFallingEdgetoDataValidns=VnsVnsSCLKHighnsSCLKLow0nsCSRisingEdgetoSCLKRisingHoldnsBusRelinguishTimeafterSCLKns=VnsVnsSCLKFallingEdgetoDRDYWritensCSFallingEdgetoSCLKRisingEdgeSetupTimensDataValidtoSCLKRisingEdgensDataValidtoSCLKRisingEdgensSCLKHighnsSCLKHigh0nsCSRisingEdgetoSCLKRisingEdgeHoldTime樣品測試溫度為+25℃以保證一致性。所有的輸入信號(hào)滿足：r=fV10%~90%且1.6V電平計(jì)時(shí)1617KN占空比為45%~55%。只要TM7705不在等待模式下，必須提供CKN。在這種情況下如果沒有時(shí)鐘，器件就會(huì)吸取較規(guī)定更大的電流并可能變CLKN2.4567MHz時(shí)進(jìn)行生產(chǎn)測試，以保證器400kHz這些數(shù)字是在圖1的負(fù)載電路下測定的。它們被定義為輸出通過VL或該數(shù)值是在數(shù)據(jù)輸出為0.5V時(shí)測量的（負(fù)載情況如圖1所示。然后被測的數(shù)值又推輸出更新后，DRDY在第一次從器件讀出后返回高電平。當(dāng)DRDY為高電平時(shí)，如果表1、3顯示了TM7705在可選陷波為器件的-3dB頻率時(shí)的輸出噪聲（有效值，由時(shí)鐘寄存器的FS0和FS1選擇。這些給出的數(shù)字是在雙極性輸入REF V=5V時(shí)的數(shù)值。這些數(shù)值是器件工作在緩沖模式或非緩沖模式，模擬輸入電壓為0V時(shí)產(chǎn)生的典型值。表2、4顯示了輸出噪聲峰-峰值。特別要注意的是這些數(shù)字所表示的分辨率將是沒有代碼閃爍的。這些數(shù)值不是基于有效值（RSM）而是基于峰-峰值計(jì)量的噪聲。這些給出的數(shù)值適用于緩沖模式和非緩沖模式下雙極性輸入范圍R 的CLKDIV位置為0。表 輸出噪聲（RMS）與增益和輸出更新速率的關(guān)系（5V電壓Filter RMSNoiseinμO/P—3DataRate1248MCLK50Hz8MCLK8表 峰-峰值（Peak-Peak）分辨率與增益和輸出更新速率的關(guān)系（5V電壓FilterTypicalPeak-to-PeakResolutionO/P—3DataRate1248MCLK50HzMCLK表 輸出噪聲（RMS）與增益和輸出更新速率的關(guān)系（3V電壓FilterTypicalOutputRMSNoiseinO/P—3DataRate1248MCLK50HzMCLK表 峰-峰值（Peak-Peak）分辨率與增益和輸出更新速率的關(guān)系（3V電壓FilterTypicalPeak-to-PeakResolutionO/P—3DataRate1248MCLK50HzMCLK寫通信寄存器，然后才能寫選定的寄存器。所有的寄存器（包括通信寄存器本身和輸出數(shù)寄存器還控制等待模式和通道選擇，此外DRDY狀態(tài)也可以從通信寄存器上讀出。第通信寄存器（RS2、RS1、RS0=0、0、的狀態(tài)。這是接口的默認(rèn)狀態(tài)，在上電或復(fù)位后，TM7705寄存器一次寫操作。在接口序列丟失的情況下，如果在DIN高電平的寫操作持續(xù)了足夠長的時(shí)間（至少32個(gè)串行時(shí)鐘周期，TM7705表 通信寄存*括號(hào)內(nèi)為上電復(fù)位的缺省值0/DRDY對(duì)于寫操作，必須有一個(gè)“0”被寫到這位，以便通信寄存器上的寫操作能夠該位直到有一個(gè)“0”被寫入該位。一旦有“0”寫到0/DRDY位，以下的7位將被裝載到通信寄存器。對(duì)于讀操作，該位提供器件的DRDY標(biāo)志。該位的狀態(tài)與DRDY輸出引腳的狀態(tài)相同。RS2-RS0寄存器選擇位。這3個(gè)位選擇下次讀/寫操作在8個(gè)片內(nèi)寄存器中的哪一個(gè)上發(fā)生，見表6（附寄存器大小。當(dāng)選定的寄存器完成了讀/寫操作后，器件返回到等待通信寄存器下一次寫操作的狀態(tài)。它不會(huì)保持在繼續(xù)原寄存器的狀態(tài)。60008?TitanMicro -00位位位10081011102411124R/W 作是寫，“1“表示下次操作是讀。 電源電流僅為10μA。在等待模式時(shí)，器件將保持它的校準(zhǔn)系數(shù)和控制字信息。寫“0CHI-CH0通道選擇。這2個(gè)位選擇一個(gè)通道以供數(shù)據(jù)轉(zhuǎn)換或校準(zhǔn)系數(shù)，如表7所示。器件內(nèi)的3對(duì)校準(zhǔn)寄存器用來校準(zhǔn)系數(shù)。如表7和8所示了哪些通道組合是具有獨(dú)立的校準(zhǔn)系數(shù)的。當(dāng)CH11CH00時(shí)，由表可見對(duì)TM7705是AIN1（-）輸入腳在內(nèi)部自己短路。這可以作為評(píng)估噪聲性能的一種測試方法（無外部噪聲源。在這種模式下，AIN1（-）/COMMON輸入端7TM7705AIN（+AIN（-00AIN1（+AIN1（-01AIN2（+AIN2（-10AIN1（-AIN1（-11AIN1（-AIN2（-89表 設(shè)置寄存器的 0001自校準(zhǔn)。在通信寄存器的CH1和CH2選中的通道上激活自校準(zhǔn)。這是一步校準(zhǔn)，完成MD1和MD00DRDYDRDY度校準(zhǔn)是在輸入端內(nèi)部短路（零輸入）和選定的增益下完成的；滿標(biāo)度校準(zhǔn)是在選定F10和?TitanMicro -入電壓應(yīng)保持穩(wěn)定。開始校準(zhǔn)時(shí)DRDY輸出或DRDY位為高電平，零標(biāo)度系統(tǒng)校準(zhǔn)完到正常模式，即MD1和MD0皆為011始校準(zhǔn)時(shí)DRDY輸出或DRDY位為高電平，滿標(biāo)度系統(tǒng)校準(zhǔn)完成后又回到低電平，這時(shí)，在數(shù)據(jù)寄存器上產(chǎn)生一個(gè)新的有效字。校準(zhǔn)結(jié)束時(shí)，器件回到正常模式，即MD1和MD0皆為0 增益選擇位。這些位負(fù)責(zé)片上的PGA的增益設(shè)置，如表10。表10 000100120104011810010單極性/雙極性工作。BUF“0”表示片內(nèi)緩沖器短路，緩沖器短路后，電源電流降低。此位處于高FSYNC濾波器同步。該位處于高電平時(shí)，數(shù)字濾波器的節(jié)點(diǎn)、濾波器控制邏輯和校準(zhǔn)控平時(shí)，調(diào)制器和濾波器開始處理數(shù)據(jù)，并在3×（1/輸出更新速率）時(shí)間內(nèi)（也就是濾器的穩(wěn)定時(shí)間）產(chǎn)生一個(gè)有效字。FSYNCDRDY輸出復(fù)位（如果它是低電平。811表 TM7705 位。邏輯“1”表示 主時(shí)鐘在MCLKOUT引腳上輸出。 MCLKOUT輸出引腳處于低電平。這種特性使用戶可以靈活地使用MCLKOUT引腳，例如可將MCLKOUT做為系統(tǒng)內(nèi)其它器件的時(shí)鐘源，也可關(guān)掉MCLKOUT，使器件具有省電性能。當(dāng)在MCLKIN上連一個(gè)外部主時(shí)鐘，TM7705繼續(xù)保持內(nèi)部時(shí)鐘，并在CLKDIS位有效時(shí)仍能進(jìn)行正常轉(zhuǎn)換。當(dāng)在MCLKIN和TM7705時(shí)鐘將會(huì)停止，也不進(jìn)行模數(shù)轉(zhuǎn)換。CLKDIVCLKDIV1MCLKINTM7705OUT之間用一個(gè)4.9152MHz的晶體，而在器件內(nèi)部用規(guī)定的2.4576MHz進(jìn)行操作。CLKDIV置為邏輯0，則MCLKIN引腳處的頻率實(shí)際上就是器件內(nèi)部的CLK時(shí)鐘位。CLK位應(yīng)根據(jù)TM7705如果器件的主時(shí)鐘頻率為1MHz（CLKDIV=0）或2MHz（CLKDIV=1，則FS0一起）選擇器件的輸出更新率。如果CLK沒有按照主時(shí)鐘頻率進(jìn)行正確的設(shè)置，則TM7705的工作將不能達(dá)到指標(biāo)。FS1，F(xiàn)S0濾波器選擇位，它與CLK一起決定器件的輸出更新率。表12顯示了濾波器的第一陷波和-3dB頻率。片內(nèi)數(shù)字濾波器產(chǎn)生sinc3（或sinx/x3）濾波器響應(yīng)。與益將影響分辨率。表1至表4示出了濾波器的陷波頻率和增益對(duì)輸出噪聲和器件分辨率的影響。器件的輸出數(shù)據(jù)率（或有效轉(zhuǎn)換時(shí)間）等于由濾波器的第一個(gè)陷波選定的頻率。例如，如果濾波器的第一個(gè)陷波選在50Hz，則每個(gè)字的輸50Hz2ms 如果第一個(gè)陷波在500Hz，則穩(wěn)定時(shí)間為8ms（最大。通過對(duì)步進(jìn)輸入的同步，這個(gè)穩(wěn)定時(shí)間可以減少到3×（1/輸出數(shù)據(jù)率。換句話說，如果在FSYNC位為高時(shí)發(fā)生步進(jìn)輸入，則在FSYNC位返回低后3×（1/輸出數(shù)據(jù)率）時(shí)間內(nèi)達(dá)到穩(wěn)定。濾波器－3dB頻率=0.262×濾波器第一個(gè)陷波頻率表 00000101026.201120052.41005013.11016015.711025065.5111500131 假定MCLKIN，CLKDIV數(shù)據(jù)寄存器（RS2、RS1、RS0=0、1、數(shù)據(jù)寄存器是一個(gè)16位只讀寄存器，它包含了來自TM7705的轉(zhuǎn)換結(jié)果。如果回到準(zhǔn)備對(duì)通信寄存器的寫操作，但是向器件寫入的16位數(shù)字將被TM7705忽略。（RS2、RS1、RS01、0、0）：00測試寄存器用于測試器件時(shí)。建議用戶不要改變測試寄存器的任何位的默認(rèn)值（上電或復(fù)位時(shí)自動(dòng)置入全0），否則當(dāng)器件處于測試模式時(shí)，不能正確運(yùn)行。=TM7705包含幾組獨(dú)立的零標(biāo)度寄存器，每個(gè)零標(biāo)度寄存器負(fù)責(zé)一個(gè)輸入通道。它們皆為24位讀/寫寄存器，24位數(shù)據(jù)必須被寫之后才能傳送到零標(biāo)度校準(zhǔn)寄存器。零標(biāo)度寄7。當(dāng)器件被設(shè)置成允許通過數(shù)字接口這些寄存器時(shí)，器件本身不再寄存器系數(shù)以使輸出數(shù)據(jù)具有正確的尺度。結(jié)果，在校準(zhǔn)寄存器（無論是讀/寫操作）后，從器件寫操作。這類事件可以通過以下方法避免：在校準(zhǔn)寄存器開始工作前，將模式寄存器的FSYNC位置為高電平，任務(wù)結(jié)束后，又將其置為低電平。=TM7705包含幾個(gè)獨(dú)立的滿標(biāo)度寄存器，每個(gè)滿標(biāo)度寄存器負(fù)責(zé)一個(gè)輸入通道。它們皆為24位讀/寫寄存器，24位數(shù)據(jù)必須被寫之后才能傳送到滿標(biāo)度校準(zhǔn)寄存器。滿標(biāo)度寄7。當(dāng)器件被設(shè)置成允許通過數(shù)字接口這些寄存器時(shí)，器件本身不再寄存器系數(shù)以使輸出數(shù)據(jù)具有正確的尺度。結(jié)果，在校準(zhǔn)寄存器（無論是讀/寫操作）后，從器件寫操作。這類事件可以通過以下方法避免：在校準(zhǔn)寄存器開始工作前，將模式寄存器的FSYNC位置為高電平，任務(wù)結(jié)束后，又將其置為低電平。前面已提到，TM7705包括很多種校準(zhǔn)類型，表13總結(jié)了這些校準(zhǔn)類型、操作內(nèi)容及 法是：監(jiān)視DRDY，若DRDY返回低數(shù)據(jù)就是校準(zhǔn)結(jié)束后的一次正常的轉(zhuǎn)換結(jié)果。第二種方法就是：監(jiān)視設(shè)置寄存器的MD1、上要早，也就是能更快地知道校準(zhǔn)是否結(jié)束。Mode位（即MD1、MD0）返“0”前的持續(xù)時(shí)間如表13所示，DRDY回到低電平的過程則包括一次正常的轉(zhuǎn)換時(shí)間和使第一次轉(zhuǎn)換結(jié)果具有正確刻度的延遲時(shí)間pp不超過2000CLKN這表13校準(zhǔn)過程DRDY的時(shí)間+6×1/9×1/輸出頻率使用AIN@3×1/使用AIN@3×1/或工藝控制中的低頻信號(hào)的轉(zhuǎn)換而設(shè)計(jì)的。它包括一個(gè)Σ-Δ（或電荷平衡）ADC、片內(nèi)的電源電流僅為320μA，使得它理想地用于電池供電的儀器中。器件具有兩種可選電源電壓范圍分別是2.7～3.3V或4.75～5.25V。TM77052TM77063通道。輸入通道的可選增益為、、、、、、和128，當(dāng)基準(zhǔn)輸入電壓為2.5V時(shí)允許器件接受0mV~+20mV0V~+2.5V±20mV±2.5V的雙極性信號(hào)?；鶞?zhǔn)電壓為1.225V時(shí)，在單極性模式下，輸入范圍是0mV~+10mV至0V~±1.225V，雙極性模式下，輸入范圍是±10mV~±1.225V。說明：對(duì)TM7705而言雙極性輸入范圍是相對(duì)于AIN（-）的，對(duì)TM7706COMMON的而不是對(duì)GND的。擬信采頻時(shí)鐘KIN定增益決定。電荷平衡A/D轉(zhuǎn)換（-Δ調(diào)制器）將采樣信號(hào)轉(zhuǎn)化為占空比包含數(shù)字信息的數(shù)字脈沖鏈。模擬輸入端的可編程增益功能配合-Δ調(diào)制器，修正輸入的采樣頻率，以獲得更高的增益。in3低通數(shù)字濾波器處理-Δ調(diào)器的輸出并以一定的速率更新輸出寄存器，這速率由濾波器第一個(gè)陷波的頻率決定。輸出數(shù)據(jù)可以從串行端口上隨機(jī)地或周期性地讀出讀出速率可為不超過輸出寄存器更新速率的任意值數(shù)字濾波器的第一個(gè)陷波頻率（以及3dB頻率）可以通過設(shè)置寄存器的F0和F1編程。當(dāng)主時(shí)鐘的頻率為2.4576Hz時(shí)第一陷波頻率的可編程范圍為50H~500Hz，dB頻率的范圍為13.H~131H。主時(shí)鐘頻率為1 MHz時(shí)，第一陷波頻率的可編程范圍為20Hz~200Hz，3dB頻率的范圍為.4H。圖10是TM7705的基本連接電路圖，如圖所示，模擬電壓為+5V；精密的+2.5V基準(zhǔn)電壓AD780為器件提供基準(zhǔn)源。在數(shù)字信號(hào)這邊，器件被配置成三線工作，CS接地。石配置同樣適用于TM7706。TMTM

圖 TM7705的基本連接電路TM7705包括2個(gè)模擬輸入對(duì)，即AIN（+）,AIN（-）和AIN2（+，AIN2（-。信號(hào)以各自的AIN（-）端為參考。TM7705包括3個(gè)偽差分模擬輸入對(duì)，AIN1、AIN2和AIN3，這些輸入對(duì)以器件的COMMON輸入端為參考。在非緩沖模式下，共模輸入范圍是從GND到D。模擬輸入電壓的絕對(duì)值處在GND-30mV和V30mV之間。這就表明器件可以處理所有增益的單、雙極性輸入信號(hào)。25℃時(shí)，在不使性能下降的情況下，模擬輸入可以達(dá)到絕對(duì)電壓GND-（leakage-current）隨溫度上升而顯著增大。在緩沖模式下，模擬輸入端能處理更大的電源阻抗，但絕對(duì)輸入電壓范圍被限制在GND+50mV到V+30mV之間，它非緩沖模式下，模擬輸入端直接連接7pF的采樣電容器SAP。直流輸入漏電流的最大值為1nA。其結(jié)果是，模擬輸入端連接了一個(gè)以輸入采樣速率轉(zhuǎn)換的動(dòng)態(tài)負(fù)載（見圖11，SAM由（+）充電，然后向AIN（-）放電。開關(guān)的有效接通電阻（W）的典型值是每個(gè)輸入采樣周期，M必須通過SW和外部電源阻抗為其充電。緩沖模式下，源阻抗意味著對(duì)SAMP較長的充電時(shí)間，這可能導(dǎo)致器件的增益誤差14列出了非緩沖模式下，容許的外部電阻/電容值。說明：表中的電容值是外部電容值加上器件引腳和引腳支架的10pF電容的總和。圖 表 無16位增益誤差的外部電阻及電容值（非緩沖模式緩沖模式下，從模擬輸入端看入的是片內(nèi)緩沖放大器的高阻抗輸入級(jí)SAM通過5CLKz，fCLKN=增益選擇無關(guān)。但是，大于115/SAMP×fS,SAMP入采樣電容器fS是輸入采樣率。表 器件能夠處理模擬輸入端的負(fù)電壓，因?yàn)槟M輸入電壓不能小于-30mV，以確保器件的正TM7705，AINAIN1(-)為基準(zhǔn)；對(duì)于TM7706，加到模擬輸入通道的電壓以COMMON為基準(zhǔn)。例如，若AIN1(-)=2.5V，單極性輸入，增益為RF=+2.5V,那么AIN1(+)端的輸入+2.5~+3.75V；若AIN1(-)=+2.5VTM7705配置成雙極性輸入，增益為2RV，那么AIN1(+)端的模擬輸入電壓范圍是+1.25~+3.75V（也就是2.5V±1.25V。選擇單極性還是雙極性輸入是由設(shè)置寄存器的BU位來決定的。無論是REFIN（+）和REFIN（-）為TM7705提供差分基準(zhǔn)輸入功能，差分輸入的共模范圍是N~V。當(dāng)TM7705以5V電源電壓工作時(shí)，基準(zhǔn)電壓為+2.5V；電源電壓為3V時(shí)，基準(zhǔn)電壓為+1.225V。當(dāng)F降至1V時(shí)，TM7705仍然可以工作，但隨著性能的降低，輸出噪聲會(huì)變大。為確保器件能夠準(zhǔn)確無誤的工作，必須使REFIN（+）大于在這種情況下，采樣開關(guān)電阻典型是5kΩ，而基準(zhǔn)電容器（CRE隨增益而變化?；鶞?zhǔn)輸入的采樣率為fLKN且不隨增益而改變。增益為1和2時(shí)，REF為8pF；增益為16時(shí)，REF為5.5pF；當(dāng)增益為32時(shí)，REF是4.25pF；增益為64時(shí)REF為3.625pF；而當(dāng)增益達(dá)到128時(shí)RE為3.3125pF。表1到4列出的是模擬輸入信號(hào)為0V時(shí)的輸出噪聲特性，它有效地消除了基準(zhǔn)噪聲的影響。在整個(gè)輸入范圍內(nèi)，為獲得如噪聲表中所示的噪聲特性，需要為TM7705壓為5V時(shí)，為TM7705推薦的基準(zhǔn)電壓源包括AD780、REF43、REF192；當(dāng)電源電壓為3V時(shí)，推薦的基準(zhǔn)電壓源包括AD589和AD1580。為進(jìn)一步降低噪聲，通常建議對(duì)這些另一方面，在模擬信號(hào)進(jìn)入ADC之前，模擬濾波能夠消除在模擬信號(hào)上的噪聲，TM7705的Σ-Δ輸入電壓的范圍為模擬輸入通道電壓滿標(biāo)度范圍的一半。這樣，動(dòng)態(tài)范圍降低50%，將使超范圍性能增加1倍。圖4是截止頻率為15.72Hz時(shí)的濾波器頻率響應(yīng)，這一頻率與濾波器的第一個(gè)陷波頻率（60Hz）對(duì)應(yīng)。這曲線顯示從直流到390Hz。在數(shù)字濾波器的采樣頻率的兩邊這個(gè)頻率個(gè)陷波的位置相對(duì)應(yīng)。因此，在圖12中的輸出速率為60Hz，濾波器的第一個(gè)陷波的頻率為60Hz。這種（sinx/x）3濾波器的陷波位置多次在第一個(gè)陷波的倍數(shù)處重復(fù)。在這些陷波處濾波器提供大于100dBFS0FS1位決定。通過FS0和FS1編制不同的截止頻率不會(huì)改變?yōu)V波器響應(yīng)的形狀，它只改變陷波的 圖 TM7705濾波器的頻率響由于入時(shí)濾波器的穩(wěn)定時(shí)間可以高達(dá)輸出數(shù)據(jù)周期的四倍。對(duì)于同步階躍輸入（使用FSYC功能）穩(wěn)定時(shí)間是輸出數(shù)據(jù)周期的3倍。二十、后置濾波（post-當(dāng)fclkin為2.4576Hz時(shí)，片上調(diào)制器提供19.2kHz率比Nyguis TM7705/TM7706的數(shù)字濾波器之后配置后置濾波功能。例如，若帶寬要求是7.86Hz，而所需的更新率是100Hz；則由于當(dāng)數(shù)據(jù)的輸出速率為100Hz時(shí)給出的-3dB帶寬是26.2Hz。后置濾波可以應(yīng)用在這種場合，它可以將帶寬減小至7.86Hz，同時(shí)減小了輸出噪聲，而保持輸出率仍為100Hz。后置濾波還可以用來降低帶寬小于13.1Hz的128，13.1Hz450nV。這噪聲（rms）以近于1.25的倍數(shù)減小。這一附加的后置濾波使得穩(wěn)定時(shí)間變得更長。TM7705的超采樣率（oversamplingratio，這些波段只占整個(gè)頻譜的一小部分，大部100dBkHz免在系統(tǒng)中引入增益誤差。這極大地限制了TM7705前端無源反混疊濾波（passiveantialiasingfiltering）在非緩沖模式下的使用。但是當(dāng)器件在緩沖模式下工作時(shí)，大電源電阻只會(huì)產(chǎn)生一個(gè)很小的直流偏移誤差（10kΩ10μV。因此，如果系統(tǒng)需要在TM7705前端使用無源模擬濾波，建議使器件在緩沖模式下工作。TM7705提供了多種校準(zhǔn)選擇，具體選擇哪種校準(zhǔn)可以由設(shè)置寄存器的MD1和MD0位來編程。一旦給MD1和MD0位寫入數(shù)據(jù)，一個(gè)校準(zhǔn)周期就開始了。通過校準(zhǔn)消除器件不同的輸入狀態(tài)下記錄調(diào)制器的輸出，也就是“零標(biāo)度”和“滿標(biāo)度”點(diǎn)。這些點(diǎn)是在校算出轉(zhuǎn)換器的輸入-輸出轉(zhuǎn)換函數(shù)的偏移和增益斜率。器件以33位分辨率來確定16=內(nèi)部偏置電壓。增益可編程放大器（PGA）（由通信寄存器內(nèi)的G1和G0位設(shè)置。滿標(biāo)度標(biāo)準(zhǔn)轉(zhuǎn)換是在一個(gè)內(nèi)部產(chǎn)生的REF電壓和選定增益的條件下完成的。校準(zhǔn)持續(xù)時(shí)間是6×1/輸出速率。它是由零標(biāo)度和滿標(biāo)度校準(zhǔn)的3×1/輸出速率時(shí)間的總和。校準(zhǔn)完成后，MD1和MD0自動(dòng)返直到數(shù)據(jù)寄存器中有新的有效數(shù)據(jù)，DRDY才回到低電平，DRDY從高電平到低電平這個(gè)過程的持續(xù)時(shí)間是9×1/輸出速率，其中，零標(biāo)度校準(zhǔn)時(shí)間、滿標(biāo)度校準(zhǔn)時(shí)間和設(shè)置校準(zhǔn)系數(shù)時(shí)間各為3×1/輸出速率。所以，從時(shí)間上來說，MD1和MD0給出的校準(zhǔn)完成提示DRDY×1/DRDY在校準(zhǔn)指令寫入設(shè)置寄存器之前處于低電平，可能需要一個(gè)額外的調(diào)制周期的時(shí)間，DRDY才能變?yōu)楦唠娖?，由此顯示校準(zhǔn)已經(jīng)開始，因此，在最后一個(gè)字節(jié)寫入設(shè)置寄存器之后，可以對(duì)DRDY不予理會(huì)。極性輸入的一樣，但由于TM7705是配置成雙極性輸入工作的，輸入點(diǎn)范圍的縮短，實(shí)際統(tǒng)校準(zhǔn)執(zhí)行和自校準(zhǔn)一樣的斜率系數(shù)計(jì)算，但用的電壓值是系統(tǒng)對(duì)AIN輸入端用于零和滿開始ZS系統(tǒng)校準(zhǔn)。零標(biāo)度系統(tǒng)校準(zhǔn)在選定的增益下進(jìn)行。零標(biāo)度校準(zhǔn)持續(xù)時(shí)間是3×1/輸出速率。在校準(zhǔn)過程中，MDOMD1DRDY似。不過，從校準(zhǔn)命令發(fā)出至DRDY變成低電平所需時(shí)間是4×1/輸出速率校準(zhǔn)過程中，使之保持穩(wěn)定。校準(zhǔn)過程中，MDO和MD1以及DRDY的變化過程同ZS系在中標(biāo)度（零差分電壓）和正的滿標(biāo)度之間完成。何誤差。模擬前端一個(gè)簡單的R、C反濾波器就可能在模擬輸入電壓引入增益誤差，但節(jié)的增益范圍的主要要求是：正滿標(biāo)度輸入電壓的最大值＜1.05×E/GAN，這可使輸入電壓極限值高于額定值5%。TM7705的模擬調(diào)制器的最大容限（headroom）確保器件在超出額定電壓5%的情況下仍能正常工作。在單極性/雙極性模式下，輸入范圍的最小值為0.8×VREAN，最大值為2.1×VRE/IN取決于器件用的是單5N如果器件用于單極性模式，需要的輸入范圍是0.8RE/GN，則系統(tǒng)校準(zhǔn)可以設(shè)置的偏移范圍從-1.05VREAN至+0.25VRE/AN。如果器件用于單極性模式，需要的輸入范圍是VRE/AIN則系統(tǒng)校準(zhǔn)可以設(shè)置的偏移范圍為-1.05VREAN至0.05/GAIN。同樣地，如果器件用于單極性模式而要求除去0.2×VREF/GAIN的偏移，則系統(tǒng)校準(zhǔn)可將輸入范圍置為0.85RE/AIN。如果器件用于雙極性模式，需要的輸入范圍是±0.4RE/GAIN，則系統(tǒng)校準(zhǔn)可設(shè)置的偏移范圍從-0.65RF/GAIN至+0.65REF/GAIN。如果器件用于雙極性模式，需要的輸入范REF/GAIN，則系統(tǒng)校準(zhǔn)可設(shè)置的偏+0.05REF/GAIN樣地，如果器件用于雙極性模式，而要REF/GAIN的偏移，則系統(tǒng)校準(zhǔn)可將輸入范圍設(shè)置為±0.85/GAIN上電時(shí)，TM7705所有寄存器都回到默認(rèn)值狀態(tài)，默認(rèn)值包含校準(zhǔn)寄存器的額定校準(zhǔn)系數(shù)。為確保TM7705基準(zhǔn),在校準(zhǔn)開始之前，外部基準(zhǔn)必須穩(wěn)定下來。類似地，如果TM7705的時(shí)鐘信號(hào)是由兩個(gè)MCLK50pFR1M圖 晶體或陶瓷諧振器與TM7705的連典型值為2.30V(受溫度影響在﹣20℃－80℃會(huì)有±2%的偏差)。二十八、TM7705TM7705要求外部主時(shí)鐘輸入，這個(gè)主時(shí)鐘輸入可以是MCLKOUT腳不連接時(shí)，加在MCLKIN引腳上的一個(gè)外部CMOS兼容時(shí)鐘信號(hào)，或者，如圖6所示，在MCLKIN和MCLKOUT兩個(gè)引腳之間連接一個(gè)頻率合適的晶體或陶瓷諧振器。在此情況下，時(shí)鐘電路頻率、調(diào)制器采樣頻率、-3dB頻率、輸出更新率和校準(zhǔn)時(shí)間。若主時(shí)鐘頻率降低一半，輸入采樣頻率、調(diào)制器采樣頻率、-3dB頻率、輸出更新率都將低一半，而校準(zhǔn)時(shí)間將增加一倍。此外，電源電流也與LK關(guān)，主時(shí)鐘頻率降低一半，數(shù)字部分的電源電流將減小在MCLKIN和MCLKOUT兩個(gè)引腳之間配置一個(gè)晶體或陶瓷諧振器比采用在MCLKIN引腳處引入驅(qū)動(dòng)時(shí)鐘信號(hào)的工作電流大。這是因?yàn)槠瑑?nèi)振蕩電路在使用晶體或陶瓷諧振器的情況下更活躍。因此，在MCLKIN引腳處施加一個(gè)外部時(shí)鐘，而將MCLKOUT引腳空出不加負(fù)載時(shí)，可使TM7705達(dá)到最小可能的電流值。振蕩器所消耗的額外電流的大小取決于很多因素，連接MCLKIN和MCLKOUT兩個(gè)引腳間的電容器（C1和C2）的電容越大，消耗電流越大。注意 一般，ESR值越低，消耗電流越小。主時(shí)鐘頻率為2.4576MHz,電源電壓為3V時(shí)，采用晶體或陶瓷諧振器作為振蕩電路比50μA5V值增加250μA。在此頻率下，晶體/陶瓷諧振器的ESR值較小，并且不同的晶體和諧振器當(dāng)在1MHz的時(shí)鐘頻率下工作時(shí)，不同的晶體類型對(duì)應(yīng)的ESR值差別很大。因此，不同晶體類型消耗的電流各異。VD=3V時(shí)，用ESR為700Ω的晶體/陶瓷諧振器比外加時(shí)鐘消耗的電流多20μA，=5V時(shí)，多200μA；當(dāng)使用晶體的ESR=3000Ω時(shí)VD=3V時(shí)和VD=5V時(shí)所對(duì)應(yīng)的電流增加值分別為100μA和400μA。在振蕩電路開始振蕩之前，它還需要一個(gè)啟動(dòng)過程。VD=5V時(shí)，晶體振蕩器的頻率為4.9512MHz、2.4576MHz和1MHz所對(duì)應(yīng)的啟動(dòng)時(shí)間分別是6ms、16ms和20ms。VD降為3V時(shí)，相同頻率條件下，啟動(dòng)時(shí)間縮短20%。電源電壓為3V時(shí)，根據(jù)MCLKIN引腳處的負(fù)載電容，可以在晶體或諧振器兩端跨接一個(gè)1MΩ的電阻，以使啟動(dòng)時(shí)間保持在大約20ms左右。TM7705的主時(shí)鐘可從MCLKOUT引腳引出，加在此引腳的最大推薦負(fù)載為一個(gè)CMOS負(fù)載。當(dāng)用晶體或陶瓷諧振器產(chǎn)生時(shí)鐘信號(hào)時(shí)，可能需要把這個(gè)時(shí)鐘作為系統(tǒng)的時(shí)鐘源。在這種情況下，建議用CMOS緩沖器對(duì)MCLKOUT信號(hào)在加到系統(tǒng)電路之前進(jìn)行FSYNCTM7705FSYNC位從1變到0時(shí)。FSYNC置1時(shí)，數(shù)字濾波器和模擬調(diào)制器處于已知復(fù)位狀態(tài)，此時(shí)TM7705不處理任何輸入采樣。當(dāng)將0寫進(jìn)FSYNC，調(diào)制器和濾波器不再處于復(fù)位狀態(tài)，TM7705又開始FSYNC輸入也可以用作允許器件在常規(guī)變換模式下工作的軟件啟動(dòng)轉(zhuǎn)換命令。在這種慢3倍。由于FSYNC必須結(jié)束。如果FSYNC為0時(shí)，DRDY處于低電平，F(xiàn)SYNC命令將不對(duì)DRDY復(fù)位，使DRDY線將保持低電平。DRDY線將停留在低電平直到數(shù)據(jù)寄存器發(fā)生更新，在這時(shí)它將變高500×CLK然后再回到低電平。從數(shù)據(jù)寄存器讀數(shù)據(jù)將使DRDY信號(hào)變高，直到濾波器的穩(wěn)定時(shí)間已消逝（從FSYNC命令后并且在數(shù)據(jù)寄存器中已有FSYNC命令已發(fā)出時(shí)DRDYDRDY到其默認(rèn)狀態(tài)。當(dāng)RESET輸入信號(hào)處于低電平時(shí)，DRDY處于高電平，TM7705忽略發(fā)往寄存器的任何通信數(shù)據(jù)。當(dāng)RESET返回高電平，器件才開始處理數(shù)據(jù)。經(jīng)過31/輸出速率的時(shí)間后，DRDY認(rèn)狀態(tài)下工作，一般，在一次RESET命令后需要設(shè)置所有的寄存器，并進(jìn)行一次校準(zhǔn)。即使RESET輸入處于低電平，片內(nèi)振蕩器電路仍繼續(xù)工作，MCLKOUT引腳的主時(shí)鐘STBYSTBY031/輸出速率時(shí)間后，數(shù)STBYDRDYDRDYSTBY處于低電平，它將保持高電平直到數(shù)據(jù)寄存器中有新的有效字。如果DRDY處于低電平，STBY也處于低電平，它將保持低電平直到數(shù)據(jù)寄存器被更新。如果在DRDY為低電平時(shí)，器中的數(shù)據(jù)。讀操作后，DRDY將回到高電平。VD=5V時(shí)，電流的典型值為9μAVDD=3時(shí)，電流的典型值為4μA。外部時(shí)鐘持續(xù)工作，在這兩種電源電壓下等待電流分別增加到150μA，75μA。若用晶體或陶瓷諧5V3.3V400μA90μA。這是因?yàn)樵诘却Ｊ较?，片?nèi)振蕩電路繼續(xù)工作。這在由TM7705提供系統(tǒng)時(shí)鐘的應(yīng)用中，是很重要的，這樣即使在等待模式下，TM7705仍能產(chǎn)生不間斷的主時(shí)鐘信號(hào)。由于利用高質(zhì)量的片內(nèi)電容器，TM7705能獲得極好的線性，這種電容器的電容/電壓系數(shù)很低。通過在輸入級(jí)應(yīng)用削波穩(wěn)定技術(shù)，TM7705圍內(nèi)的良能，TM7705使用數(shù)字校準(zhǔn)技術(shù)以取得最小的偏移和增益誤差。TM7705的電源電壓范圍為2.7V~5.25V。為避免電流過大，在信號(hào)送到REFIN、AIN或邏輯輸入引腳之前，應(yīng)先給TM7705供電。如果不可能這樣做，則必須要限制流過這些引腳的電流。如果TM7705和系統(tǒng)數(shù)字電路使用各自的電源，應(yīng)先給TM7705供電。如果（Latch-upcurrent）大于100mA。TM7705的電流消耗隨電源電壓（2.7V~5.25V）它使電流隨工作條件而設(shè)置。這影響著模擬電路的電流。圖15給出了zD 隨D （+25℃7示了ID隨增益、VD和時(shí)鐘頻率變化的曲線。為這樣能使性能最好。應(yīng)只在一個(gè)地方將模擬和數(shù)字接地平面連接在一起，以避免出現(xiàn)接地環(huán)路。在系統(tǒng)中多個(gè)器件需要AGND-DGND連接的應(yīng)用中，TM7705的模擬和數(shù)字接地平面應(yīng)在盡量靠近TM7705的GND的星型接地點(diǎn)連接。器件下面。TM7705了，不過我們并不總是可以使面電路板的。應(yīng)用這項(xiàng)技術(shù)時(shí)，電路板上有元件的一邊放用10μF并聯(lián)一個(gè)0.1μF的陶瓷電容器接GND去耦。為使去耦元件獲得最佳效果，應(yīng)使它們盡量靠近ADC，在ADC的正上方最為理想。所有的邏輯都應(yīng)用在DGND上的0.1μF的電容器去耦。如前所述，TM7705TM7705的串行接口包括5個(gè)信號(hào)：即CS、SCLK、DIN、DOUT和DRDY。DIN線所有的數(shù)據(jù)傳輸都和SCLKDRDY線作為狀態(tài)信號(hào)，以提示數(shù)據(jù)什么時(shí)候已準(zhǔn)備好從寄存器讀數(shù)據(jù)。輸出寄存器中有新的數(shù)據(jù)字時(shí)，DRDY更新前，若DRDY變?yōu)楦唠娖?，則提示這個(gè)時(shí)候不讀數(shù)據(jù)，以免在寄存器更新的過程中讀數(shù)據(jù)。CS用來選擇器件，在有許多器件與串行總線相連的應(yīng)用中，它也用于對(duì)系統(tǒng)中的TM7705進(jìn)行。圖16和17是用CS對(duì)TM7705進(jìn)行的時(shí)序圖。圖16所示是從TM7705的輸出移17在第一次讀操作后DRDY線返回高電平，也可能出現(xiàn)兩次從輸出寄存器讀到同樣數(shù)據(jù)的情通過向CS加低電平，TM7705串行接口能在三線模式下工作。SCLK、DINDOUT線用來與TM7705進(jìn)行通信。DRDY的狀態(tài)可以通過通信寄存器的MSB得到。這種方案適于與微控制器接口。若要求CS作為信號(hào)，它可由微控制器的端口產(chǎn)生。對(duì)于與微控制器的接口，建議在兩次相鄰的數(shù)據(jù)傳輸之間，將SCLK置為高電平。TM7705也可以在CS被用作幀同步信號(hào)時(shí)工作。這種方案適合于與DSP接口，在這種情況下，首位（MSB）被CS時(shí)序有效輸出，因?yàn)镃S通常是在DSP上的的SCLK處于下降沿時(shí)產(chǎn)生的。假如時(shí)序不變更，SCLK加在TM7705的RESET腳上的復(fù)位信號(hào)，能夠復(fù)位串行接口。還能夠通過向DIN輸入端寫入一系列的“132TM7705DIN閃爍信號(hào)造成接口迷失，系統(tǒng)接口可經(jīng)復(fù)位回到一個(gè)已知狀態(tài)。這就是使接口回到以把TM7705的DATAOUT和DATAIN線連接在一起并把它們與處理器的單根數(shù)據(jù)線相連。在這根單一的數(shù)據(jù)線上必須使用一個(gè)10kΩ的上拉電阻。這種情況下，如果接口迷失，這一過程要求24個(gè)連續(xù)時(shí)鐘的讀操作和至少32個(gè)連續(xù)時(shí)鐘周期的邏輯“1”的寫操作，三十八、TM7705TM7705用戶可通過串行接口的片內(nèi)寄存器。與任何寄存器通信都要首先向通信寄存器寫入。圖18畫出了對(duì)TM7705上電或復(fù)位之后，配置所有寄存器過程的流程圖。流程圖也顯示了兩種不同的讀選項(xiàng)，第一個(gè)是查詢DRDY引腳以確定數(shù)據(jù)寄存器更新是何時(shí)進(jìn)DRDY位以確認(rèn)數(shù)據(jù)寄存器是否進(jìn)行過更新。流程圖1，沒有濾波同步、雙極性模式、無緩沖、4.9512MHz的時(shí)鐘和50Hz的輸出速率。圖 TM7705的寄存器設(shè)置和讀數(shù)流程10TM770519、2021TM7705的串行接口能夠在僅有三線的情況下工作并且與SPI接口標(biāo)準(zhǔn)兼容。TM7705求光電器的數(shù)目最少。串行時(shí)鐘輸入信號(hào)是一種（Sitt）觸發(fā)信號(hào)，它能夠適應(yīng)光耦合器的慢速邊沿。其它數(shù)字輸入信號(hào)的上升和下降時(shí)間不應(yīng)超過1μs。存器和微控制器端口的數(shù)字傳輸于包含多個(gè)8位字節(jié)。DSP處理器和微處理器通常在串行盡管TM7705中有些寄存器只有8位，但可以將兩個(gè)這樣的寄存器成功地連起來，寫操作就可以作為一個(gè)先對(duì)通信寄存器進(jìn)行寫操作，然后寫一個(gè)8168TM770589C51TM7705與89C51微控制器接口電路如圖20所示。圖中在將CS接低電平的情況下采用2線連接DRDY位被以決定何時(shí)數(shù)據(jù)寄存器被更新另 輸出線，這要將接口線增加到3線。對(duì)DRDY線的方法有2種：即查詢方法和中斷方法，類似與68HC11的接口方法。89C51配置為串行接口方式0模式，這種串行接口包括，TM7705DATAOUT和DATAIN引腳必須連接在一起，還必須連接一個(gè)10kΩ的上拉電阻。20TM77058xC51TM77054.9512MHz，更新率選為50Hz查詢DRDY輸出。跳回第5、第6步，直到從選定的通道中取出指定數(shù)量的采樣。表16 TM7705與68HC11微處理器接口的C語言代碼/*Thisprogramhasreadandwriteroutinesforthe68HC11tointerfacetotheTM7705andthesampleprogramsetsthevariousregistersandthenreads1000samplesfromonechannel.*/#include<math.h>#include#defineNUM_SAMPLES1000/*changethenumberofdata#defineMAX_REG_LENGTH2/*thissaysthatthemaxlengthofaregisteris2bytes*/Writetoreg(int);char*datapointer=charstore[NUM_SAMPLES*MAX_REG_LENGTH+30];voidmain() /*theonlypinthatisprogrammedherefromthe68HC11isthe/CSandthisiswhythePC2bitofPORTCismadeasanoutput*/charDDRC=0x04;/*PC2isanoutputtherestoftheportbitsareinputs*/PORTC|=0x04;/*makethe/CSlinehigh*/Writetoreg(0x20);/*ActiveChannelisAin1(+)/Ain1(-),nextoperationaswritetotheclockWritetoreg(0x0C);/*masterclockenabled,4.9512MHzClock,setoutputrateto50Hz*/Writetoreg(0x10);/*ActiveChannelisAin1(+)/Ain1(-),nextoperationaswritetothesetupWritetoreg(0x40);/*gain=1,bipolarmode,bufferoff,clearFSYNCandperformaSelfwhile(PORTC&0x10);/*waitfor/DRDYtogolow*/{Writetoreg(0x38);/*setthenextoperationfor16bitreadfromthedata}}Writetoreg(int{intSPCR=SPCR=0X7f;/*thissetstheWiredORmode(DWOM=1),Mastermode(MSTR=1)