接口與通信技術(shù)-第二章課件

第二章微處理器的外部特性與總線形成

這一章將從用微處理器組成微型計(jì)算機(jī)的角度，介紹Intel8088微處理器的外部特性，以及微型計(jì)算機(jī)的系統(tǒng)總線形成，主要內(nèi)容包括：Intel8088的兩種組態(tài)模式，每種組態(tài)下的引腳定義、總線形成等。第二章微處理器的外部特性與總線形成這一章將從用微處第一節(jié)Intel8088微處理器的外部特性

微處理器是微型計(jì)算機(jī)的核心部件，其外部特性表現(xiàn)在它的引腳信號上，并通過引腳的連接在微型計(jì)算機(jī)中發(fā)揮作用一Intel8088的兩種組態(tài)模式第一節(jié)Intel8088微處理器的外部特性微接口與通信技術(shù)-第二章課件

BMPC/XT采用的CPU為Intel8088，圖2-1給出了Intel8088的引腳圖，第一章圖1-4給出了Intel8086的引腳圖，比較兩圖可以看出，兩者引腳圖基本相同。事實(shí)上，Intel8088同Intel8086很相近，都是16位微處理器，內(nèi)部運(yùn)算器和寄存器都是16位，同樣具有20位地址線，BMPC/XT采用的CPU為Intel

可以尋址1MB的內(nèi)存空間和64K個I/O端口，其指令系統(tǒng)完全兼容。兩者不同的是，8088的外部數(shù)據(jù)總線為8位，而8086為16位，因而8086是真正的16位微處理器，而8088被稱為“準(zhǔn)16位”微處理器，IBM選擇8088為IBMPC/XT的CPU的原因是當(dāng)時外部設(shè)備的數(shù)據(jù)寬度均為8位，并考慮到價格因素?？梢詫ぶ?MB的內(nèi)存空間和64K個I/O端口，其

BMPC/XT采用的CPU為Intel8088，圖2-1給出了Intel8088的引腳圖，第一章圖1-4給出了Intel8086的引腳圖，比較兩圖可以看出，兩者引腳圖基本相同。事實(shí)上，Intel8088同Intel8086很相近，都是16位微處理器，內(nèi)部運(yùn)算器和寄存器都是16位，BMPC/

同樣具有20位地址線，可以尋址1MB的內(nèi)存空間和64K個I/O端口，其指令系統(tǒng)完全兼容。兩者不同的是，8088的外部數(shù)據(jù)總線為8位，而8086為16位，因而8086是真正的16位微處理器，而8088被稱為“準(zhǔn)16位”微處理器，同樣具有20位地址線，可以尋址1MB的內(nèi)存空間和64IBM選擇8088為IBMPC/XT的CPU的原因是當(dāng)時外部設(shè)備的數(shù)據(jù)寬度均為8位，并考慮到價格因素。局資源的競爭，每個CPU都需要有總線總裁器8289來管理它們對系統(tǒng)總線和系統(tǒng)資源的使用。IBM選擇8088為IBMPC/XT的CPU的原因

IBMPC/XT是一個單CPU微型機(jī)，只使用一片8088CPU。它工作在最大組態(tài)模式，系統(tǒng)總線由8088和8288共同形成和管理。此外，系統(tǒng)中安排了數(shù)值運(yùn)算協(xié)處理器8087的插座，供用戶選用，但沒有使用輸入/輸出協(xié)處理器8089和總線總裁器8289。IBMPC/XT是一個單CPU微型機(jī)，只使用

圖2-1示出了8088在兩種組態(tài)下的引腳定義，注意某些引腳在兩種組態(tài)下有不同的功能。圖中，未加括號的為不區(qū)分最大組態(tài)或最小組態(tài)的引腳定義，加括號的為最大組態(tài)下的引腳定義。在構(gòu)成應(yīng)用系統(tǒng)時，最大組態(tài)和最小組態(tài)模式有不同的總線形成辦法。圖2-1示出了8088在兩種組態(tài)下的引腳定義，注意某二最小組態(tài)下的引腳定義在最小組態(tài)模式下，8088提供了系統(tǒng)所需要的全部控制信號。其引腳功能雖比較簡單，但反映了系統(tǒng)工作的基本原理。1.數(shù)據(jù)和地址引腳

8088的所有引腳信號中，數(shù)量最多的是數(shù)據(jù)和地址信號。為減少引腳數(shù)，8088采用了引腳信號分時復(fù)用的方法。所謂分時復(fù)用，二最小組態(tài)下的引腳定義

就是同一引腳在不同的時刻具有不同的功能。最常用的復(fù)用是地址和數(shù)據(jù)的復(fù)用。①AD7~AD0（Address/Data）：地址/數(shù)據(jù)分時復(fù)用引腳，雙向，三態(tài)。在訪問存儲器或外設(shè)的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低8位地址A7~A0，其它時間用于傳送8位數(shù)據(jù)D7~D0。就是同一引腳在不同的時刻具有不同的功能。最常用②A15~A8（Address）：8位地址引腳，輸出，三態(tài)。這些引腳在訪問存儲器或外設(shè)時，提供全部20位地址中的8位地址A15~A8。③A19/S6~A16/S3（Address/Status）：地址/狀態(tài)分時復(fù)用引腳，輸出，三態(tài)。這些引腳在訪問存儲器的第一個時鐘周期輸出高4位地址A19~A16，②A15~A8（Address）：8位地址引腳，輸出，三

在訪問外設(shè)的第一個時鐘周期輸出低電平（無效），其它時間輸出狀態(tài)信號S6~S3。其中，S6恒為低電平，S5反映中斷允許標(biāo)志IF的狀態(tài)，S4和S3的編碼反映CPU當(dāng)前對段寄存器的使用情況，如表2-1所示，表中不使用段寄存器的操作指I/O訪問和中斷響應(yīng)等。在訪問外設(shè)的第一個時鐘周期輸出低電平（無效），其它時表2-1S4和S3編碼的意義S4S3

意義

0

0當(dāng)前正使用DS段寄存器

0

1當(dāng)前正使用SS段寄存器

1

0當(dāng)前正使用CS或未使用段寄存器

1

1當(dāng)前正使用ES段寄存器表2-1S4和S3編碼的意義

注意，在軟件編程時，我們用邏輯地址（兩個16位數(shù)）來對存儲器單元進(jìn)行尋址，但是實(shí)際上，8088訪問存儲器時，是用20位物理地址，即引腳A19~A0來尋址存儲器單元。從邏輯地址到物理地址的轉(zhuǎn)換，是由8088在其內(nèi)部自動完成的。

而8088在尋址I/O時只使用20位地址中的低16位，即A15~A0，或低8位，即A7~A0，對I/O編程時，我們只需使用低16位或低8位地址即可，亦即8088訪問I/O時，不像訪問存儲器時需要進(jìn)行邏輯地址到物理地址的轉(zhuǎn)換

注意，在軟件編程時，我們用邏輯地址（兩個16位2.讀寫控制引腳這是一組讀寫控制引腳信號，是微處理器的控制總線。①ALE（AddressLatchEnable）：地址鎖存允許引腳，輸出，三態(tài)，高電平有效。有效時，表示復(fù)用引腳（AD7~AD0和A19/S6~A16/S3）上正在傳送地址信號。由于地址在復(fù)用引腳上出現(xiàn)的時間很短暫，2.讀寫控制引腳

所以，系統(tǒng)需要利用ALE信號將地址鎖存到地址鎖存器中以備使用。②IO/M（InputandOutput/Memory）：8088訪問I/O或者存儲器指示引腳，輸出，三態(tài)。該引腳為高電平時，表示CPU將訪問I/O端口，此時地址總線A15~A0提供16位的I/O端口地址；為低電平時，表示CPU將訪問存儲器，此時地址總線A19~A0提供20位的存儲器物理地址所以，系統(tǒng)需要利用ALE信號將地址鎖存到地址鎖存器中③WR（Write）：寫控制信號引腳，輸出，三態(tài)，低電平有效。有效時，表示CPU正在將數(shù)據(jù)寫到存儲器單元或I/O端口中。④RD（Read）：讀控制信號引腳，輸出，三態(tài)，低電平有效。有效時，表示CPU正在從存儲器單元或I/O端口中讀取數(shù)據(jù)。③WR（Write）：寫控制信號引腳，輸出，三態(tài)，低電IO/M、WR和RD這三個信號構(gòu)成了微型機(jī)的基本控制信號，組合后可形成四種基本的總線控制，即存儲器寫MEMW、存儲器讀MEMR、I/O寫IOW和I/O讀IOR。⑤READY：存儲器或I/O端口就緒信號引腳，輸入，高電平有效。存儲器或I/O端口可利用該信號無效（低電平時）來請求CPU延長時序。IO/M、WR和RD這三個信號構(gòu)成了微型機(jī)的基本控制

在總線操作周期中，8088CPU會在第3個時鐘周期的前沿測試該引腳，如果測到有效（高電平時），表示被訪問的存儲器或I/O端口已就緒，CPU將在第4個時鐘周期后結(jié)束數(shù)據(jù)存取總線操作；如果測到無效（低電平時），表示被訪問的存儲器或I/O端口跟不上CPU的操作速度，在總線操作周期中，8088CPU會在第3個時鐘周期的

此時CPU將插入等待周期TW。CPU會在等待周期中繼續(xù)監(jiān)測READY信號，有效時則進(jìn)入第4個時鐘周期，否則繼續(xù)插入等待周期TW。⑥D(zhuǎn)EN（DataEnable）：數(shù)據(jù)允許信號引腳，輸出，三態(tài)，低電平有效。有效時，表示復(fù)用的數(shù)據(jù)總線上正在傳送數(shù)據(jù)，此時CPU將插入等待周期TW。CPU會在等待周

可利用該信號來控制數(shù)據(jù)收發(fā)器，以便對數(shù)據(jù)總線進(jìn)行適時的驅(qū)動。⑦DT/R（DataTransmit/Receive）：數(shù)據(jù)發(fā)送或接收信號引腳，輸出，三態(tài)。該信號指示數(shù)據(jù)總線上數(shù)據(jù)的流向：高電平時數(shù)據(jù)自CPU輸出到總線（發(fā)送），低電平時數(shù)據(jù)從總線輸入到CPU（接收）?？衫迷撔盘杹砜刂茢?shù)據(jù)收發(fā)器對數(shù)據(jù)的驅(qū)動方向。可利用該信號來控制數(shù)據(jù)收發(fā)器，以便對數(shù)據(jù)總線進(jìn)行適時⑧SS0（SystemStatus）：（最小組態(tài)模式下的）系統(tǒng)狀態(tài)0輸出信號引腳。SS0、IO/M和DT/R一道，通過編碼可以指示CPU在最小組態(tài)模式下的8種工作狀態(tài)，如表2-2所示。其中，暫停狀態(tài)在執(zhí)行HLT指令后出現(xiàn)；過度狀態(tài)在總線操作即將結(jié)束時出現(xiàn)，它意味著下個總線操作即將開始。⑧SS0（SystemStatus）：（最小組態(tài)模式下的表2-2最小組態(tài)模式下的狀態(tài)編碼IO/MDT/RSS0CPU的工作狀態(tài)

０

０

０取指令

０

０

１存儲器讀

０

１

０存儲器寫

０

１

１過渡狀態(tài)

１

０

０中斷響應(yīng)

１

０

１I/O讀

１

１

０I/O寫

１

１

１暫停表2-2最小組態(tài)模式下的狀態(tài)編碼IO/MDT3.中斷請求和響應(yīng)引腳①

INTR（InterruptRequest）：可屏蔽中斷請求信號引腳，輸入，高電平有效。有效時，表示中斷請求源向CPU申請屏蔽中斷。該請求的優(yōu)先級別較低，通過關(guān)中斷指令CLI可清除CPU內(nèi)的標(biāo)志寄存器的中斷允許標(biāo)志IF，充而對該中斷請求進(jìn)行屏蔽。3.中斷請求和響應(yīng)引腳

可屏蔽中斷請求用于常規(guī)的中斷服務(wù)，例如，當(dāng)某個外設(shè)需要傳送數(shù)據(jù)時，可通過該引腳向CPU申請可屏蔽中斷。②INTA（InterruptAcknowledge）：可屏蔽中斷響應(yīng)信號引腳，輸出，低電平有效。有效時，表示來自INTR引腳的中斷請求已被CPU響應(yīng)，CPU將進(jìn)入中斷響應(yīng)周期。可屏蔽中斷請求用于常規(guī)的中斷服務(wù)，例如，當(dāng)某個外已被響應(yīng)，并令外設(shè)將其中斷向量號送到中斷響應(yīng)周期由連續(xù)兩個總線周期構(gòu)成，每個總線周期都會從INTA引腳輸出一個負(fù)脈沖，以此通知外設(shè)其中斷請求數(shù)據(jù)總線。此后，CPU接收中斷向量號，據(jù)此得知哪個設(shè)備有中斷請求，并轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序入口，為它提供相應(yīng)的服務(wù)。已被響應(yīng)，并令外設(shè)將其中斷向量號送到中斷響應(yīng)周期由連續(xù)兩個總③NMI（Non-MaskInterrupt）：不可屏蔽中斷請求信號引腳，輸入，上升沿有效。有效時，表示外界向CPU申請不可屏蔽中斷。該中斷請求的優(yōu)先級別高于INTR，且不能在CPU內(nèi)被屏蔽（即CPU內(nèi)的中斷允許標(biāo)志IF對其不起作用）。當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過它向CPU申請不可屏蔽中斷服務(wù)。③NMI（Non-MaskInterrupt）：不可4.總線請求和響應(yīng)引腳①HOLD：占用總線請求信號引腳，輸入，高電平有效。有效時，表示其它總線主控設(shè)備向CPU申請占用總線。該信號從有效回到無效時，表示總線主控設(shè)備對總線的使用已經(jīng)結(jié)束，通知CPU收回對總線的控制權(quán)。在系統(tǒng)中，浮點(diǎn)運(yùn)算協(xié)處理器和DMA控制器等總線主控設(shè)備都可以通過該引腳向CPU申請總線的使用權(quán)4.總線請求和響應(yīng)引腳②HLDA（HOLDAcknowledge）：占用總線響應(yīng)信號引腳，輸出，高電平有效。有效時，表示CPU已響應(yīng)占用總線請求，并將總線釋放給申請占用總線的主控設(shè)備。此時CPU的地址線、數(shù)據(jù)線及具有三態(tài)輸出能力的控制線將呈現(xiàn)高阻，使總線請求設(shè)備可以順利接管和使用總線。使用完畢后，請求信號HOLD將轉(zhuǎn)為無效，響應(yīng)信號HLDA也隨之轉(zhuǎn)為無效，CPU將重新掌管總線。②HLDA（HOLDAcknowledge）：占用5.其它引腳①RESET：復(fù)位請求信號引腳，輸入，高電平有效。有效時，將使CPU回到初始化狀態(tài)。當(dāng)它從有效轉(zhuǎn)為無效時，CPU重新開始工作。為保證可靠復(fù)位，在上電復(fù)位（冷啟動）時，要求其有效時間應(yīng)維持50μs以上；在按鈕復(fù)位（熱啟動）時，要求其有效時間應(yīng)維持4個時鐘周期以上。5.其它引腳

CPU復(fù)位時，其內(nèi)部寄存器和外部引腳的狀態(tài)如表2-3所示。表中同時給出了兩種組態(tài)下引腳的復(fù)位狀態(tài)。復(fù)位后，寄存器CS=FFFFH，IP=0000H，所以復(fù)位后CPU一開始執(zhí)行的程序入口在物理地址FFFF0H處；在引腳方面，復(fù)位后總的情況是輸出高阻或者無效。CPU復(fù)位時，其內(nèi)部寄存器和外部引腳的狀態(tài)如表②CLK（Clock）：時鐘輸入信號引腳。系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號。8088的工作時鐘最高可選5MHz。在IBMPC/XT機(jī)中，它采用了4.77MHz的時鐘，其周期約為210ns。③Vcc：電源，向CPU提供+5V電源。④GND：地，向CPU提供參考地電平。②CLK（Clock）：時鐘輸入信號引腳。系統(tǒng)通過該引腳給⑤MN/MX（Minimum/Maximum）：組態(tài)選擇信號引腳，輸入。當(dāng)它接高電平時，8088將工作在最小組態(tài)模式；反之，8088將工作在最大組態(tài)模式。⑥TEST：測試信號引腳，輸入，低電平有效，該引腳信號配合WAIT指令來使用。⑤MN/MX（Minimum/Maximum）：組態(tài)選擇信當(dāng)CPU執(zhí)行WAIT指令時，它將在每個時鐘周期對該引腳進(jìn)行測試：如果無效（高電平時），則程序原地踏步并繼續(xù)測試；如果有效（低電平時），則程序恢復(fù)運(yùn)行。也就是說，WAIT指令使CPU產(chǎn)生等待，直到TEST引腳有效為止。在使用協(xié)處理器8087時，通過TEST引腳和WAIT指令，可使8088和8087的操作保持同步。當(dāng)CPU執(zhí)行WAIT指令時，它將在每個時鐘周期對該引腳進(jìn)行測表2-38088寄存器和引腳的復(fù)位狀態(tài)寄存器寄存器內(nèi)容

引腳（括號內(nèi)為最大組態(tài)模式的引腳）引腳狀態(tài)

指令隊(duì)列狀態(tài)寄存器CS：IP其它段寄存器全清除全清除FFFFH：0000H0000HAD7~AD0、A15~A8、A19/S6~A16/S3SS0（HIGH）、（RQ/GT0）、（RQ/GT1）DEN（S0）、DT/R（S1）、IO/M（S2）WR（LOCK）、RD、INTAALE（QS0）、HLDA、（QS1）高阻高電平高電平后呈高阻高電平后呈高阻低電平表2-38088寄存器和引腳的復(fù)位狀態(tài)寄存器寄存器內(nèi)三最大組態(tài)下的引腳定義在最大組態(tài)模式下，8088CPU的數(shù)據(jù)、地址等引腳信號與最小組態(tài)模式下相同，不同的是一些控制信號。8088將狀態(tài)信號S2~S0輸出，由總線控制器8288譯碼并產(chǎn)生一系列控制信號。①表2-4信號S2~S0的編碼意義

三最大組態(tài)下的引腳定義

S2、S1、S0（Status）：三個狀態(tài)信號引腳，三者編碼輸出，三態(tài)。通過它們的編碼來指示CPU在最大組態(tài)模式下的8種工作狀態(tài)，如表2-4所示。讀者可將它與表2-2進(jìn)行對比。實(shí)際上，8088無論是在最大組態(tài)模式下還是最小組態(tài)模式下，都具有8種相同的工作狀態(tài)。S2、S1、S0（Status）：三個狀態(tài)信號②LOCK：總線封鎖信號引腳，輸出，低電平有效，該引腳信號一般與指令前綴LOCK配合使用。當(dāng)CPU執(zhí)行一條加有LOCK前綴的指令時，該引腳將輸出有效低電平，可以用它來封鎖其它總線請求設(shè)備，即此刻不允許它們向CPU提出總線請求，直到CPU將該指令執(zhí)行完為止。②LOCK：總線封鎖信號引腳，輸出，低電平有效，該引腳

此外，在中斷響應(yīng)周期中，它也會一度有效，目的也是利用該信號來臨時封鎖其它設(shè)備對總線的請求，以確保CPU能從數(shù)據(jù)總線上正確讀取中斷向量號。③QS1、QS0（QueueStatus）：指令隊(duì)列狀態(tài)信號引腳，此外，在中斷響應(yīng)周期中，它也會一度有效，目的也是利用

兩者編碼輸出。該編碼反映了指令隊(duì)列的操作狀態(tài)，如表2-5所示。通過該編碼，協(xié)處理器8087可以了解8088的隊(duì)列操作情況，從而使自己的指令隊(duì)列與CPU保持同步。④RQ/GT0、RQ/GT1（Request/Grant）：總線請求/同意信號引腳，兩者編碼輸出。該編碼反映了指令隊(duì)列的操作狀態(tài)，如表2

共有兩個并相互獨(dú)立，雙向，負(fù)脈沖有效。其中，RQ/GT0的優(yōu)先級別高于RQ/GT1。如果總線請求設(shè)備需要請求總線，可通過該引腳向CPU發(fā)送寬度為1個時鐘周期的負(fù)脈沖信號；CPU收到后，向?qū)Ψ交厮屯瑯訉挾鹊呢?fù)脈沖，表示同意并將總線釋放，此時總線請求設(shè)備可接管并使用總線；共有兩個并相互獨(dú)立，雙向，負(fù)脈沖有效。其中，R

一旦總線使用完畢，總線請求設(shè)備仍通過該引腳向CPU發(fā)同樣寬度的負(fù)脈沖，CPU收到后于下一個時鐘周期重新收回總線控制權(quán)。⑤HIGH：該引腳信號在8088中無用，始終輸出高電平（但在8086中它對應(yīng)有效的引腳信號BHE）。一旦總線使用完畢，總線請求設(shè)備仍通過該引腳向CPU發(fā)表2-4信號S2~S0的編碼意義S2S1S0

CPU的工作狀態(tài)０００中斷響應(yīng)００１I/O讀０１０I/O寫０１１暫停１００取指令１０１存儲器讀１１０存儲器寫１１１過渡狀態(tài)

表2-4信號S2~S0的編碼意義表2-5QS1、QS0的編碼意義QS1QS0指令隊(duì)列的操作狀態(tài)００無操作０１取指令首字節(jié)到隊(duì)列１０隊(duì)列空１１取指令其余字節(jié)到隊(duì)列

表2-5QS1、QS0的編碼意義第二節(jié)微型計(jì)算機(jī)的總線形成

在微型計(jì)算機(jī)中，是通過總線將CPU與存儲器、I/O接口（設(shè)備）等部件連接在一起，組成微型計(jì)算機(jī)的。本節(jié)以典型的微型計(jì)算機(jī)IBMPC/XT為例，介紹微型計(jì)算機(jī)的總線形成。IBMPC/XT選用Intel8088微處理器為CPU，Intel8088微處理器有兩種組態(tài)模式，下面分別詳細(xì)介紹8088在兩種組態(tài)模式下的總線形成。第二節(jié)微型計(jì)算機(jī)的總線形成在微型計(jì)算機(jī)中，是通過總線

一Intel8088微處理器在最小組態(tài)下的總線形成一Intel8088微處理器在最小組態(tài)下的總線形成

在最小組態(tài)模式下，可以按圖2-2所示形成系統(tǒng)總線，該方案由Intel公司推薦。1.20位地址總線——采用3個三態(tài)透明鎖存器8282進(jìn)行鎖存和驅(qū)動由于部分地址由分時復(fù)用引腳提供，在這些引腳上，地址信息只在總線操作的第一個時鐘周期出現(xiàn)，因此必須使用地址鎖存器加以鎖存，并同時對它進(jìn)行驅(qū)動，以增加它們的負(fù)載能力。在最小組態(tài)模式下，可以按圖2-2所示形成系統(tǒng)總線，該

允許地址信息輸出；無效（高電平）時，不允許地址信息輸出，即輸出引腳呈現(xiàn)高阻。這里所說的“透明”，是指當(dāng)鎖存控制端STB有效（高電平）時，鎖存器8282的內(nèi)部輸出B能隨輸入A而變化；當(dāng)STB從有效轉(zhuǎn)為無效（低電平）時（即STB的下降沿）地址信息被鎖存，且內(nèi)部輸出B不再隨輸入A而變化。允許地址信息輸出；無效（高電平）時，不允許地址信息輸

圖2-2采用Intel公司的三態(tài)透明鎖存器8282來對地址進(jìn)行鎖存和驅(qū)動。8282的引腳和內(nèi)部結(jié)構(gòu)如圖2-3所示。它有8位輸入、8位輸出和2個控制端，即選通控制端STB（Strobe）和輸出允許控制端OE（OutputEnable），前者對地址信息鎖存進(jìn)行控制，后者對地址信息輸出進(jìn)行控制。注意，這里所說的“三態(tài)”是指芯片具有三態(tài)輸出能力，也就是說，當(dāng)輸出控制信號OE有效（低電平）時，圖2-2采用Intel公司的三態(tài)透明鎖存器8282接口與通信技術(shù)-第二章課件

在圖2-2中。8282因OE接地而常有效，表示該鎖存器始終允許地址輸出，不再使用三態(tài)控制能力。8282的STB連接8088的ALE，這樣，當(dāng)ALE有效時，從8088CPU輸出的地址將直通8282的輸出端；當(dāng)ALE無效時，地址將被鎖存并始終保持在系統(tǒng)的地址總線上。除8282外，Intel公司的8283和74LS373也屬三態(tài)透明鎖存器。

在圖2-2中。8282因OE接地而常有效，表示該8283的情況與8282相似，只是數(shù)據(jù)輸出反向；74LS373用G（Gate）來標(biāo)識其鎖存控制端。與透明鎖存器相對的是非透明鎖存器，它利用邊沿信號（上升沿/下降沿）來進(jìn)行鎖存控制，無論控制端為高電平還是低電平，其輸出均不隨輸入變化（不透明）。8283的情況與8282相似，只是數(shù)據(jù)輸出反向；74

如74LS374是非透明的三態(tài)鎖存器，上升沿有效；74LS273是上升沿有效的非透明鎖存器，無三態(tài)能力。2.8位數(shù)據(jù)總線——采用數(shù)據(jù)收發(fā)器Intel8286來進(jìn)行雙向驅(qū)動

Intel8286的引腳和內(nèi)部結(jié)構(gòu)如圖2-4所示，它可以朝兩個方向驅(qū)動8位數(shù)據(jù)，如74LS374是非透明的三態(tài)鎖存器，上升沿有效；7

發(fā)送時從A到B，接收時從B到A，所以也稱為雙向驅(qū)動器。除A、B兩側(cè)各有8位數(shù)據(jù)線外，它還有2個控制端，即輸出允許控制端OE和方向控制端T（Transmit）。前者用來控制數(shù)據(jù)的輸出：有效（低電平）時，允許數(shù)據(jù)輸出（包括從A到B和從B到A）；無效（高電平）時，發(fā)送時從A到B，接收時從B到A，所以也稱為雙向驅(qū)動器

輸出呈現(xiàn)高阻。后者用來控制數(shù)據(jù)驅(qū)動的方向：有效（高電平）時，從A側(cè)向B側(cè)驅(qū)動；無效（低電平）時，從B側(cè)向A側(cè)驅(qū)動。在圖2-2中，8286的控制端OE連接8088CPU的DEN引腳，有效（低電平）時說明數(shù)據(jù)總線上正在傳送數(shù)據(jù)，這時數(shù)據(jù)收發(fā)器方開始驅(qū)動。8286的控制端T連接8088輸出呈現(xiàn)高阻。后者用來控制數(shù)據(jù)驅(qū)動的方向：有效（CPU的DT/R引腳，高電平時由8088CPU向總線驅(qū)動數(shù)據(jù)（發(fā)送），低電平時由總線向8088CPU驅(qū)動數(shù)據(jù)（接收）。除了8286外，Intel公司的8287和74LS245也屬于數(shù)據(jù)收發(fā)器。其中8287的情況與8286相似，只是兩個方向的輸出均為反相；而74LS245用DIR（Direction）來標(biāo)識其方向控制端，用G來標(biāo)識其輸出控制端。CPU的DT/R引腳，高電平時由8088CPU向總3.系統(tǒng)控制信號——IO/M、WR、RD、NMI、INTR和INTA等，由8088CPU的引腳直接提供。二、Intel8088微處理器在最大組態(tài)下的總線形成

IBMPC/XT機(jī)是典型的采用Intel8088微處理器以最大組態(tài)模式工作的微型計(jì)算機(jī)，下面以IBMPC/XT機(jī)為例，介紹其總線的形成，參見圖2-5。3.系統(tǒng)控制信號——IO/M、WR、RD、NMI、INT接口與通信技術(shù)-第二章課件1.20位地址總線——用兩個三態(tài)透明鎖存器74LS373和一個三態(tài)單向驅(qū)動器74LS244來分別對地址進(jìn)行鎖存和驅(qū)動兩個三態(tài)透明鎖存器74LS373用來鎖存和驅(qū)動地址總線A19~A12和A7~A0（其中A15~A12可不鎖存）；1.20位地址總線——用兩個三態(tài)透明鎖存器74LS373和一個三態(tài)單向驅(qū)動器74LS244用來驅(qū)動地址A11~A8。在圖2-5中，74LS373的地址鎖存端接8288的ALE，74LS373和74LS244的地址輸出端接DMA應(yīng)答電路的AENBRD。當(dāng)AENBRD信號有效時，表示主板上DMA控制器提供的地址有效，一個三態(tài)單向驅(qū)動器74LS244用來驅(qū)動地址A11~A8。

即DMA控制器正在使用總線；這時74LS373和74LS244的地址輸出將呈現(xiàn)高阻，即不允許8088CPU向總線輸出地址。74LS244是一個雙4位的三態(tài)單向驅(qū)動器，這里只使用了其中的4位。即DMA控制器正在使用總線；這時74LS373和7接口與通信技術(shù)-第二章課件接口與通信技術(shù)-第二章課件

三態(tài)透明鎖存器74LS373的引腳排列如圖2-6所示，內(nèi)部有8個鎖存器，Di和Qi分別是輸入和輸出端，LE和OE分別是所有鎖存器的電平鎖存引腳和輸出允許引腳，74LS373與Intel8282功能一樣，參見前面Intel8282的介紹。三態(tài)透明鎖存器74LS373的引腳排列如圖2-6所示

三態(tài)單向驅(qū)動器74LS244的引腳排列和內(nèi)部結(jié)構(gòu)如圖2-7所示，內(nèi)部有8個三態(tài)單向驅(qū)動器，分成4位的兩組，信息的傳送方向?yàn)閺腁i到Y(jié)i，輸出與輸入同相，每組的控制端連接在一起，分別為1G和2G，各控制一組（4位）三態(tài)單向驅(qū)動器的信息傳送，三態(tài)單向驅(qū)動器74LS244的引腳排列和內(nèi)部結(jié)構(gòu)如圖1G和2G為低電平有效。1G為低電平時，允許信息從1Ai傳到1Yi（i=1，2，3，4），1G為高電平時，輸出端1Yi（i=1，2，3，4）為高阻；2G為低電平時，允許信息從2Ai傳到2Yi（i=1，2，3，4），2G為高電平時，輸出端2Yi（i=1，2，3，4）為高阻。1G和2G為低電平有效。1G為低電平時，允許信息從12.系統(tǒng)數(shù)據(jù)總線——用數(shù)據(jù)收發(fā)器74LS245進(jìn)行數(shù)據(jù)的雙向驅(qū)動數(shù)據(jù)收發(fā)器74LS245的兩個控制端由8288產(chǎn)生的信號來進(jìn)行控制。其中，8288的DT/R連接74LS245的方向控制端DIR，高電平時由CPU向總線驅(qū)動數(shù)據(jù)，低電平時由總線向CPU驅(qū)動數(shù)據(jù)。2.系統(tǒng)數(shù)據(jù)總線——用數(shù)據(jù)收發(fā)器74LS245進(jìn)行數(shù)據(jù)的雙

8288的DEN經(jīng)反向后連接74LS245的輸出控制端G，有效時允許數(shù)據(jù)輸出（包括兩個方向），否則輸出高阻。數(shù)據(jù)收發(fā)器74LS245的引腳排列如圖2-8所示，內(nèi)部有8個雙向三態(tài)數(shù)據(jù)收發(fā)驅(qū)動器，Ai和Bi皆可作為數(shù)據(jù)的輸入或輸出端，8288的DEN經(jīng)反向后連接74LS245的輸74LS245與Intel8286功能一樣，參見前面Intel8286的介紹。

3.系統(tǒng)控制信號——少數(shù)由8088的引腳直接提供，如NMI、INTR等；多數(shù)信號由總線控制器8288提供，分“命令”和“控制”兩組，其中：①IOW（I/O寫）、IOR（I/O讀）、MEMW（存儲器寫）、74LS245與Intel8286功能一樣，參見前

MEMR（存儲器讀）和INTA（中斷響應(yīng)）等信號稱為“命令”，它們均為低電平有效，分別用于系統(tǒng)的讀寫操作和中斷響應(yīng)，并構(gòu)成系統(tǒng)的控制總線，由其名稱即可知道它的含義。②ALE、DT/R和DEN等信號稱為“控制”。接口與通信技術(shù)-第二章課件

它們的功能與最小組態(tài)下的同名引腳功能相同，用來控制形成系統(tǒng)的地址總線和數(shù)據(jù)總線，包括鎖存地址、允許數(shù)據(jù)驅(qū)動和控制驅(qū)動方向。唯一的不同是，由8288產(chǎn)生的DEN信號為高電平有效，這是Intel公司為了兼容早期的8085CPU而設(shè)計(jì)的。它們的功能與最小組態(tài)下的同名引腳功能相同，用來控

請注意8288的兩個輸入引腳：地址允許AEN和命令允許CEN。它們連接著DMA應(yīng)答電路中兩個完全相反的信號AENBRD和AEN/。使用時，AENBRD和AEN/（其含義是由DMA提供的地址有效）將同時有效或同時無效。請注意8288的兩個輸入引腳：地址允許AEN和命令允

當(dāng)?shù)刂吩试SAEN和命令允許CEN同時有效時，表示CPU掌管系統(tǒng)總線。此時，8288正常工作，產(chǎn)生上面列舉的一系列命令和控制信號，并允許將CPU提供的地址輸出到總線。當(dāng)?shù)刂吩试SAEN和命令允許CEN同時無效時，當(dāng)?shù)刂吩试SAEN和命令允許CEN同時有效時，表示CP

表示DMA控制器掌管系統(tǒng)總線。此時，8288被封鎖，它的ALE和DEN都將輸出無效。前者無效將使地址繼續(xù)處在鎖存狀態(tài)；后者無效將使數(shù)據(jù)收發(fā)器74LS245輸出高阻。與此同時，AENBRD有效將直接封鎖地址鎖存器74LS373和單向驅(qū)動器74LS244的輸出控制端，表示DMA控制器掌管系統(tǒng)總線。此時，8288被封鎖，

使它們?nèi)驾敵龈咦?。于是CPU對系統(tǒng)總線的控制將被剝奪，系統(tǒng)總線呈現(xiàn)全面高阻，實(shí)際上，此時總線已由DMA控制器掌管。在IBMPC/XT微型機(jī)的CPU子系統(tǒng)中，除了總線形成電路外，還包括時鐘發(fā)生器8284、等待信號產(chǎn)生電路、浮點(diǎn)運(yùn)算協(xié)處理器8087等。使它們?nèi)驾敵龈咦?。于是CPU對系統(tǒng)總線的控制將被剝第二章微處理器的外部特性與總線形成

這一章將從用微處理器組成微型計(jì)算機(jī)的角度，介紹Intel8088微處理器的外部特性，以及微型計(jì)算機(jī)的系統(tǒng)總線形成，主要內(nèi)容包括：Intel8088的兩種組態(tài)模式，每種組態(tài)下的引腳定義、總線形成等。第二章微處理器的外部特性與總線形成這一章將從用微處第一節(jié)Intel8088微處理器的外部特性

微處理器是微型計(jì)算機(jī)的核心部件，其外部特性表現(xiàn)在它的引腳信號上，并通過引腳的連接在微型計(jì)算機(jī)中發(fā)揮作用一Intel8088的兩種組態(tài)模式第一節(jié)Intel8088微處理器的外部特性微接口與通信技術(shù)-第二章課件

BMPC/XT采用的CPU為Intel8088，圖2-1給出了Intel8088的引腳圖，第一章圖1-4給出了Intel8086的引腳圖，比較兩圖可以看出，兩者引腳圖基本相同。事實(shí)上，Intel8088同Intel8086很相近，都是16位微處理器，內(nèi)部運(yùn)算器和寄存器都是16位，同樣具有20位地址線，BMPC/XT采用的CPU為Intel

可以尋址1MB的內(nèi)存空間和64K個I/O端口，其指令系統(tǒng)完全兼容。兩者不同的是，8088的外部數(shù)據(jù)總線為8位，而8086為16位，因而8086是真正的16位微處理器，而8088被稱為“準(zhǔn)16位”微處理器，IBM選擇8088為IBMPC/XT的CPU的原因是當(dāng)時外部設(shè)備的數(shù)據(jù)寬度均為8位，并考慮到價格因素?？梢詫ぶ?MB的內(nèi)存空間和64K個I/O端口，其

BMPC/XT采用的CPU為Intel8088，圖2-1給出了Intel8088的引腳圖，第一章圖1-4給出了Intel8086的引腳圖，比較兩圖可以看出，兩者引腳圖基本相同。事實(shí)上，Intel8088同Intel8086很相近，都是16位微處理器，內(nèi)部運(yùn)算器和寄存器都是16位，BMPC/

同樣具有20位地址線，可以尋址1MB的內(nèi)存空間和64K個I/O端口，其指令系統(tǒng)完全兼容。兩者不同的是，8088的外部數(shù)據(jù)總線為8位，而8086為16位，因而8086是真正的16位微處理器，而8088被稱為“準(zhǔn)16位”微處理器，同樣具有20位地址線，可以尋址1MB的內(nèi)存空間和64IBM選擇8088為IBMPC/XT的CPU的原因是當(dāng)時外部設(shè)備的數(shù)據(jù)寬度均為8位，并考慮到價格因素。局資源的競爭，每個CPU都需要有總線總裁器8289來管理它們對系統(tǒng)總線和系統(tǒng)資源的使用。IBM選擇8088為IBMPC/XT的CPU的原因

IBMPC/XT是一個單CPU微型機(jī)，只使用一片8088CPU。它工作在最大組態(tài)模式，系統(tǒng)總線由8088和8288共同形成和管理。此外，系統(tǒng)中安排了數(shù)值運(yùn)算協(xié)處理器8087的插座，供用戶選用，但沒有使用輸入/輸出協(xié)處理器8089和總線總裁器8289。IBMPC/XT是一個單CPU微型機(jī)，只使用

圖2-1示出了8088在兩種組態(tài)下的引腳定義，注意某些引腳在兩種組態(tài)下有不同的功能。圖中，未加括號的為不區(qū)分最大組態(tài)或最小組態(tài)的引腳定義，加括號的為最大組態(tài)下的引腳定義。在構(gòu)成應(yīng)用系統(tǒng)時，最大組態(tài)和最小組態(tài)模式有不同的總線形成辦法。圖2-1示出了8088在兩種組態(tài)下的引腳定義，注意某二最小組態(tài)下的引腳定義在最小組態(tài)模式下，8088提供了系統(tǒng)所需要的全部控制信號。其引腳功能雖比較簡單，但反映了系統(tǒng)工作的基本原理。1.數(shù)據(jù)和地址引腳

8088的所有引腳信號中，數(shù)量最多的是數(shù)據(jù)和地址信號。為減少引腳數(shù)，8088采用了引腳信號分時復(fù)用的方法。所謂分時復(fù)用，二最小組態(tài)下的引腳定義

就是同一引腳在不同的時刻具有不同的功能。最常用的復(fù)用是地址和數(shù)據(jù)的復(fù)用。①AD7~AD0（Address/Data）：地址/數(shù)據(jù)分時復(fù)用引腳，雙向，三態(tài)。在訪問存儲器或外設(shè)的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低8位地址A7~A0，其它時間用于傳送8位數(shù)據(jù)D7~D0。就是同一引腳在不同的時刻具有不同的功能。最常用②A15~A8（Address）：8位地址引腳，輸出，三態(tài)。這些引腳在訪問存儲器或外設(shè)時，提供全部20位地址中的8位地址A15~A8。③A19/S6~A16/S3（Address/Status）：地址/狀態(tài)分時復(fù)用引腳，輸出，三態(tài)。這些引腳在訪問存儲器的第一個時鐘周期輸出高4位地址A19~A16，②A15~A8（Address）：8位地址引腳，輸出，三

在訪問外設(shè)的第一個時鐘周期輸出低電平（無效），其它時間輸出狀態(tài)信號S6~S3。其中，S6恒為低電平，S5反映中斷允許標(biāo)志IF的狀態(tài)，S4和S3的編碼反映CPU當(dāng)前對段寄存器的使用情況，如表2-1所示，表中不使用段寄存器的操作指I/O訪問和中斷響應(yīng)等。在訪問外設(shè)的第一個時鐘周期輸出低電平（無效），其它時表2-1S4和S3編碼的意義S4S3

意義

0

0當(dāng)前正使用DS段寄存器

0

1當(dāng)前正使用SS段寄存器

1

0當(dāng)前正使用CS或未使用段寄存器

1

1當(dāng)前正使用ES段寄存器表2-1S4和S3編碼的意義

注意，在軟件編程時，我們用邏輯地址（兩個16位數(shù)）來對存儲器單元進(jìn)行尋址，但是實(shí)際上，8088訪問存儲器時，是用20位物理地址，即引腳A19~A0來尋址存儲器單元。從邏輯地址到物理地址的轉(zhuǎn)換，是由8088在其內(nèi)部自動完成的。

而8088在尋址I/O時只使用20位地址中的低16位，即A15~A0，或低8位，即A7~A0，對I/O編程時，我們只需使用低16位或低8位地址即可，亦即8088訪問I/O時，不像訪問存儲器時需要進(jìn)行邏輯地址到物理地址的轉(zhuǎn)換

注意，在軟件編程時，我們用邏輯地址（兩個16位2.讀寫控制引腳這是一組讀寫控制引腳信號，是微處理器的控制總線。①ALE（AddressLatchEnable）：地址鎖存允許引腳，輸出，三態(tài)，高電平有效。有效時，表示復(fù)用引腳（AD7~AD0和A19/S6~A16/S3）上正在傳送地址信號。由于地址在復(fù)用引腳上出現(xiàn)的時間很短暫，2.讀寫控制引腳

所以，系統(tǒng)需要利用ALE信號將地址鎖存到地址鎖存器中以備使用。②IO/M（InputandOutput/Memory）：8088訪問I/O或者存儲器指示引腳，輸出，三態(tài)。該引腳為高電平時，表示CPU將訪問I/O端口，此時地址總線A15~A0提供16位的I/O端口地址；為低電平時，表示CPU將訪問存儲器，此時地址總線A19~A0提供20位的存儲器物理地址所以，系統(tǒng)需要利用ALE信號將地址鎖存到地址鎖存器中③WR（Write）：寫控制信號引腳，輸出，三態(tài)，低電平有效。有效時，表示CPU正在將數(shù)據(jù)寫到存儲器單元或I/O端口中。④RD（Read）：讀控制信號引腳，輸出，三態(tài)，低電平有效。有效時，表示CPU正在從存儲器單元或I/O端口中讀取數(shù)據(jù)。③WR（Write）：寫控制信號引腳，輸出，三態(tài)，低電IO/M、WR和RD這三個信號構(gòu)成了微型機(jī)的基本控制信號，組合后可形成四種基本的總線控制，即存儲器寫MEMW、存儲器讀MEMR、I/O寫IOW和I/O讀IOR。⑤READY：存儲器或I/O端口就緒信號引腳，輸入，高電平有效。存儲器或I/O端口可利用該信號無效（低電平時）來請求CPU延長時序。IO/M、WR和RD這三個信號構(gòu)成了微型機(jī)的基本控制

在總線操作周期中，8088CPU會在第3個時鐘周期的前沿測試該引腳，如果測到有效（高電平時），表示被訪問的存儲器或I/O端口已就緒，CPU將在第4個時鐘周期后結(jié)束數(shù)據(jù)存取總線操作；如果測到無效（低電平時），表示被訪問的存儲器或I/O端口跟不上CPU的操作速度，在總線操作周期中，8088CPU會在第3個時鐘周期的

此時CPU將插入等待周期TW。CPU會在等待周期中繼續(xù)監(jiān)測READY信號，有效時則進(jìn)入第4個時鐘周期，否則繼續(xù)插入等待周期TW。⑥D(zhuǎn)EN（DataEnable）：數(shù)據(jù)允許信號引腳，輸出，三態(tài)，低電平有效。有效時，表示復(fù)用的數(shù)據(jù)總線上正在傳送數(shù)據(jù)，此時CPU將插入等待周期TW。CPU會在等待周

可利用該信號來控制數(shù)據(jù)收發(fā)器，以便對數(shù)據(jù)總線進(jìn)行適時的驅(qū)動。⑦DT/R（DataTransmit/Receive）：數(shù)據(jù)發(fā)送或接收信號引腳，輸出，三態(tài)。該信號指示數(shù)據(jù)總線上數(shù)據(jù)的流向：高電平時數(shù)據(jù)自CPU輸出到總線（發(fā)送），低電平時數(shù)據(jù)從總線輸入到CPU（接收）?？衫迷撔盘杹砜刂茢?shù)據(jù)收發(fā)器對數(shù)據(jù)的驅(qū)動方向?？衫迷撔盘杹砜刂茢?shù)據(jù)收發(fā)器，以便對數(shù)據(jù)總線進(jìn)行適時⑧SS0（SystemStatus）：（最小組態(tài)模式下的）系統(tǒng)狀態(tài)0輸出信號引腳。SS0、IO/M和DT/R一道，通過編碼可以指示CPU在最小組態(tài)模式下的8種工作狀態(tài)，如表2-2所示。其中，暫停狀態(tài)在執(zhí)行HLT指令后出現(xiàn)；過度狀態(tài)在總線操作即將結(jié)束時出現(xiàn)，它意味著下個總線操作即將開始。⑧SS0（SystemStatus）：（最小組態(tài)模式下的表2-2最小組態(tài)模式下的狀態(tài)編碼IO/MDT/RSS0CPU的工作狀態(tài)

０

０

０取指令

０

０

１存儲器讀

０

１

０存儲器寫

０

１

１過渡狀態(tài)

１

０

０中斷響應(yīng)

１

０

１I/O讀

１

１

０I/O寫

１

１

１暫停表2-2最小組態(tài)模式下的狀態(tài)編碼IO/MDT3.中斷請求和響應(yīng)引腳①

INTR（InterruptRequest）：可屏蔽中斷請求信號引腳，輸入，高電平有效。有效時，表示中斷請求源向CPU申請屏蔽中斷。該請求的優(yōu)先級別較低，通過關(guān)中斷指令CLI可清除CPU內(nèi)的標(biāo)志寄存器的中斷允許標(biāo)志IF，充而對該中斷請求進(jìn)行屏蔽。3.中斷請求和響應(yīng)引腳

可屏蔽中斷請求用于常規(guī)的中斷服務(wù)，例如，當(dāng)某個外設(shè)需要傳送數(shù)據(jù)時，可通過該引腳向CPU申請可屏蔽中斷。②INTA（InterruptAcknowledge）：可屏蔽中斷響應(yīng)信號引腳，輸出，低電平有效。有效時，表示來自INTR引腳的中斷請求已被CPU響應(yīng)，CPU將進(jìn)入中斷響應(yīng)周期?？善帘沃袛嗾埱笥糜诔Ｒ?guī)的中斷服務(wù)，例如，當(dāng)某個外已被響應(yīng)，并令外設(shè)將其中斷向量號送到中斷響應(yīng)周期由連續(xù)兩個總線周期構(gòu)成，每個總線周期都會從INTA引腳輸出一個負(fù)脈沖，以此通知外設(shè)其中斷請求數(shù)據(jù)總線。此后，CPU接收中斷向量號，據(jù)此得知哪個設(shè)備有中斷請求，并轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序入口，為它提供相應(yīng)的服務(wù)。已被響應(yīng)，并令外設(shè)將其中斷向量號送到中斷響應(yīng)周期由連續(xù)兩個總③NMI（Non-MaskInterrupt）：不可屏蔽中斷請求信號引腳，輸入，上升沿有效。有效時，表示外界向CPU申請不可屏蔽中斷。該中斷請求的優(yōu)先級別高于INTR，且不能在CPU內(nèi)被屏蔽（即CPU內(nèi)的中斷允許標(biāo)志IF對其不起作用）。當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過它向CPU申請不可屏蔽中斷服務(wù)。③NMI（Non-MaskInterrupt）：不可4.總線請求和響應(yīng)引腳①HOLD：占用總線請求信號引腳，輸入，高電平有效。有效時，表示其它總線主控設(shè)備向CPU申請占用總線。該信號從有效回到無效時，表示總線主控設(shè)備對總線的使用已經(jīng)結(jié)束，通知CPU收回對總線的控制權(quán)。在系統(tǒng)中，浮點(diǎn)運(yùn)算協(xié)處理器和DMA控制器等總線主控設(shè)備都可以通過該引腳向CPU申請總線的使用權(quán)4.總線請求和響應(yīng)引腳②HLDA（HOLDAcknowledge）：占用總線響應(yīng)信號引腳，輸出，高電平有效。有效時，表示CPU已響應(yīng)占用總線請求，并將總線釋放給申請占用總線的主控設(shè)備。此時CPU的地址線、數(shù)據(jù)線及具有三態(tài)輸出能力的控制線將呈現(xiàn)高阻，使總線請求設(shè)備可以順利接管和使用總線。使用完畢后，請求信號HOLD將轉(zhuǎn)為無效，響應(yīng)信號HLDA也隨之轉(zhuǎn)為無效，CPU將重新掌管總線。②HLDA（HOLDAcknowledge）：占用5.其它引腳①RESET：復(fù)位請求信號引腳，輸入，高電平有效。有效時，將使CPU回到初始化狀態(tài)。當(dāng)它從有效轉(zhuǎn)為無效時，CPU重新開始工作。為保證可靠復(fù)位，在上電復(fù)位（冷啟動）時，要求其有效時間應(yīng)維持50μs以上；在按鈕復(fù)位（熱啟動）時，要求其有效時間應(yīng)維持4個時鐘周期以上。5.其它引腳

CPU復(fù)位時，其內(nèi)部寄存器和外部引腳的狀態(tài)如表2-3所示。表中同時給出了兩種組態(tài)下引腳的復(fù)位狀態(tài)。復(fù)位后，寄存器CS=FFFFH，IP=0000H，所以復(fù)位后CPU一開始執(zhí)行的程序入口在物理地址FFFF0H處；在引腳方面，復(fù)位后總的情況是輸出高阻或者無效。CPU復(fù)位時，其內(nèi)部寄存器和外部引腳的狀態(tài)如表②CLK（Clock）：時鐘輸入信號引腳。系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號。8088的工作時鐘最高可選5MHz。在IBMPC/XT機(jī)中，它采用了4.77MHz的時鐘，其周期約為210ns。③Vcc：電源，向CPU提供+5V電源。④GND：地，向CPU提供參考地電平。②CLK（Clock）：時鐘輸入信號引腳。系統(tǒng)通過該引腳給⑤MN/MX（Minimum/Maximum）：組態(tài)選擇信號引腳，輸入。當(dāng)它接高電平時，8088將工作在最小組態(tài)模式；反之，8088將工作在最大組態(tài)模式。⑥TEST：測試信號引腳，輸入，低電平有效，該引腳信號配合WAIT指令來使用。⑤MN/MX（Minimum/Maximum）：組態(tài)選擇信當(dāng)CPU執(zhí)行WAIT指令時，它將在每個時鐘周期對該引腳進(jìn)行測試：如果無效（高電平時），則程序原地踏步并繼續(xù)測試；如果有效（低電平時），則程序恢復(fù)運(yùn)行。也就是說，WAIT指令使CPU產(chǎn)生等待，直到TEST引腳有效為止。在使用協(xié)處理器8087時，通過TEST引腳和WAIT指令，可使8088和8087的操作保持同步。當(dāng)CPU執(zhí)行WAIT指令時，它將在每個時鐘周期對該引腳進(jìn)行測表2-38088寄存器和引腳的復(fù)位狀態(tài)寄存器寄存器內(nèi)容

引腳（括號內(nèi)為最大組態(tài)模式的引腳）引腳狀態(tài)

指令隊(duì)列狀態(tài)寄存器CS：IP其它段寄存器全清除全清除FFFFH：0000H0000HAD7~AD0、A15~A8、A19/S6~A16/S3SS0（HIGH）、（RQ/GT0）、（RQ/GT1）DEN（S0）、DT/R（S1）、IO/M（S2）WR（LOCK）、RD、INTAALE（QS0）、HLDA、（QS1）高阻高電平高電平后呈高阻高電平后呈高阻低電平表2-38088寄存器和引腳的復(fù)位狀態(tài)寄存器寄存器內(nèi)三最大組態(tài)下的引腳定義在最大組態(tài)模式下，8088CPU的數(shù)據(jù)、地址等引腳信號與最小組態(tài)模式下相同，不同的是一些控制信號。8088將狀態(tài)信號S2~S0輸出，由總線控制器8288譯碼并產(chǎn)生一系列控制信號。①表2-4信號S2~S0的編碼意義

三最大組態(tài)下的引腳定義

S2、S1、S0（Status）：三個狀態(tài)信號引腳，三者編碼輸出，三態(tài)。通過它們的編碼來指示CPU在最大組態(tài)模式下的8種工作狀態(tài)，如表2-4所示。讀者可將它與表2-2進(jìn)行對比。實(shí)際上，8088無論是在最大組態(tài)模式下還是最小組態(tài)模式下，都具有8種相同的工作狀態(tài)。S2、S1、S0（Status）：三個狀態(tài)信號②LOCK：總線封鎖信號引腳，輸出，低電平有效，該引腳信號一般與指令前綴LOCK配合使用。當(dāng)CPU執(zhí)行一條加有LOCK前綴的指令時，該引腳將輸出有效低電平，可以用它來封鎖其它總線請求設(shè)備，即此刻不允許它們向CPU提出總線請求，直到CPU將該指令執(zhí)行完為止。②LOCK：總線封鎖信號引腳，輸出，低電平有效，該引腳

此外，在中斷響應(yīng)周期中，它也會一度有效，目的也是利用該信號來臨時封鎖其它設(shè)備對總線的請求，以確保CPU能從數(shù)據(jù)總線上正確讀取中斷向量號。③QS1、QS0（QueueStatus）：指令隊(duì)列狀態(tài)信號引腳，此外，在中斷響應(yīng)周期中，它也會一度有效，目的也是利用

兩者編碼輸出。該編碼反映了指令隊(duì)列的操作狀態(tài)，如表2-5所示。通過該編碼，協(xié)處理器8087可以了解8088的隊(duì)列操作情況，從而使自己的指令隊(duì)列與CPU保持同步。④RQ/GT0、RQ/GT1（Request/Grant）：總線請求/同意信號引腳，兩者編碼輸出。該編碼反映了指令隊(duì)列的操作狀態(tài)，如表2

共有兩個并相互獨(dú)立，雙向，負(fù)脈沖有效。其中，RQ/GT0的優(yōu)先級別高于RQ/GT1。如果總線請求設(shè)備需要請求總線，可通過該引腳向CPU發(fā)送寬度為1個時鐘周期的負(fù)脈沖信號；CPU收到后，向?qū)Ψ交厮屯瑯訉挾鹊呢?fù)脈沖，表示同意并將總線釋放，此時總線請求設(shè)備可接管并使用總線；共有兩個并相互獨(dú)立，雙向，負(fù)脈沖有效。其中，R

一旦總線使用完畢，總線請求設(shè)備仍通過該引腳向CPU發(fā)同樣寬度的負(fù)脈沖，CPU收到后于下一個時鐘周期重新收回總線控制權(quán)。⑤HIGH：該引腳信號在8088中無用，始終輸出高電平（但在8086中它對應(yīng)有效的引腳信號BHE）。一旦總線使用完畢，總線請求設(shè)備仍通過該引腳向CPU發(fā)表2-4信號S2~S0的編碼意義S2S1S0

CPU的工作狀態(tài)０００中斷響應(yīng)００１I/O讀０１０I/O寫０１１暫停１００取指令１０１存儲器讀１１０存儲器寫１１１過渡狀態(tài)

表2-4信號S2~S0的編碼意義表2-5QS1、QS0的編碼意義QS1QS0指令隊(duì)列的操作狀態(tài)００無操作０１取指令首字節(jié)到隊(duì)列１０隊(duì)列空１１取指令其余字節(jié)到隊(duì)列

表2-5QS1、QS0的編碼意義第二節(jié)微型計(jì)算機(jī)的總線形成

在微型計(jì)算機(jī)中，是通過總線將CPU與存儲器、I/O接口（設(shè)備）等部件連接在一起，組成微型計(jì)算機(jī)的。本節(jié)以典型的微型計(jì)算機(jī)IBMPC/XT為例，介紹微型計(jì)算機(jī)的總線形成。IBMPC/XT選用Intel8088微處理器為CPU，Intel8088微處理器有兩種組態(tài)模式，下面分別詳細(xì)介紹8088在兩種組態(tài)模式下的總線形成。第二節(jié)微型計(jì)算機(jī)的總線形成在微型計(jì)算機(jī)中，是通過總線

一Intel8088微處理器在最小組態(tài)下的總線形成一Intel8088微處理器在最小組態(tài)下的總線形成

在最小組態(tài)模式下，可以按圖2-2所示形成系統(tǒng)總線，該方案由Intel公司推薦。1.20位地址總線——采用3個三態(tài)透明鎖存器8282進(jìn)行鎖存和驅(qū)動由于部分地址由分時復(fù)用引腳提供，在這些引腳上，地址信息只在總線操作的第一個時鐘周期出現(xiàn)，因此必須使用地址鎖存器加以鎖存，并同時對它進(jìn)行驅(qū)動，以增加它們的負(fù)載能力。在最小組態(tài)模式下，可以按圖2-2所示形成系統(tǒng)總線，該

允許地址信息輸出；無效（高電平）時，不允許地址信息輸出，即輸出引腳呈現(xiàn)高阻。這里所說的“透明”，是指當(dāng)鎖存控制端STB有效（高電平）時，鎖存器8282的內(nèi)部輸出B能隨輸入A而變化；當(dāng)STB從有效轉(zhuǎn)為無效（低電平）時（即STB的下降沿）地址信息被鎖存，且內(nèi)部輸出B不再隨輸入A而變化。允許地址信息輸出；無效（高電平）時，不允許地址信息輸

圖2-2采用Intel公司的三態(tài)透明鎖存器8282來對地址進(jìn)行鎖存和驅(qū)動。8282的引腳和內(nèi)部結(jié)構(gòu)如圖2-3所示。它有8位輸入、8位輸出和2個控制端，即選通控制端STB（Strobe）和輸出允許控制端OE（OutputEnable），前者對地址信息鎖存進(jìn)行控制，后者對地址信息輸出進(jìn)行控制。注意，這里所說的“三態(tài)”是指芯片具有三態(tài)輸出能力，也就是說，當(dāng)輸出控制信號OE有效（低電平）時，圖2-2采用Intel公司的三態(tài)透明鎖存器8282接口與通信技術(shù)-第二章課件

在圖2-2中。8282因OE接地而常有效，表示該鎖存器始終允許地址輸出，不再使用三態(tài)控制能力。8282的STB連接8088的ALE，這樣，當(dāng)ALE有效時，從8088CPU輸出的地址將直通8282的輸出端；當(dāng)ALE無效時，地址將被鎖存并始終保持在系統(tǒng)的地址總線上。除8282外，Intel公司的8283和74LS373也屬三態(tài)透明鎖存器。

在圖2-2中。8282因OE接地而常有效，表示該8283的情況與8282相似，只是數(shù)據(jù)輸出反向；74LS373用G（Gate）來標(biāo)識其鎖存控制端。與透明鎖存器相對的是非透明鎖存器，它利用邊沿信號（上升沿/下降沿）來進(jìn)行鎖存控制，無論控制端為高電平還是低電平，其輸出均不隨輸入變化（不透明）。8283的情況與8282相似，只是數(shù)據(jù)輸出反向；74

如74LS374是非透明的三態(tài)鎖存器，上升沿有效；74LS273是上升沿有效的非透明鎖存器，無三態(tài)能力。2.8位數(shù)據(jù)總線——采用數(shù)據(jù)收發(fā)器Intel8286來進(jìn)行雙向驅(qū)動

Intel8286的引腳和內(nèi)部結(jié)構(gòu)如圖2-4所示，它可以朝兩個方向驅(qū)動8位數(shù)據(jù)，如74LS374是非透明的三態(tài)鎖存器，上升沿有效；7

發(fā)送時從A到B，接收時從B到A，所以也稱為雙向驅(qū)動器。除A、B兩側(cè)各有8位數(shù)據(jù)線外，它還有2個控制端，即輸出允許控制端OE和方向控制端T（Transmit）。前者用來控制數(shù)據(jù)的輸出：有效（低電平）時，允許數(shù)據(jù)輸出（包括從A到B和從B到A）；無效（高電平）時，發(fā)送時從A到B，接收時從B到A，所以也稱為雙向驅(qū)動器

輸出呈現(xiàn)高阻。后者用來控制數(shù)據(jù)驅(qū)動的方向：有效（高電平）時，從A側(cè)向B側(cè)驅(qū)動；無效（低電平）時，從B側(cè)向A側(cè)驅(qū)動。在圖2-2中，8286的控制端OE連接8088CPU的DEN引腳，有效（低電平）時說明數(shù)據(jù)總線上正在傳送數(shù)據(jù)，這時數(shù)據(jù)收發(fā)器方開始驅(qū)動。8286的控制端T連接8088輸出呈現(xiàn)高阻。后者用來控制數(shù)據(jù)驅(qū)動的方向：有效（CPU的DT/R引腳，高電平時由8088CPU向總線驅(qū)動數(shù)據(jù)（發(fā)送），低電平時由總線向8088CPU驅(qū)動數(shù)據(jù)（接收）。除了8286外，Intel公司的8287和74LS245也屬于數(shù)據(jù)收發(fā)器。其中8287的情況與8286相似，只是兩個方向的輸出均為反相；而74LS245用DIR（Direction）來標(biāo)識其方向控制端，用G來標(biāo)識其輸出控制端。CPU的DT/R引腳，高電平時由8088CPU向總3.系統(tǒng)控制信號——IO/M、WR、RD、NMI、INTR和INTA等，由8088CPU的引腳直接提供。二、Intel8088微處理器在最大組態(tài)下的總線形成

IBMPC/XT機(jī)是典型的采用Intel8088微處理器以最大組態(tài)模式工作的微型計(jì)算機(jī)，下面以IBM