中文Windows使用基礎(chǔ)學(xué)習(xí)教案課件

會(huì)計(jì)學(xué)1中文Windows使用基礎(chǔ)會(huì)計(jì)學(xué)1中文Windows使用基礎(chǔ)

一位全加器真值表根據(jù)以上真值表可寫(xiě)出Si和Ci的表達(dá)式：

3.真值表xiyiCi-1SiCi0000000110010100110110010101011100111111第1頁(yè)/共21頁(yè)一位全加器真值表

4.邏輯圖第2頁(yè)/共21頁(yè)4.邏輯圖第2頁(yè)/共21頁(yè)

思想：用n個(gè)全加器單元，實(shí)現(xiàn)兩個(gè)操作數(shù)的各位并行相加。

分類：并行加法器

1.串行進(jìn)位的并行加法器

二、并行加法器及其進(jìn)位鏈串行進(jìn)位的并行加法器并行進(jìn)位的并行加法器組內(nèi)并行，組間串行組內(nèi)并行，組間并行特點(diǎn)：高位的進(jìn)位依賴于低位進(jìn)位的生成和傳遞，運(yùn)算速度慢。第3頁(yè)/共21頁(yè)思想：用n個(gè)全加器單元，實(shí)現(xiàn)兩個(gè)操作數(shù)的各位并行相加。

進(jìn)位鏈：即進(jìn)位信號(hào)的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)考慮進(jìn)位信號(hào)的邏輯表達(dá)式：

Ci=xiyi+(xi⊕yi)Ci-1

寫(xiě)成通式：Ci=Gi+PiCi-1

其中，Gi——進(jìn)位產(chǎn)生函數(shù)；Pi——進(jìn)位傳遞函數(shù)當(dāng)xi與yi都為1時(shí)，Ci=1，即有進(jìn)位信號(hào)產(chǎn)生，所以將xiyi

稱為進(jìn)位產(chǎn)生函數(shù)或本地進(jìn)位，并以Gi表示。當(dāng)xi⊕yi=1、Ci-1=1時(shí)，則Ci=1。這種情況可看作是當(dāng)

xi⊕yi=1時(shí)，第i-1位的進(jìn)位信號(hào)Ci-1可以通過(guò)本位向高位傳送，因此把xi⊕yi稱為進(jìn)位傳遞函數(shù)或進(jìn)位傳遞條件，并以Pi表示。

2.并行進(jìn)位的并行加法器(公式推導(dǎo))第4頁(yè)/共21頁(yè)進(jìn)位鏈：即進(jìn)位信號(hào)的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)2.并行進(jìn)位

通式：Ci=Gi+PiCi-1

于是C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0┇Ci=Gi+PiCi-1=Gi+PiGi-1+…+PiPi-1…P2G1+PiPi-1…P2P1C0┇Cn=Gn+PnCn-1=Gn+PnGn-1+PnPn-1Gn-2+…+Pn…PiPi-1…P2P1C0

小結(jié)：Ci(i=0,1,…，n)只與Gi,Pi,Cn+1

有關(guān)，而Gi,Pi

都可同時(shí)提供。所以，改進(jìn)后的式子Ci能同時(shí)產(chǎn)生。

特點(diǎn)：

·各位進(jìn)位的生成只與運(yùn)算數(shù)xi,yi以及最低位進(jìn)位C0有關(guān)

·各位進(jìn)位的生成是同時(shí)的

·用邏輯電路實(shí)現(xiàn)時(shí)應(yīng)作相應(yīng)的變化2.并行進(jìn)位的并行加法器(公式推導(dǎo))第5頁(yè)/共21頁(yè)通式：Ci=Gi+PiCi-12.并行進(jìn)位的并行加法

這種進(jìn)位鏈每小組4位，組內(nèi)部采用并行進(jìn)位結(jié)構(gòu)，組間采用串行進(jìn)位傳遞結(jié)構(gòu)。進(jìn)位表達(dá)式為：

C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P3P2P1C0(1)組內(nèi)并行、組間串行的進(jìn)位鏈（公式推導(dǎo)）第6頁(yè)/共21頁(yè)(1)組內(nèi)并行、組間串行的進(jìn)位鏈（公式推導(dǎo)）第

（1）組內(nèi)并行、組間串行的進(jìn)位鏈（邏輯圖）組間串聯(lián)，仍存在一定延遲時(shí)間第7頁(yè)/共21頁(yè)（1）組內(nèi)并行、組間串行的進(jìn)位鏈（邏輯圖）組間串

按前述分析法，引入組進(jìn)位輔助函數(shù)G1*,P1*,則（2）組內(nèi)并行，組間并行的進(jìn)位鏈（公式推導(dǎo)）第8頁(yè)/共21頁(yè)按前述分析法，引入組進(jìn)位輔助函數(shù)G1*,P1*,（2）組內(nèi)并行，組間并行的進(jìn)位鏈（公式推導(dǎo)）第9頁(yè)/共21頁(yè)（2）組內(nèi)并行，組間并行的進(jìn)位鏈（公式推導(dǎo)）第9頁(yè)/共21頁(yè)

（2）組內(nèi)并行，組間并行的進(jìn)位鏈（邏輯圖）第10頁(yè)/共21頁(yè)（2）組內(nèi)并行，組間并行的進(jìn)位鏈（邏輯圖）第1

進(jìn)位產(chǎn)生次序:①產(chǎn)生第一小組的C1、C2、C3及所有Gi*、Pi*;②產(chǎn)生組間的進(jìn)位信號(hào)C4、C8、C12、C16;③產(chǎn)生第2、3、4小組的C5、C6、C7;C9、C10、C11;C13、C14、C15。至此進(jìn)位信號(hào)全部形成和數(shù)也隨之產(chǎn)生。產(chǎn)生所有進(jìn)位的延遲時(shí)間為6Td。要求掌握32位、64位多重進(jìn)位方式的進(jìn)位鏈的原理。

(2)邏輯圖含義第11頁(yè)/共21頁(yè)進(jìn)位產(chǎn)生次序:(2)邏輯圖含義第11SN74181:一種具有并行進(jìn)位的多功能ALU芯片，每片4位構(gòu)成一組，組內(nèi)并行進(jìn)位。有16種算術(shù)運(yùn)算和邏輯運(yùn)算的功能。

1.SN74181的構(gòu)成

A0~A3

B0~B3:兩個(gè)四位輸入數(shù)據(jù)

F0~F3:運(yùn)算結(jié)果輸出

Cn:最低位進(jìn)位的反

Cn+4:最高位進(jìn)位的反

G,P:組進(jìn)位輔助函數(shù)

M:算術(shù)/邏輯運(yùn)算(0/1)

S0~S3:運(yùn)算功能選擇

A=B:若A與B全等，該引腳出1

三、用集成電路構(gòu)成ALU—SN74181芯片第12頁(yè)/共21頁(yè)SN74181:一種具有并行進(jìn)位的多功能ALU芯

(1)組間串行進(jìn)位的16位ALU的構(gòu)成2.利用SN74181芯片構(gòu)成ALU第13頁(yè)/共21頁(yè)(1)組間串行進(jìn)位的16位ALU的構(gòu)成2

（2）組間并行進(jìn)位的16位ALU的構(gòu)成該圖是組間并行進(jìn)位的16位ALU組間采用并行進(jìn)位時(shí)，只需增加一片SN74182芯片。SN74182是與SN74181配套的產(chǎn)品，是一個(gè)產(chǎn)生并行進(jìn)位信號(hào)的部件。第14頁(yè)/共21頁(yè)（2）組間并行進(jìn)位的16位ALU的構(gòu)成該圖是組間并行進(jìn)位

利用SN74181,SN74182組成下列ALU:(1)16位行波進(jìn)位ALU;(2)16位并行ALU;(3)64位并行ALU

示例1第15頁(yè)/共21頁(yè)利用SN74181,SN74182組成下列A

示例1（1，2）解答第16頁(yè)/共21頁(yè)示例1（1，2）解答第16頁(yè)/共21頁(yè)

示例1（3）解答第17頁(yè)/共21頁(yè)示例1（3）解答第17頁(yè)/共21頁(yè)

用74181和74182設(shè)計(jì)如下3種方案的32位ALU(1)行波進(jìn)位方式;（2）兩重進(jìn)位方式;（3）三重進(jìn)位方式;

解（1）行波進(jìn)位方式用8片SN74181芯片串聯(lián)，如圖：

示例2第18頁(yè)/共21頁(yè)用74181和74182設(shè)計(jì)如下3種方案的32位

示例2（2）解答：第19頁(yè)/共21頁(yè)示例2（2）解答：第19頁(yè)/共21頁(yè)

示例2（3）解答：第20頁(yè)/共21頁(yè)示例2（3）解答：第20頁(yè)/共21頁(yè)會(huì)計(jì)學(xué)22中文Windows使用基礎(chǔ)會(huì)計(jì)學(xué)1中文Windows使用基礎(chǔ)

一位全加器真值表根據(jù)以上真值表可寫(xiě)出Si和Ci的表達(dá)式：

3.真值表xiyiCi-1SiCi0000000110010100110110010101011100111111第1頁(yè)/共21頁(yè)一位全加器真值表

4.邏輯圖第2頁(yè)/共21頁(yè)4.邏輯圖第2頁(yè)/共21頁(yè)

思想：用n個(gè)全加器單元，實(shí)現(xiàn)兩個(gè)操作數(shù)的各位并行相加。

分類：并行加法器

1.串行進(jìn)位的并行加法器

二、并行加法器及其進(jìn)位鏈串行進(jìn)位的并行加法器并行進(jìn)位的并行加法器組內(nèi)并行，組間串行組內(nèi)并行，組間并行特點(diǎn)：高位的進(jìn)位依賴于低位進(jìn)位的生成和傳遞，運(yùn)算速度慢。第3頁(yè)/共21頁(yè)思想：用n個(gè)全加器單元，實(shí)現(xiàn)兩個(gè)操作數(shù)的各位并行相加。

進(jìn)位鏈：即進(jìn)位信號(hào)的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)考慮進(jìn)位信號(hào)的邏輯表達(dá)式：

Ci=xiyi+(xi⊕yi)Ci-1

寫(xiě)成通式：Ci=Gi+PiCi-1

其中，Gi——進(jìn)位產(chǎn)生函數(shù)；Pi——進(jìn)位傳遞函數(shù)當(dāng)xi與yi都為1時(shí)，Ci=1，即有進(jìn)位信號(hào)產(chǎn)生，所以將xiyi

稱為進(jìn)位產(chǎn)生函數(shù)或本地進(jìn)位，并以Gi表示。當(dāng)xi⊕yi=1、Ci-1=1時(shí)，則Ci=1。這種情況可看作是當(dāng)

xi⊕yi=1時(shí)，第i-1位的進(jìn)位信號(hào)Ci-1可以通過(guò)本位向高位傳送，因此把xi⊕yi稱為進(jìn)位傳遞函數(shù)或進(jìn)位傳遞條件，并以Pi表示。

2.并行進(jìn)位的并行加法器(公式推導(dǎo))第4頁(yè)/共21頁(yè)進(jìn)位鏈：即進(jìn)位信號(hào)的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)2.并行進(jìn)位

通式：Ci=Gi+PiCi-1

于是C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0┇Ci=Gi+PiCi-1=Gi+PiGi-1+…+PiPi-1…P2G1+PiPi-1…P2P1C0┇Cn=Gn+PnCn-1=Gn+PnGn-1+PnPn-1Gn-2+…+Pn…PiPi-1…P2P1C0

小結(jié)：Ci(i=0,1,…，n)只與Gi,Pi,Cn+1

有關(guān)，而Gi,Pi

都可同時(shí)提供。所以，改進(jìn)后的式子Ci能同時(shí)產(chǎn)生。

特點(diǎn)：

·各位進(jìn)位的生成只與運(yùn)算數(shù)xi,yi以及最低位進(jìn)位C0有關(guān)

·各位進(jìn)位的生成是同時(shí)的

·用邏輯電路實(shí)現(xiàn)時(shí)應(yīng)作相應(yīng)的變化2.并行進(jìn)位的并行加法器(公式推導(dǎo))第5頁(yè)/共21頁(yè)通式：Ci=Gi+PiCi-12.并行進(jìn)位的并行加法

這種進(jìn)位鏈每小組4位，組內(nèi)部采用并行進(jìn)位結(jié)構(gòu)，組間采用串行進(jìn)位傳遞結(jié)構(gòu)。進(jìn)位表達(dá)式為：

C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P3P2P1C0(1)組內(nèi)并行、組間串行的進(jìn)位鏈（公式推導(dǎo)）第6頁(yè)/共21頁(yè)(1)組內(nèi)并行、組間串行的進(jìn)位鏈（公式推導(dǎo)）第

（1）組內(nèi)并行、組間串行的進(jìn)位鏈（邏輯圖）組間串聯(lián)，仍存在一定延遲時(shí)間第7頁(yè)/共21頁(yè)（1）組內(nèi)并行、組間串行的進(jìn)位鏈（邏輯圖）組間串

按前述分析法，引入組進(jìn)位輔助函數(shù)G1*,P1*,則（2）組內(nèi)并行，組間并行的進(jìn)位鏈（公式推導(dǎo)）第8頁(yè)/共21頁(yè)按前述分析法，引入組進(jìn)位輔助函數(shù)G1*,P1*,（2）組內(nèi)并行，組間并行的進(jìn)位鏈（公式推導(dǎo)）第9頁(yè)/共21頁(yè)（2）組內(nèi)并行，組間并行的進(jìn)位鏈（公式推導(dǎo)）第9頁(yè)/共21頁(yè)

（2）組內(nèi)并行，組間并行的進(jìn)位鏈（邏輯圖）第10頁(yè)/共21頁(yè)（2）組內(nèi)并行，組間并行的進(jìn)位鏈（邏輯圖）第1

進(jìn)位產(chǎn)生次序:①產(chǎn)生第一小組的C1、C2、C3及所有Gi*、Pi*;②產(chǎn)生組間的進(jìn)位信號(hào)C4、C8、C12、C16;③產(chǎn)生第2、3、4小組的C5、C6、C7;C9、C10、C11;C13、C14、C15。至此進(jìn)位信號(hào)全部形成和數(shù)也隨之產(chǎn)生。產(chǎn)生所有進(jìn)位的延遲時(shí)間為6Td。要求掌握32位、64位多重進(jìn)位方式的進(jìn)位鏈的原理。

(2)邏輯圖含義第11頁(yè)/共21頁(yè)進(jìn)位產(chǎn)生次序:(2)邏輯圖含義第11SN74181:一種具有并行進(jìn)位的多功能ALU芯片，每片4位構(gòu)成一組，組內(nèi)并行進(jìn)位。有16種算術(shù)運(yùn)算和邏輯運(yùn)算的功能。

1.SN74181的構(gòu)成

A0~A3

B0~B3:兩個(gè)四位輸入數(shù)據(jù)

F0~F3:運(yùn)算結(jié)果輸出

Cn:最低位進(jìn)位的反

Cn+4:最高位進(jìn)位的反

G,P:組進(jìn)位輔助函數(shù)

M:算術(shù)/邏輯運(yùn)算(0/1)

S0~S3:運(yùn)算功能選擇

A=B:若A與B全等，