《數(shù)字?jǐn)?shù)邏輯》考試答案

中國石油大學(xué)（北京）遠(yuǎn)程教育學(xué)院《數(shù)字邏輯》期末復(fù)習(xí)題一、單項(xiàng)選擇題TTL門電路輸入端懸空時(shí)，應(yīng)視為(A)A.高電平B.低電平C.不定D.高阻2.最小項(xiàng)ABCD的邏輯相鄰項(xiàng)是（D）A．ABCDB．ABCDC．ABCDD．ABCD3.全加器中向高位的進(jìn)位Ci1為(D)A.AiBiCiB.AiBi(AiBi)CiC.AiBiCiD.(AiCi)Bi4.一片十六選一數(shù)據(jù)選擇器，它應(yīng)有（A）位地址輸入變量A.4B.5C.10D.165.欲對78個(gè)信息以二進(jìn)制代碼表示，則最少需要（B）位二進(jìn)制碼A.4B.7C.78D.10十進(jìn)制數(shù)25用8421BCD碼表示為（B）A.10101B.00100101C.100101D.10101常用的BCD碼有（C）A:奇偶校驗(yàn)碼B:格雷碼C:8421碼D:ASCII碼已知YAABAB,以下結(jié)果中正確的選項(xiàng)是（C）A:Y=AB:Y=BC:Y=A+BD:YAB9.以下說法不正確的選項(xiàng)是（D）A:同一個(gè)邏輯函數(shù)的不相同描述方法之間可相互變換B:任何一個(gè)邏輯函數(shù)都能夠化成最小項(xiàng)之和的標(biāo)準(zhǔn)形式C:擁有邏輯相鄰性的兩個(gè)最小項(xiàng)都能夠合并為一項(xiàng)D:任一邏輯函數(shù)的最簡與或式形式是唯一的10.邏輯函數(shù)的真值表以下表所示，其最簡與或式是（C）編寫版wordABCABCABCABCABCABCBCABBCAC11．以下不是邏輯代數(shù)重要規(guī)則的是(D)。A.代入規(guī)則B.反演規(guī)則C.對偶規(guī)則D.加法規(guī)則12．已知函數(shù)FAB(CDE)的反函數(shù)應(yīng)該是(A)。A.FABC(DE)B.FABC(DE)C.FABC(DE)D.FABC(DE)13．組合邏輯電路一般由（A）組合而成。A、門電路B、觸發(fā)器C、計(jì)數(shù)器D、寄存器14．求一個(gè)邏輯函數(shù)F的對偶式，可將F中的（A）。A、“·”換成“+”，“+”換成“·”,常數(shù)中的“0”“1”互換B、原變量換成反變量，反變量換成原變量C、變量不變D、常數(shù)中的“0”換成“1”，“1”換成“0”15．邏輯函數(shù)FABACADAE(A)。A.AB+AC+AD+AEB.A+BCEDC.(A+BC)(A+DE)D.A+B+C+D+E16．以下邏輯電路中，不是組合邏輯電路的有（D）A、譯碼器B、編碼器C、全加器D、寄存器17．邏輯表達(dá)式A+BC=（C）編寫版wordA、ABB、A+CC、(A+B)(A+C)D、B+C18．在（A）輸入情況下，“或非”運(yùn)算的結(jié)果是邏輯“1”。A.全部輸入為“0”B.全部輸入為“1”C.任一輸入為“0”，其他輸入為“1”D.任一輸入為“1”19．邏輯函數(shù)F1m2,4,5,6同F(xiàn)2ABBC之間關(guān)系為(A)A.F1F2B.F1F2C.F1F2D.沒關(guān)20．時(shí)序邏輯電路必然包含（A）A、觸發(fā)器B、組合邏輯電路C、移位寄存器D、譯碼器21．時(shí)序邏輯電路中必定有（A）A、輸入邏輯變量B、時(shí)鐘信號C、計(jì)數(shù)器D、編碼器22．邏輯函數(shù)F(ABC)(ABC)ABCABC(A)。A.m(0,1,4,5)B.m(0,1,4,5)C.m4,5D.A(B+C)23．已知函數(shù)FABCD，依照反演規(guī)則獲取的反函數(shù)是（A）A．(AB)(CD)B．（A+B）（C+D）C．ABD．ABCD24．最小項(xiàng)ABCD的邏輯相鄰項(xiàng)是（D）A．ABCDB．ABCDC．ABCDD．ABCD25．Mealy型時(shí)序邏輯電路的輸出(C)。A.只與當(dāng)前外面輸入有關(guān)B.只與電路內(nèi)部狀態(tài)有關(guān)C.與外面輸入和內(nèi)部狀態(tài)都有關(guān)D.與外面輸入和內(nèi)部狀態(tài)都沒關(guān)26．邏輯函數(shù)FABCABCABC(A)。A.(3,6,7)B.m5,6,7C.m3,6,7D.A(B+C)27．JK觸發(fā)器在CP脈沖作用下，欲實(shí)現(xiàn)Qn1Qn，則輸入信號不能夠?yàn)椋―）A．J=K=0B．J=Q，K=QC．J=Q,K=QD．J=Q,K=028．邏輯函數(shù)F(A,B,C)ABCABCABCABCABC=（A）A．∑m(0,1,3,6,7)B．∏m(0,1,3,6,7)C．∑m(6,7)D．AB+C29．以下觸發(fā)器中沒有拘束條件的是（D）A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、保持擁塞RS觸發(fā)器D、邊沿D觸發(fā)器30．欲獲取D觸發(fā)器的功能，以下諸圖中唯有圖（A）是正確的A.B.編寫版wordC.D.31.以下四個(gè)系列的TTL集成電路，其中功耗最小的為（D）A.CT74B.CT74HC.CT74SD.CT74LS32.以下門電路，不屬于基本邏輯門的是（A）A.異或門B.與門C.或門D.非門33．n個(gè)變量函數(shù)的最小項(xiàng)是(C)。A.n個(gè)變量的積項(xiàng)，它包含全部n個(gè)變量B.n個(gè)變量的和項(xiàng)，它包含n個(gè)變量C.每個(gè)變量都以原、反變量的形式出現(xiàn)，且僅出現(xiàn)一次D.n個(gè)變量的和項(xiàng)，它不包含全部變量34.以下列圖示觸發(fā)器電路的特點(diǎn)方程Qn+1=（A）A.TQnnB.TQTQnC.QnTQD.T35.圖示ROM陣列邏輯圖，當(dāng)?shù)刂窞锳1A0=10時(shí)，該字單元的內(nèi)容為（C）A.1l10B.111C.1010D.100譯碼器的邏輯功能是將（D）A:輸入的二進(jìn)制代碼譯成對應(yīng)輸出的二進(jìn)制代碼B:輸入的高、低電平譯成對應(yīng)輸出的二進(jìn)制代碼C:輸入的高、低電平譯成對應(yīng)輸出的高、低電平D:輸入的二進(jìn)制代碼譯成對應(yīng)輸出的高、低電平________37.ABABABAB（A）A.AB.BC.1D.0____38.由與非門組成的基本RS觸發(fā)器兩個(gè)輸入端S0,R1時(shí)，觸發(fā)器的狀態(tài)為（C）________A.Q1,Q0B.Q=1，Q1C.Q=0，Q1D.Q=0，Q0編寫版word27.以下列圖所示邏輯圖輸出為“1”時(shí)，輸入變量ABCD取值組合為（C）A.0B.101C.1110D.111132.集電極開路門（OC門）在使用時(shí)須在（C）之間接一電阻.A.輸出與地B.輸出與輸入C.輸出與電源D.輸入與電源二、填空題1．組合電路中的險(xiǎn)象可依照競爭冒險(xiǎn)的原因不相同分為靜態(tài)險(xiǎn)象和動(dòng)向險(xiǎn)象。2．?dāng)?shù)字邏輯電路一般分為組合邏輯電路和時(shí)序邏輯電路。3．組合邏輯電路的特點(diǎn)是在任何時(shí)刻電路產(chǎn)生的牢固輸出信號僅與該時(shí)刻電路的___輸入信號有關(guān)。4．組合邏輯電路的解析和設(shè)計(jì)所用到的主要工具是真值表，而時(shí)序邏輯電路的解析和設(shè)計(jì)所要用到的工具主若是狀態(tài)表和狀態(tài)圖。5．若是判定某一事件發(fā)生的多個(gè)條件中，只要有一個(gè)或一個(gè)以上條件成立，事件即可發(fā)生，則這種因果關(guān)系稱之為或邏輯。6．將邏輯函數(shù)表達(dá)式F中全部的“·”變成“+”，“+”變成“·”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變量變成原變量，則所獲取的新的函數(shù)為原函數(shù)F的反函數(shù)，這一規(guī)則稱為反演規(guī)則。7．時(shí)序電路一般由組合邏輯、儲(chǔ)藏器件和反響回路三部分組成。8．同步時(shí)序電路常用的方法有表格法和代數(shù)法。9．判斷一個(gè)電路可否可能產(chǎn)生險(xiǎn)象的方法有代數(shù)法和卡諾圖法。2．兩個(gè)帶符號的二進(jìn)制的真值N1=-01010，N2=+10011，則[N1]原=101010，[N1]補(bǔ)=110110，[N1]反=-110101，[N2]補(bǔ)=010011。3．十進(jìn)制正數(shù)N=5493，它的對10的補(bǔ)數(shù)為[N10]補(bǔ)=05493。編寫版word4．邏輯代數(shù)是一種二值代數(shù)系統(tǒng)，即任何邏輯變量的取值只有兩種可能性，取值0或取值1。5．描述邏輯函數(shù)的方法常用的方法有：邏輯表達(dá)式、真值表和卡諾圖三種。6．常用的觸發(fā)器有D觸發(fā)器、JK觸發(fā)器、RS觸發(fā)器和T觸發(fā)器。7．計(jì)數(shù)器按工作方式可分同步計(jì)數(shù)器和異步計(jì)數(shù)器;按其進(jìn)位制可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器;按其功能可分為：加法計(jì)數(shù)器，減法計(jì)數(shù)器和加/減可逆計(jì)數(shù)器等。8．已知a=110，b=101,則a與b相或的結(jié)果為111。三、判斷題1．判斷兩個(gè)邏輯函數(shù)可否相等，平時(shí)有兩種方法，一種是列出輸入變量全部可能的取值的組合；另一種是邏輯代數(shù)的公義，定理和規(guī)則證明（對）2．描述邏輯函數(shù)常用方法有邏輯表達(dá)式、真值表、卡諾圖（錯(cuò)）3．若是一個(gè)擁有n個(gè)變量的函數(shù)和項(xiàng)包含全部n個(gè)變量，每個(gè)變量都以原變量或反變量形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)和項(xiàng)稱為最小項(xiàng)（錯(cuò)）4．2421碼的1011，其權(quán)張開式為3（錯(cuò)）5.加法器是戰(zhàn)勝了空翻的寄存器(錯(cuò))6.單向移位寄存器電路中沒有組合邏輯電路(對)7.觸發(fā)器的輸出是現(xiàn)態(tài)函數(shù).(對)邏輯函數(shù)化簡后的結(jié)果是唯一的.(錯(cuò))3．若是一個(gè)擁有n個(gè)變量的函數(shù)和項(xiàng)包含全部n個(gè)變量，每個(gè)變量都以原變量或反變量形式出現(xiàn)，且僅出現(xiàn)一次，則這個(gè)和項(xiàng)稱為最大項(xiàng)（對）4．已知F=（A+B）（A+C·1），則F’=AB+A（C+0）（錯(cuò)）5．(30.7)8421碼=（9.5）10（對）7.鎖存器是戰(zhàn)勝了空翻的寄存器(對)8.雙向移位寄存器電路中沒有組合邏輯電路(錯(cuò))11.一個(gè)集成的二—十進(jìn)制優(yōu)先編碼器有1個(gè)基本的輸出端.(錯(cuò))四、解析題1.解析如圖1給定的組合邏輯電路，寫出輸出P1，P2，P3，P4的邏輯表達(dá)式，并寫出輸出的邏輯表達(dá)式。A&P2A&P1B&P3≥1BC編寫版wordP4&C依照圖可知，P1，P2，P3，P4的邏輯函數(shù)表達(dá)式以下所以輸出F的邏輯表達(dá)式為：2．輸入變量中無反變量時(shí)，用與非門實(shí)現(xiàn)以下邏輯函數(shù)F（A，B，C，D）=∑m（2，3，5，6）F（A，B，C，D）=∑m（2，3，5，6）編寫版word經(jīng)過卡諾圖化簡，獲取給定函數(shù)的最簡“與或”表達(dá)式：合并上式中頭部相同的“與”項(xiàng)，獲取表達(dá)式：編寫版word選擇取代尾部因子，獲取表達(dá)式：用與非門實(shí)現(xiàn)該函數(shù)表達(dá)式的邏輯電路圖以下：3．設(shè)計(jì)一個(gè)序列檢測器，用來檢測串行二進(jìn)制序列，要求每當(dāng)連續(xù)輸入3個(gè)（或3個(gè)以上）1時(shí)，檢測器輸出為1，否則輸出為0，典典型輸入序列以下：輸入X：0111011110輸出Z：0001000110作出原始狀態(tài)圖。編寫版word解：設(shè)電路的初始狀態(tài)為A，檢測器接收到第一個(gè)后，用狀態(tài)B標(biāo)記，連續(xù)接收兩個(gè)用C表示，連續(xù)接收3個(gè)或以上用D表示。4．已知描述某組合電路的邏輯函數(shù)表達(dá)式為可能產(chǎn)生險(xiǎn)象。

FACABAC，試判斷該邏輯電路可否解：由函數(shù)表達(dá)式可知，變量A和C均具備競爭條件，所以對付這兩個(gè)變量分別進(jìn)行解析。先察看變量A，為此將B和C的各種取值組合分別代入函數(shù)表達(dá)式中，可獲取以下結(jié)果：BC=00，編寫版wordBC=01，BC=10，BC=11，編寫版word因此可知，當(dāng)B=C=1時(shí)，A的變化可能使電路產(chǎn)生險(xiǎn)象。用T觸發(fā)器實(shí)現(xiàn)J-K觸發(fā)器的功能，并畫出邏輯電路圖。已知T觸發(fā)器的次態(tài)方程為：J-K觸發(fā)器的次態(tài)方程為：將依照上面兩式來確定T的邏輯表達(dá)式T=f(J,K,Q)依照J(rèn)-K觸發(fā)器的狀態(tài)表和T觸發(fā)器功能表可知，T應(yīng)為1。編寫版word依照觸發(fā)器功能變換表可寫出T的邏輯表達(dá)式：依照上面的公式可畫出T觸發(fā)器變換成J-K觸發(fā)器的邏輯電路圖。6.設(shè)計(jì)一個(gè)3人搶答電路