清華大學《數(shù)字電子技術基本教程》教學課件

清華大學《數(shù)字電子技術基本教程》教學課件1時序邏輯電路時序邏輯電路6.1時序邏輯電路的特點和邏輯功能的描述一、時序邏輯電路的特點功能上：任一時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態(tài)有關。例：串行加法器，兩個多位數(shù)從低位到高位逐位相加

2.電路結構上

①包含存儲電路和組合電路 ②存儲器狀態(tài)和輸入變量共同決定輸出6.1時序邏輯電路的特點和邏輯功能的描述一、時序邏輯電路的二、時序電路的一般結構形式與功能描述方法二、時序電路的一般結構形式與功能描述方法可以用三個方程組來描述：可以用三個方程組來描述：三、時序電路的分類1.同步時序電路與異步時序電路同步：所有觸發(fā)器都是在同一時鐘操作下,狀態(tài)轉換是同步發(fā)生的異步：不是所有的觸發(fā)器都使用同一個時鐘信號,因而在電路轉換過程中觸發(fā)器的翻轉不是同步發(fā)生的2.Mealy型和Moore型Mealy型：Moore型：三、時序電路的分類1.同步時序電路與異步時序電路6.2時序電路的分析方法分析：找出給定時序電路的邏輯功能 即找出在輸入和CLK作用下，電路的次態(tài)和輸出。一般步驟：①根據(jù)給定的邏輯圖寫出存儲電路中每個觸發(fā)器輸入端的邏輯函數(shù)式，得到電路的驅動方程。②將每個觸發(fā)器的驅動方程代入它的特性方程，得到電路的狀態(tài)方程。③從邏輯圖寫出輸出方程。④為了能更加直觀地顯示電路的邏輯功能，還可以從方程式求出電路的狀態(tài)轉換表，畫出電路的狀態(tài)轉換圖或時序圖。6.2時序電路的分析方法分析：找出給定時序電路的邏輯功能例：例：狀態(tài)轉換表

00011011001/110/011/000/0111/000/001/010/1狀態(tài)轉換表

00011011001/110/011/000/二、狀態(tài)轉換圖二、狀態(tài)轉換圖四、時序圖四、時序圖6.3常用的時序邏輯電路6.3.1寄存器①用于存儲二值信息代碼，由N個觸發(fā)器組成的寄存器能存儲一組N位的二值代碼。②只要求其中每個觸發(fā)器可置1，置0。例1：6.3常用的時序邏輯電路6.3.1寄存器74LS17574LS1756.3.2移位寄存器（代碼在寄存器中左/右移動）具有存儲+移位功能6.3.2移位寄存器（代碼在寄存器中左/右移動）具有存儲清華大學《數(shù)字電子技術基本教程》教學課件器件實例：74LS194A，左/右移，并行輸入，保持，異步置零等功能并行輸入并行輸出器件實例：74LS194A，左/右移，并行輸入，保持，異步R’DS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入R’DS1S0工作狀態(tài)0XX置零100保持101右移110左6.3.3計數(shù)器用于計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖等分類：按時鐘分，同步、異步按計數(shù)過程中數(shù)字增減分，加、減

…… 6.3.3計數(shù)器用于計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖等1.異步計數(shù)器異步二進制加法計數(shù)器在末位+1時，從低位到高位逐位進位方式工作。原則：每1位從“1”變“0”時，向高位發(fā)出進位，使高位翻轉。電路的狀態(tài)按照狀態(tài)轉換圖循環(huán)工作。1.異步計數(shù)器異步二進制加法計數(shù)器異步二進制減法計數(shù)器在末位-1時，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時，向高位發(fā)出進位，使高位翻轉。異步二進制減法計數(shù)器2.同步計數(shù)器（1）同步二進制計數(shù)器①同步二進制加法計數(shù)器原理：根據(jù)二進制加法運算規(guī)則可知：在多位二進制數(shù)末位加1，若第i位以下皆為1時，則第i位應翻轉。由此得出規(guī)律，若用T觸發(fā)器構成計數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應為：T0始終等于12.同步計數(shù)器T0始終等于1清華大學《數(shù)字電子技術基本教程》教學課件器件實例：SN74163同步置0工作模式0XXX置零10XX預置數(shù)X1101保持X11X0保持（C=0）1111計數(shù)表示只有CLK上升沿達到時的信號才起作用器件實例：SN74163同步置0工作模式0XXX②同步二進制減法計數(shù)器原理：根據(jù)二進制減法運算規(guī)則可知：在多位二進制數(shù)減1時，若第i位以下皆為0時，則第i位應當翻轉，否則應保持不變。由此得出規(guī)律，若用T觸發(fā)器構成計數(shù)器，則每一位觸發(fā)器的驅動方程為

T0始終等于1②同步二進制減法計數(shù)器清華大學《數(shù)字電子技術基本教程》教學課件(2)同步十進制計數(shù)器①加法計數(shù)器

基本原理：在同步十六進制計數(shù)器基礎上修改，當計到1001時，則下一個CLK電路狀態(tài)回到0000。(2)同步十進制計數(shù)器能自啟動能自啟動器件實例：74SN160異步置0工作模式X0XXX置010XX預置數(shù)X1101保持X11X0保持（C=0）1111計數(shù)器件實例：74SN160異步置0工作模式X0XX（3）任意進制計數(shù)器的構成方法

用已有的N進制芯片，組成M進制計數(shù)器，是常用的方法。N進制M進制（3）任意進制計數(shù)器的構成方法

用已有的N進制芯片，組成MN>M原理：計數(shù)循環(huán)過程中設法跳過N－M個狀態(tài)。具體方法：置零法置數(shù)法N>M同步置零和異步置零法例：將同步十六進制計數(shù)器74163→十二進制計數(shù)器同步置0法，如雙線所示，實現(xiàn)如下圖所示

異步置0如虛線所示同步置零和異步置零法異步置0如虛線所示

置數(shù)法

例：將同步十進制計數(shù)器74160接成七進制計數(shù)器

同步預置數(shù)（如實線箭頭所示），進位輸出信號C由S9狀態(tài)譯出，所以反向后作為所需的低電平。置數(shù)法

例：將同步十進制計數(shù)器74160接成七進制計數(shù)N<M①M=N1×N2先用前面的方法分別接成N1和N2兩個計數(shù)器。N1和N2間的連接有兩種方式：a.并行進位方式：用同一個CLK，低位片的進位輸出作為高位片的計數(shù)控制信號（如74160的EP和ET）b.串行進位方式：低位片的進位輸出作為高位片的CLK，兩片始終同時處于計數(shù)狀態(tài)N<M例：用74160接成一百進制

工作狀態(tài)X0XXX置0（異步）10XX預置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計數(shù)例：用74160接成一百進制

工作狀態(tài)X0XXX置0（異步例：用兩片74160接成一百進制計數(shù)器并行進位法串行進位法例：用兩片74160接成一百進制計數(shù)器并行進位法串行進位法②M不可分解采用整體置零和整體置數(shù)法：先用兩片接成M’>M的計數(shù)器然后再采用置零或置數(shù)的方法②M不可分解例：用74160接成二十九進制

工作狀態(tài)X0XXX置0（異步）10XX預置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計數(shù)例：用74160接成二十九進制

工作狀態(tài)X0XXX置0（異例：用74160接成二十九進制整體置零（異步）整體置數(shù)（同步）例：用74160接成二十九進制整體置零整體置數(shù)6.4同步時序邏輯電路的設計方法6.4.1簡單同步時序邏輯電路的設計設計的一般步驟一、分析設計要求，找出電路應有的狀態(tài)轉換圖或狀態(tài)轉換表1.確定輸入/輸出變量、電路狀態(tài)數(shù)。2.定義輸入/輸出邏輯狀態(tài)以及每個電路狀態(tài)的含義，并將電路狀態(tài)順序進行編號。3.按設計要求實現(xiàn)的邏輯功能畫出電路的狀態(tài)轉換圖或列出狀態(tài)轉換表。二、狀態(tài)化簡若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并轉向同一個次態(tài)，則稱為等價狀態(tài)；等價狀態(tài)可以合并。6.4同步時序邏輯電路的設計方法6.4.1簡單同步時序邏三、狀態(tài)編碼1.確定觸發(fā)器數(shù)目。2.給每個狀態(tài)規(guī)定一個n位二制代碼。（通常編碼的取法、排列順序都依照一定的規(guī)律）四、從狀態(tài)轉換圖或狀態(tài)轉換表求出電路的狀態(tài)方程，驅動方程和輸出方程。五、根據(jù)得到的驅動方程和輸出方程畫出邏輯圖。六、檢查所設計的電路能否自啟動。三、狀態(tài)編碼例：設計一個串行數(shù)據(jù)檢測電路。正常情況下串行的數(shù)據(jù)不應連續(xù)出現(xiàn)3個或3個以上的1。當檢測到連續(xù)3個或3個以上的1時，要求給出“錯誤”信號。一、建立電路的狀態(tài)轉換圖二、狀態(tài)化簡用A（1位）表示輸入數(shù)據(jù)用Y（1位）表示輸出（檢測結果）例：設計一個串行數(shù)據(jù)檢測電路。正常情況下串行的數(shù)據(jù)不應連續(xù)出三、規(guī)定電路狀態(tài)的編碼取n=2，取的00、01、10為則，三、規(guī)定電路狀態(tài)的編碼四、選用JK觸發(fā)器，求方程組五、畫邏輯圖四、選用JK觸發(fā)器，求方程組六、檢查電路能否自啟動能自啟動將無效狀態(tài)代入狀態(tài)方程和輸出方程計算，得到A=1時次態(tài)轉為10、輸出為1；A=0時次態(tài)轉為00、輸出為0。六、檢查電路能否自啟動能自啟動將無效狀態(tài)謝謝！謝謝！45清華大學《數(shù)字電子技術基本教程》教學課件46時序邏輯電路時序邏輯電路6.1時序邏輯電路的特點和邏輯功能的描述一、時序邏輯電路的特點功能上：任一時刻的輸出不僅取決于該時刻的輸入，還與電路原來的狀態(tài)有關。例：串行加法器，兩個多位數(shù)從低位到高位逐位相加

2.電路結構上

①包含存儲電路和組合電路 ②存儲器狀態(tài)和輸入變量共同決定輸出6.1時序邏輯電路的特點和邏輯功能的描述一、時序邏輯電路的二、時序電路的一般結構形式與功能描述方法二、時序電路的一般結構形式與功能描述方法可以用三個方程組來描述：可以用三個方程組來描述：三、時序電路的分類1.同步時序電路與異步時序電路同步：所有觸發(fā)器都是在同一時鐘操作下,狀態(tài)轉換是同步發(fā)生的異步：不是所有的觸發(fā)器都使用同一個時鐘信號,因而在電路轉換過程中觸發(fā)器的翻轉不是同步發(fā)生的2.Mealy型和Moore型Mealy型：Moore型：三、時序電路的分類1.同步時序電路與異步時序電路6.2時序電路的分析方法分析：找出給定時序電路的邏輯功能 即找出在輸入和CLK作用下，電路的次態(tài)和輸出。一般步驟：①根據(jù)給定的邏輯圖寫出存儲電路中每個觸發(fā)器輸入端的邏輯函數(shù)式，得到電路的驅動方程。②將每個觸發(fā)器的驅動方程代入它的特性方程，得到電路的狀態(tài)方程。③從邏輯圖寫出輸出方程。④為了能更加直觀地顯示電路的邏輯功能，還可以從方程式求出電路的狀態(tài)轉換表，畫出電路的狀態(tài)轉換圖或時序圖。6.2時序電路的分析方法分析：找出給定時序電路的邏輯功能例：例：狀態(tài)轉換表

00011011001/110/011/000/0111/000/001/010/1狀態(tài)轉換表

00011011001/110/011/000/二、狀態(tài)轉換圖二、狀態(tài)轉換圖四、時序圖四、時序圖6.3常用的時序邏輯電路6.3.1寄存器①用于存儲二值信息代碼，由N個觸發(fā)器組成的寄存器能存儲一組N位的二值代碼。②只要求其中每個觸發(fā)器可置1，置0。例1：6.3常用的時序邏輯電路6.3.1寄存器74LS17574LS1756.3.2移位寄存器（代碼在寄存器中左/右移動）具有存儲+移位功能6.3.2移位寄存器（代碼在寄存器中左/右移動）具有存儲清華大學《數(shù)字電子技術基本教程》教學課件器件實例：74LS194A，左/右移，并行輸入，保持，異步置零等功能并行輸入并行輸出器件實例：74LS194A，左/右移，并行輸入，保持，異步R’DS1S0工作狀態(tài)0XX置零100保持101右移110左移111并行輸入R’DS1S0工作狀態(tài)0XX置零100保持101右移110左6.3.3計數(shù)器用于計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖等分類：按時鐘分，同步、異步按計數(shù)過程中數(shù)字增減分，加、減

…… 6.3.3計數(shù)器用于計數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖等1.異步計數(shù)器異步二進制加法計數(shù)器在末位+1時，從低位到高位逐位進位方式工作。原則：每1位從“1”變“0”時，向高位發(fā)出進位，使高位翻轉。電路的狀態(tài)按照狀態(tài)轉換圖循環(huán)工作。1.異步計數(shù)器異步二進制加法計數(shù)器異步二進制減法計數(shù)器在末位-1時，從低位到高位逐位借位方式工作。原則：每1位從“0”變“1”時，向高位發(fā)出進位，使高位翻轉。異步二進制減法計數(shù)器2.同步計數(shù)器（1）同步二進制計數(shù)器①同步二進制加法計數(shù)器原理：根據(jù)二進制加法運算規(guī)則可知：在多位二進制數(shù)末位加1，若第i位以下皆為1時，則第i位應翻轉。由此得出規(guī)律，若用T觸發(fā)器構成計數(shù)器，則第i位觸發(fā)器輸入端Ti的邏輯式應為：T0始終等于12.同步計數(shù)器T0始終等于1清華大學《數(shù)字電子技術基本教程》教學課件器件實例：SN74163同步置0工作模式0XXX置零10XX預置數(shù)X1101保持X11X0保持（C=0）1111計數(shù)表示只有CLK上升沿達到時的信號才起作用器件實例：SN74163同步置0工作模式0XXX②同步二進制減法計數(shù)器原理：根據(jù)二進制減法運算規(guī)則可知：在多位二進制數(shù)減1時，若第i位以下皆為0時，則第i位應當翻轉，否則應保持不變。由此得出規(guī)律，若用T觸發(fā)器構成計數(shù)器，則每一位觸發(fā)器的驅動方程為

T0始終等于1②同步二進制減法計數(shù)器清華大學《數(shù)字電子技術基本教程》教學課件(2)同步十進制計數(shù)器①加法計數(shù)器

基本原理：在同步十六進制計數(shù)器基礎上修改，當計到1001時，則下一個CLK電路狀態(tài)回到0000。(2)同步十進制計數(shù)器能自啟動能自啟動器件實例：74SN160異步置0工作模式X0XXX置010XX預置數(shù)X1101保持X11X0保持（C=0）1111計數(shù)器件實例：74SN160異步置0工作模式X0XX（3）任意進制計數(shù)器的構成方法

用已有的N進制芯片，組成M進制計數(shù)器，是常用的方法。N進制M進制（3）任意進制計數(shù)器的構成方法

用已有的N進制芯片，組成MN>M原理：計數(shù)循環(huán)過程中設法跳過N－M個狀態(tài)。具體方法：置零法置數(shù)法N>M同步置零和異步置零法例：將同步十六進制計數(shù)器74163→十二進制計數(shù)器同步置0法，如雙線所示，實現(xiàn)如下圖所示

異步置0如虛線所示同步置零和異步置零法異步置0如虛線所示

置數(shù)法

例：將同步十進制計數(shù)器74160接成七進制計數(shù)器

同步預置數(shù)（如實線箭頭所示），進位輸出信號C由S9狀態(tài)譯出，所以反向后作為所需的低電平。置數(shù)法

例：將同步十進制計數(shù)器74160接成七進制計數(shù)N<M①M=N1×N2先用前面的方法分別接成N1和N2兩個計數(shù)器。N1和N2間的連接有兩種方式：a.并行進位方式：用同一個CLK，低位片的進位輸出作為高位片的計數(shù)控制信號（如74160的EP和ET）b.串行進位方式：低位片的進位輸出作為高位片的CLK，兩片始終同時處于計數(shù)狀態(tài)N<M例：用74160接成一百進制

工作狀態(tài)X0XXX置0（異步）10XX預置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計數(shù)例：用74160接成一百進制

工作狀態(tài)X0XXX置0（異步例：用兩片74160接成一百進制計數(shù)器并行進位法串行進位法例：用兩片74160接成一百進制計數(shù)器并行進位法串行進位法②M不可分解采用整體置零和整體置數(shù)法：先用兩片接成M’>M的計數(shù)器然后再采用置零或置數(shù)的方法②M不可分解例：用74160接成二十九進制

工作狀態(tài)X0XXX置0（異步）10XX預置數(shù)（同步）X1101保持（包括C）X11X0保持（C=0）1111計數(shù)例：用74160接成二十九進制

工作狀態(tài)X0XXX置0（異例：用74160接成二十九進制整體置零（異步）整體置數(shù)（同步）例：用7416