半導體制程簡介-(NXPowerLite)課件

半導體制程簡介——芯片是如何制作出來的半導體制程簡介——芯片是如何制作出來的1基本過程晶園制作WaferCreation芯片制作ChipCreation后封裝ChipPackaging基本過程晶園制作2第1部分

晶園制作第1部分

晶園制作31.1多晶生成PolySiliconCreation1目前半導體制程所使用的主要原料就是晶園(Wafer)，它的主要成分為硅(Si)。富含硅的物質(zhì)非常普遍，就是沙子(Sand)，它的主要成分為二氧化硅(SiO2)。沙子經(jīng)過初步的提煉，獲得具有一定純度的硅，再經(jīng)過一些步驟提高硅的純度，半導體制程所使用的硅需要非常高的純度。接著就是生成多晶硅(PolySilicon)。1.1多晶生成PolySiliconCreation4PolySiliconCreation2采用一種叫做Trichlorosilane的物質(zhì)(SiHCl3)作為溶劑，氫氣作為反應環(huán)境，在鉭(tantalum)電熱探針指引下，經(jīng)過初步提煉的硅形成晶體。這種過程需要多次，中途還會用到氫氟酸(HF)這樣劇毒的化學藥品，硅的純度也隨著這個過程而進一步被提高。最后生成多晶硅的硅錠。PolySiliconCreation25PolySiliconCreation3PolySiliconCreation361.2單晶制作CrystalPulling1多晶硅硅錠中晶體的晶向是雜亂無章的，如果使用它來制作半導體器件，其電學特性將非常糟糕，所以必須把多晶硅制作成單晶硅，這個過程可以形象地稱作拉單晶(CrystalPulling)。將高純度的多晶硅碾碎，放入石英坩堝，加高溫到1400°C，注意反應的環(huán)境是高純度的惰性氣體氬(Ar)。精確的控制溫度，單晶硅就隨著晶種被拉出來了。1.2單晶制作CrystalPulling17CrystalPulling2CrystalPulling28CrystalPulling3制作完畢的單晶硅按照半徑的大小來區(qū)分，目前正在使用的有：150mm(6’)200mm(8’)300mm(12’)正在發(fā)展的有：400mm(16’)CrystalPulling3制作完畢的單晶硅按照半徑的91.3晶園切片WaferSlicing單晶硅具有統(tǒng)一的晶向，在把單晶硅切割成單個晶園(Wafer)的時候，首先要在單晶硅錠上做個記號來標識這個晶向。通常標識該晶向的記號就是所謂Flat或者Notch(平邊、凹槽)。1.3晶園切片WaferSlicing106’Wafer6’的晶園通常采用所謂“平邊”的方法來標識晶向。8’Wafer8’的晶園采用Notch。12’,16’,……

Wafer采用Notch，為什么呢？——猜想。6’Wafer111.4晶園拋光Lapping&Polishing切片結(jié)束之后，真正成型的晶園誕生。此時需要對晶園的表面進行一些處理——拋光。主要的步驟有以下幾步：機械研磨(使用氧化鋁顆粒)蝕刻清洗(使用硝酸、醋酸、氫氧化鈉)Wafer拋光(化學機械研磨，使用硅土粉)表面清洗(氨水、過氧化氫、去離子水)1.4晶園拋光Lapping&Polishing121.5晶園外延生長WaferEpitaxialProcessing經(jīng)過拋光，晶園表面變得非常平整，但是這個時候還不能交付使用。半導體工業(yè)使用的晶園并不是純粹的硅晶園，而是經(jīng)過摻雜了的N型或者P型硅晶園。這是一套非常復雜的工藝，用到很多不同種類的化學藥品。做完這一步，晶園才可以交付到半導體芯片制作工廠。1.5晶園外延生長WaferEpitaxialProc13第2部分

芯片制作第2部分

芯片制作142.1氧化層生長OxidationLayering氧化層生長就是在晶園表面生長出一層二氧化硅。這個反應需要在1000°C左右的高純氧氣環(huán)境中進行。2.1氧化層生長OxidationLayering152.2有關(guān)Photo什么是Photo？所謂Photo就是照相，將光罩的圖形傳送到晶園上面去。Photo的機器成本在半導制程中，Photo是非常重要的一個環(huán)節(jié)，從整個半導體芯片制造工廠的機器成本來看，有近一半都來自Photo。Photo是半導體制程最主要的瓶頸Photo制約了半導體器件——線寬。2.2有關(guān)Photo什么是Photo？16光罩制作MaskCreationPhoto的工作和照相類似，它所使用的“底片”就是光罩，即Mask，通常也被稱為Reticle。光罩就是一塊玻璃板，上面由鉻(Cr)組成圖形，例如線條、孔等等。制作光罩需要用到LaserWriter或者E-beam這樣的機器，非常昂貴(這一部分不算入Photo的機臺成本)，一般需要專門的光罩廠來制作。光罩上的圖形信息由CAD直接給出，這些CAD的信息(即半導體芯片的設計)由DesignHouse提供。光罩制作172.3Photo的具體步驟光刻膠涂布PhotoResistCoating曝光Stepper/ScannerExposure顯影和烘烤Develop&Bake2.3Photo的具體步驟光刻膠涂布18光阻涂布PhotoResistCoating在Photo，晶園的第一部操作就是涂光阻。光阻是臺灣的翻譯方法，大陸這邊通常翻譯成光刻膠。光阻涂布的機臺叫做Track，由TEL公司提供。光阻涂布19光阻涂布的是否均勻直接影響到將來線寬的穩(wěn)定性。光阻分為兩種：正光阻和負光阻。一般而言通常使用正光阻。只有少數(shù)層次采用負光阻。光阻涂布的是否均勻直接影響到將來線寬的穩(wěn)定性。20曝光Exposure曝光動作的目的是將光罩上的圖形傳送到晶園上。0.13um，0.18um就是這樣做出來的。曝光所采用的機臺有兩種：Stepper和Scanner。曝光21左圖是當今市場占有率最高的ASML曝光機。左圖是當今市場占有率最高的ASML曝光機。22Stepper和Scanner的區(qū)別步進式和掃描式按照所使用光源來區(qū)分曝光機g-Line436nmh-Line405nmi-Line365nmKrF248nmArF193nmX-Ray(MaybeNotUse)Stepper和Scanner的區(qū)別23顯影和烘烤Develop&Bake曝光完畢之后，晶園送回Track進行顯影，洗掉被曝過光的光阻。然后再進行烘烤，使沒有被洗掉的光阻變得比較堅硬而不至于在下一步蝕刻的時候被破壞掉。顯影和烘烤242.4酸蝕刻AcidEtch將沒有被光阻覆蓋的薄膜腐蝕掉，是酸蝕刻的主要任務。蝕刻完畢之后，再將光阻洗去。2.4酸蝕刻AcidEtch25酸蝕刻要使用到多種酸劑，例如：腐蝕SiO2需要用氫氟酸(劇毒無比的東東)；去除光阻需要用到硫酸。酸蝕刻要使用到多種酸劑，例如：腐蝕SiO2需要用氫氟酸(劇毒262.5清洗甩干SpinRinseDry晶園本質(zhì)上是一種類似于玻璃的東西，很脆、易碎。任何碰撞都將導致晶園碎裂，所以在半導體廠使用真空吸盤來抓取晶園。但是即便如此，在防止了晶園碎裂導致的細小顆粒之后。仍然必須對晶園做經(jīng)常性的清洗，以防止細小顆粒殘留在晶園的表面上。2.5清洗甩干SpinRinseDry27幾乎在每一步的操作后，都需要對晶園進行清洗。清洗晶園采用的物質(zhì)通常是：DIWater(去離子水)用于清洗。高純度的氮氣，用于吹干晶園。幾乎在每一步的操作后，都需要對晶園進行清洗。282.6等離子體浴Ashing等離子體浴通常在蝕刻之后去除殘留在晶園表面的光阻。2.6等離子體浴Ashing29對于不同層次的光阻移除，采用的等離子體是不一樣的。例如：硅、硅化物、金屬導線等等。另外，在去除光阻止后，通常還需要有一步清洗，以保證晶園表面的潔凈度。對于不同層次的光阻移除，采用的等離子體是不一樣的。302.7金屬蝕刻MetalEtch金屬蝕刻用于制作芯片中的金屬導線。導線的形狀由Photo制作出來。這部分工作也使用等離子體完成。2.7金屬蝕刻MetalEtch312.8薄膜生長金屬沉積MetalDeposition銅制程沉積CopperDeposition化學氣相沉積ChemicalVaporDeposition2.8薄膜生長金屬沉積32MetalDeposition一般來說，采用PhysicalVaporDeposition(PVD；物理氣相沉積)的方法制作金屬薄膜。這里面的金屬薄膜包括：Aluminum(鋁),Gold(金)andTungsten(鎢)。MetalDeposition33金屬層用于在半導體元器件中制造通路，當然，離不開Photo的配合。金屬層用于在半導體元器件中制造通路，當然，離不開Photo的34CopperDeposition通常，半導體器件中的導線采用的是鋁。銅導線比鋁導線具有更多的優(yōu)越性。銅導線電阻比鋁導線小40%，這樣采用銅導線的器件要快15%。銅導線不易因為ESD而導致器件破壞。它能夠承受更強的電流。CopperDeposition35采用銅導線的困難：當銅和硅接觸的時候，會在硅中發(fā)生非?？焖俚臄U散。這種擴散還將改變制作在硅上面半導體三極管的電學特性，導致三極管失效。IBM最終克服了這些困難(Damascene)：采用先做絕緣層，再做銅導線層的方法解決擴散問題。在制作銅導線層的時候，IBM采用一種銅的多晶體，進一步限制銅在硅中的擴散。采用銅導線的困難：36半導體制程簡介-(NXPowerLite)課件37ChemicalVaporDeposition化學氣相沉積(CVD)，和PVD相比較，主要是在沉寂薄膜的時候還伴隨著化學反應的發(fā)生。針對不同的薄膜，要采用不同的化學物質(zhì)來做化學氣相沉積。ChemicalVaporDeposition382.9離子注入IonImplant和前述的制程不一樣，離子注入不制作出新的層次，它僅僅改變晶園上某個區(qū)域的電學特性。——變?yōu)镻型或者N型半導體。2.9離子注入IonImplant39離子注入制造PN結(jié)，半導體中最基本的單位。改善三極管集電極和發(fā)射極之間的導通性。離子注入制造402.10總覽制作過程芯片是一層一層做出來的：元器件、導線、連接孔、……2.10總覽制作過程芯片是一層一層做出來的：41半導體制程簡介-(NXPowerLite)課件42第3部分

后封裝第3部分

后封裝433.1電性測試ProbeTest電性測試半導體芯片制作工廠交付使用的產(chǎn)品是晶園本身。在出貨之前，需要對晶園上的每一個芯片做電性測試。良率通常晶園上的芯片不會每一個都是可以工作的，測量所得的“可用芯片數(shù)/總芯片數(shù)”之值就是所謂“良率”(Yield)。通常只有良率達到一定值時才可以出貨。由于這種測試使用探針，所以又被稱為ProbeTest(探針測試)3.1電性測試ProbeTest44Waferback-sidegrindingDiesawingEpoxypasteDieattachWirebondingMoldingIntroductionoftheSemiconductorPackagesandAssemblyAssemblyProcesses(2)Waferback-sidegrindingDiesa453.2晶園切割WaferDieCut在晶園電性測試之后，出貨到封裝廠，后封裝的工作真正開始。封裝廠會將晶園切割成一個個小的芯片，由于在晶園上留給封裝廠切割的空間只有80um，所以這也是一項非常精細的工作。然后需要把電性不良的芯片排除在外。3.2晶園切割WaferDieCut463.3引線WireBonding接著，封裝廠會在切割下來的芯片上焊接上引線。這種引線的直徑大約在人頭發(fā)的1/3，約30um左右。引線接在芯片設計時留出的接線管腳上。任何引線之間的連接(Bridge)都將是致命的。3.3引線WireBonding47引線制作引線制作483.4封裝Packaging晶園切割、引線之后就是封裝。封裝之后，我們就見到了真正產(chǎn)品——芯片。3.4封裝Packaging49TheEnd

Thanks!TheEnd

Thanks!50Logic-GenericHighVoltage0.18um

1P6M0.18um1P6M0.35um

2P3M0.18um

2P4MMixedSignalBiCMOS0.35um

2P3M0.25um

1P5MSMICTJFAB7MajorTechnologyOfferings0.16/0.15um

1P6MAvailableTechnologiesDRAM/FLASH0.16um

4P3M0.16um1P6M0.18um

2P3MLogic-GenericHighVoltage0.1510.15umProcesspresentation

0.15umProcesspresentation

52ZEROMARKWAFERSTART&RSCHECK(Ptype8~12ohm-cm)STARTOX(350A/1100oC)WAFERMARK(Photoalign)ZEROMARKWAFERSTART&RSCHEC531625?Nitride110?PADOxide1.Padoxide（降低Si&Nitride之間的應力）110+-10A/920oC45mindryO22.NitrideDEP（STICMP的阻擋層，厚度由photo決定）1625A/760oCINITIALOXIDE&NITRIDEDEP1625?Nitride110?PADOxide1.54SiONDEP

320AAAMASK

AAetch SiN/Ox+Sietch

(3800A,80degree)PRSTRIP H2SO4+H2O2

(SPM:organiccompoundremoval)1625?Nitride110?PADOxideAEI=0.24+-0.025ADI=0.23+-0.02STIETCHSiONDEP 320A1625?Nitride1155STIETCHIMAGESTIETCHIMAGE56LinerOX STEP-1: SPM+HF STEP-2: APM+HPM(Sipaticle&metalion) 1000C,DRYOX(150+-15A)HDPGapFill

HDPCVDOX6100A(trenchdepth*1.1)HDPCVDOXRTA 減少缺陷

1000C,20sec,N26100?HDP1625?Nitride110?PADOxide150?LinerOxideHDPDEPOSITIONLinerOX STEP-1: SPM+HF610057As-DepositedHDPGapfillSTIAs-DepositedHDPGapfillSTI58TheARreticlealgorithmisdefinedsuchthatARactive>0.80umwillbeopenduringARmaskbutwith0.20umdownsizeoneachsideoftheactive.AsARresistopensattheHDPoxideslope,ahighARetchSiN/SiO2selectivity(10:1)isneededtopreventanySiNgouge.ReversePhoto(AR)EtchReversePhoto(AR)Etch59

OxCMPforSTICMPEquipment1.Mirra 3padtwohardpadandonesoftpad(STICMP)2.Lam belt(ILDCMP)3.EbaratwoPAD,onepadforWCMP,otherpadforoxbuffer(WCMP)950?+-100ANitride110?PADOxideSTICMP 950?+-100ANitride110?PAD60TheSTIoxideCMPprocessstopsatSiNwithsomeSiNloss.WithARmaskandSTIoxideCMP,theHDPoxidecanbeplanarizedbeforeSiNisremoved.PostSTICMPimagePostSTICMPimage61Nitrideremoval

PadOxideRemove SACOXFunction:1.避免光阻和Si表面直接接觸,造成污染

2.避免在離子注入時,產(chǎn)生穿隧效應,使dopantprofile得到較好的控制

110?SACOxideNITRIDEREMOVALNitrideremoval 110?SACOxi62P_WellPhoto(CoreandI/O)

Implant:PWELLIMP（transistor)

NCHANNELIMP(防止穿通，也可以調(diào)整Vt） N_VTIMP（調(diào)整Vt)

PWELLNpthruN_VTP-WELLP_WellPhoto(CoreandI/O) P63N_WellPhoto(CoreandI/O)

Implant: NWELLIMP(transistor)

PCHANNELIMP(防止穿通，也可以調(diào)整Vt）

VTPIMP （調(diào)整Vt) ResistStripIMPLANTDAMAGEANNEAL STDCLEAN 1000C;10sec

N-WellP-WellP-VTP-pthruN-WELLN_WellPhoto(CoreandI/O) 64GATEOXSACOXIDEREMOVE 50:1HFGATE1_OX STEP-1:SPM+HF STEP-2:APM+HPM 800C,58A,WETDUALGATEOXIDEPHOTOGATEOXIDEETCH/CRS 130:1:7BOE,H2SO4+H2O2GATE2OX Step-1:SPM

Step-1:APM+HPM 750C,WET23A

58?thickgateoxide23?thingateoxide2000ApolyFinal70AGATEOXSACOXIDEREMOVE 50:165P1DEPSiONDEP 320AHMCOATINGPEOX150APolyPHOTO ADI0.17+/-0.017HMDRYETCHASHERANDWETSTRIPHF100:1/H2SO4+H2O2PolyETCH AEI0.15+/-0.015POLYWETSTRIP HF100:1/H2SO4+H2O2SIONREMOVE 50:1HF+H3PO4PolyRe_Oxidation 1015C,21ARTON-WellP-WellP1DEPN-WellP-WellP1DEP66半導體制程簡介-(NXPowerLite)課件67LDD1NLLPhotoImplant:Pocketimplant In3.0E13/130K/T30R445NLDDimplant As1.1E15/003K/T0Resistorstrip PLLPhotoPocketimplant As2.9E13/130K/T30R445 PLDDimplant BF21.6E14/4K/T0Resistorstrip N-WellP-WellNNPPLDD1NLLPhotoN-WellP-WellNNPP68LDD2(for3.3VMOS)PLHPhotoLDDimplant:(3.3V&1.8V) F2.50E14_005K_T0ResiststripLDDRTA950C,10sNLHPhotoLDD1Implant As3.00E13_050K_T00LDD2Implant P5.00E13_030K_T00Resiststrip N-WellP-WellNNPPLDD2(for3.3VMOS)PLHPhoto69NITRIDESPACERNitrideSpacerN-WellP-WellNNPP

CleanLINING150TEOS700C,150A(+-15A)

SiNSPACERSiN300A(+-30A)

COMPOSITE

SPACERTEOS1000A(+-100A)

SPACERETCH300ASN/1000ATEOS

Clean/OxideStrip

H2SO4+H2O2/HF100:1,1minNITRIDESPACERNitrideSpacerN-70N+&P+N+SNPhoto

N+implant1 A5.50E15_060K_T00

N+implant2 P1.50W14_035K_T00ResistStripP+SPPhoto

P+Implant1 B3.50E15_005K_T00P+Implant2 B3.00E13_015K_T00ResistStrip

N-WellP-WellP+N+N+P+N+&P+N+N-WellP-WellP+N+N+P+71SALICIDEBLOCKSTDCleanSABDeposistion CAPOX,350+-30AS/DRTAAnnealing 1020C,20sec,N2SABPhoto

SalicideBlockEtch dry/WETETCHResistStrip N-WellP-WellSalBlkPETEOSP+P+N+N+SALICIDEBLOCKSTDCleanN-WellP72CoSALICIDEPre-COSalisideDip(100:1HF1min.)SalicideDeposition(Co75A/TiN200A)Salicide1stRTA (530oC30secN2)

N-WellP-WellCOSailcideP+P+N+N+

SalicideSelectiveEtch

(sc1+m2.)

Salicide2ndRTA(850oC30secN2)CoSALICIDEPre-COSalisideDip73SalicideTransistorSalicideTransistor74INTERLAYERDIELECTRICPE-SION400ADEPBPTEOSDeposition1500ABPSGFLOW

620C30min CRCLEAN PETEOSdeposition8500AOxCMPforILD(6500A)CRCLEAN N-WellP-WellP+P+N+N+1.5k?SABPSG8.5k?PETEOS400?SIONINTERLAYERDIELECTRICPE-SION475CONTACTETCHPE-SION600ADEPARCCTPhoto

ContactetchAsher ResistStrip N-WellP-WellP+P+N+N+CONTACTETCHPE-SION600ADEP76W-PLUGCONTGLUELAYER

ETCH100/IMP-TI100/CVD-TIN50

Silicideannealing(690oC,60s) 3000+/-300?WCVDDEP WCMPforIMD WTi/TiNN-WellP-WellP+P+N+N+W-PLUGCONTGLUELAYERWTi/TiNN77CTCT78ContactFormation0.22umN+ContactChain0.22umP2ContactChainContactFormation0.22umN+Con79METAL1DEPOSITIONMET1GLUE(200Ti/250TiN)MET1AL(3000AlCu/50Ti/300TiN) WTi/TiNN-WellP-WellP+P+N+N+Met150?Ti/300?TiN3k?AlCu200?Ti/250?TiNMETAL1DEPOSITIONMET1GLUE(2080METAL1ETCHInorganicBARCSIONDEPM1PhotoMetaletchResistStrip N-WellP-WellP+P+N+N+Met1DR(L/S)=0.23/0.23METAL1ETCHInorganicBARCN-Wel81HDPOXIDEFORIMD15k?HDPUSG&11.5k?PETEOSdep Met1N-WellP-WellP+P+N+N+5k?HDP11.5k?PETEOSHDPOXIDEFORIMD15k?HDPUSG82HDPOxideGapfillCapability0.18μmMetal5atDR(0.28/0.28)HDPOxideGapfillCapability0.83VIA1PHOTO&ETCH

Via1Photo ViaetchAsher ResistStrip Met1N-WellP-WellP+P+N+N+VIA1PHOTO&ETCH Met1N-WellP84半導體制程簡介-(NXPowerLite)課件85半導體制程簡介-(NXPowerLite)課件86W-PLUGVIAGLUELAYER ETCH180/100Ti/50TiN(IMP/CVD) 3000+/-300?WCVD WCMPforIMDMet1N-WellP-WellP+P+N+N+100?Ti/50?TiNW-PLUGVIAGLUELAYER Met1N-87ViaFormationViaFormation88半導體制程簡介-(NXPowerLite)課件89

METAL2:DEP&ETCHMET2GLUE(200Ti/250TiN)MET2AL(4000AlCu/50Ti/300TiN) InorganicBARC SIONDEP320A+-32

M2Photo MetaletchResistStrip DR(L/S)=0.28/0.28Met1N-WellP-WellP+P+N+N+160?Ti/70?TiNMet250?Ti/300?TiN4k?AlCu200?Ti/250?TiNMETAL2:DEP&ETCHMET2GLUE90

VIA2:DEP&ETCH6k?HDPUSG&11.5k?PETEOSdepOxCMPforIMDPE-SiON600A Via2Photo Viaetch ResistStrip Met1N-WellP-WellP+P+N+N+Met2VIA2:DEP&ETCH6k?HDPUSG91METAL3DEP&ETCHW-PLUGVIAGLUELAYER ETCH130/160Ti/70TiN(IMP/CVD) 3.3k?WCVD WCMPforIMDMET3GLUE(200Ti/250TiN)MET3AL(8000AlCu/50Ti/600TiN) InorganicBARC SIONDEP320A+-32

M3Photo MetaletchResistStrip

Met1N-WellP-WellP+P+N+N+Met2Met3DR:0.28/0.28METAL3DEP&ETCHW-PLUGVIAGL92VIA3:

DEP&ETCH

Met1N-WellP-WellP+P+N+N+Met2Met36k?HDPUSG&11.5k?PETEOSdepOxCMPforIMDPE-SiON600A Via3Photo Viaetch ResistStrip DR:0.26/0.26VIA3:

DEP&ETCH

Met1N-WellP-93METAL4DEP&ETCHW-PLUGMET4GLUE(200Ti/250TiN)MET4AL(4000AlCu/50Ti/600TiN) InorganicBARC SIONDEP320A+-32

M4Photo MetaletchResistStrip

VIAGLUELAYER ETCH130/160Ti/70TiN(IMP/CVD) 3.3k?WCVD WCMPforIMDMet1N-WellP-WellP+P+N+N+Met2Met3Met4DR:0.28/0.28METAL4DEP&ETCHW-PLUGMET4G94VIA4:

DEP&ETCH

6k?HDPUSG&11.5k?PETEOSdepOxCMPforIMDPE-SiON600A Via4Photo Viaetch ResistStrip Met1N-WellP-WellP+P+N+N+Met2Met3Met4DR:0.26/0.26VIA4:

DEP&ETCH

6k?HDPUSG&95METAL5:DEP&ETCHW-PLUGMET5GLUE(200Ti/250TiN)MET5AL(4000AlCu/50Ti/600TiN) InorganicBARC SIONDEP320A+-32

M5Photo MetaletchResistStrip

VIAGLUELAYER ETCH130/160Ti/70TiN(IMP/CVD) 3.3k?WCVD WCMPforIMDMet1N-WellP-WellP+P+N+N+Met2Met3Met4Met5DR:0.28/0.28METAL5:DEP&ETCHW-PLUGMET5GL96VIA5:

DEP&ETCH

N-WellP-WellP+P+N+N+Met1Met2Met3Met4Met56k?HDPUSG&11.5k?PETEOSCMPforIMDPE-SiON600A Via5Photo Viaetch ResistStrip DR:0.36/0.35VIA5:

DEP&ETCH

N-WellP-WellP97METAL6:DEP&ETCHW-PLUGMET6GLUE(200Ti/250TiN)MET6AL(6000AlCu/375TiN) InorganicBARC SIONDEP320A+-32

M6Photo MetaletchResistStrip VIAGLUELAYER ETCH130/160Ti/70TiN(IMP/CVD) 3.3k?WCVD WCMPforIMDN-WellP-WellP+P+N+N+Met1Met2Met3Met4Met5Met6DR:0.44/0.46METAL6:DEP&ETCHW-PLUGMET698PASSIVATION10k?HDPoxidedepPE-SION1.5KDEPPE-SIN6KDEPPDPhotoforbondpadHDPpassivationetchResistStripAlloy-410oC,30’N-WellP-WellP+P+N+N+Met1Met2Met3Met4Met5Met61.5k?SION+6kASIN10k?HDPPASSIVATION10k?HDPoxidedepN99N-WellP-WellP+P+N+N+Met1Met2Met3Met4Met5Met6PolyContactVia1Via20.15mSTI,TiSalicide,6LMLogicDeviceN-WellP-WellP+P+N+N+Met1Met2100StackVia(1~5)ChainStackVia(1~5)Chain101半導體制程簡介——芯片是如何制作出來的半導體制程簡介——芯片是如何制作出來的102基本過程晶園制作WaferCreation芯片制作ChipCreation后封裝ChipPackaging基本過程晶園制作103第1部分

晶園制作第1部分

晶園制作1041.1多晶生成PolySiliconCreation1目前半導體制程所使用的主要原料就是晶園(Wafer)，它的主要成分為硅(Si)。富含硅的物質(zhì)非常普遍，就是沙子(Sand)，它的主要成分為二氧化硅(SiO2)。沙子經(jīng)過初步的提煉，獲得具有一定純度的硅，再經(jīng)過一些步驟提高硅的純度，半導體制程所使用的硅需要非常高的純度。接著就是生成多晶硅(PolySilicon)。1.1多晶生成PolySiliconCreation105PolySiliconCreation2采用一種叫做Trichlorosilane的物質(zhì)(SiHCl3)作為溶劑，氫氣作為反應環(huán)境，在鉭(tantalum)電熱探針指引下，經(jīng)過初步提煉的硅形成晶體。這種過程需要多次，中途還會用到氫氟酸(HF)這樣劇毒的化學藥品，硅的純度也隨著這個過程而進一步被提高。最后生成多晶硅的硅錠。PolySiliconCreation2106PolySiliconCreation3PolySiliconCreation31071.2單晶制作CrystalPulling1多晶硅硅錠中晶體的晶向是雜亂無章的，如果使用它來制作半導體器件，其電學特性將非常糟糕，所以必須把多晶硅制作成單晶硅，這個過程可以形象地稱作拉單晶(CrystalPulling)。將高純度的多晶硅碾碎，放入石英坩堝，加高溫到1400°C，注意反應的環(huán)境是高純度的惰性氣體氬(Ar)。精確的控制溫度，單晶硅就隨著晶種被拉出來了。1.2單晶制作CrystalPulling1108CrystalPulling2CrystalPulling2109CrystalPulling3制作完畢的單晶硅按照半徑的大小來區(qū)分，目前正在使用的有：150mm(6’)200mm(8’)300mm(12’)正在發(fā)展的有：400mm(16’)CrystalPulling3制作完畢的單晶硅按照半徑的1101.3晶園切片WaferSlicing單晶硅具有統(tǒng)一的晶向，在把單晶硅切割成單個晶園(Wafer)的時候，首先要在單晶硅錠上做個記號來標識這個晶向。通常標識該晶向的記號就是所謂Flat或者Notch(平邊、凹槽)。1.3晶園切片WaferSlicing1116’Wafer6’的晶園通常采用所謂“平邊”的方法來標識晶向。8’Wafer8’的晶園采用Notch。12’,16’,……

Wafer采用Notch，為什么呢？——猜想。6’Wafer1121.4晶園拋光Lapping&Polishing切片結(jié)束之后，真正成型的晶園誕生。此時需要對晶園的表面進行一些處理——拋光。主要的步驟有以下幾步：機械研磨(使用氧化鋁顆粒)蝕刻清洗(使用硝酸、醋酸、氫氧化鈉)Wafer拋光(化學機械研磨，使用硅土粉)表面清洗(氨水、過氧化氫、去離子水)1.4晶園拋光Lapping&Polishing1131.5晶園外延生長WaferEpitaxialProcessing經(jīng)過拋光，晶園表面變得非常平整，但是這個時候還不能交付使用。半導體工業(yè)使用的晶園并不是純粹的硅晶園，而是經(jīng)過摻雜了的N型或者P型硅晶園。這是一套非常復雜的工藝，用到很多不同種類的化學藥品。做完這一步，晶園才可以交付到半導體芯片制作工廠。1.5晶園外延生長WaferEpitaxialProc114第2部分

芯片制作第2部分

芯片制作1152.1氧化層生長OxidationLayering氧化層生長就是在晶園表面生長出一層二氧化硅。這個反應需要在1000°C左右的高純氧氣環(huán)境中進行。2.1氧化層生長OxidationLayering1162.2有關(guān)Photo什么是Photo？所謂Photo就是照相，將光罩的圖形傳送到晶園上面去。Photo的機器成本在半導制程中，Photo是非常重要的一個環(huán)節(jié)，從整個半導體芯片制造工廠的機器成本來看，有近一半都來自Photo。Photo是半導體制程最主要的瓶頸Photo制約了半導體器件——線寬。2.2有關(guān)Photo什么是Photo？117光罩制作MaskCreationPhoto的工作和照相類似，它所使用的“底片”就是光罩，即Mask，通常也被稱為Reticle。光罩就是一塊玻璃板，上面由鉻(Cr)組成圖形，例如線條、孔等等。制作光罩需要用到LaserWriter或者E-beam這樣的機器，非常昂貴(這一部分不算入Photo的機臺成本)，一般需要專門的光罩廠來制作。光罩上的圖形信息由CAD直接給出，這些CAD的信息(即半導體芯片的設計)由DesignHouse提供。光罩制作1182.3Photo的具體步驟光刻膠涂布PhotoResistCoating曝光Stepper/ScannerExposure顯影和烘烤Develop&Bake2.3Photo的具體步驟光刻膠涂布119光阻涂布PhotoResistCoating在Photo，晶園的第一部操作就是涂光阻。光阻是臺灣的翻譯方法，大陸這邊通常翻譯成光刻膠。光阻涂布的機臺叫做Track，由TEL公司提供。光阻涂布120光阻涂布的是否均勻直接影響到將來線寬的穩(wěn)定性。光阻分為兩種：正光阻和負光阻。一般而言通常使用正光阻。只有少數(shù)層次采用負光阻。光阻涂布的是否均勻直接影響到將來線寬的穩(wěn)定性。121曝光Exposure曝光動作的目的是將光罩上的圖形傳送到晶園上。0.13um，0.18um就是這樣做出來的。曝光所采用的機臺有兩種：Stepper和Scanner。曝光122左圖是當今市場占有率最高的ASML曝光機。左圖是當今市場占有率最高的ASML曝光機。123Stepper和Scanner的區(qū)別步進式和掃描式按照所使用光源來區(qū)分曝光機g-Line436nmh-Line405nmi-Line365nmKrF248nmArF193nmX-Ray(MaybeNotUse)Stepper和Scanner的區(qū)別124顯影和烘烤Develop&Bake曝光完畢之后，晶園送回Track進行顯影，洗掉被曝過光的光阻。然后再進行烘烤，使沒有被洗掉的光阻變得比較堅硬而不至于在下一步蝕刻的時候被破壞掉。顯影和烘烤1252.4酸蝕刻AcidEtch將沒有被光阻覆蓋的薄膜腐蝕掉，是酸蝕刻的主要任務。蝕刻完畢之后，再將光阻洗去。2.4酸蝕刻AcidEtch126酸蝕刻要使用到多種酸劑，例如：腐蝕SiO2需要用氫氟酸(劇毒無比的東東)；去除光阻需要用到硫酸。酸蝕刻要使用到多種酸劑，例如：腐蝕SiO2需要用氫氟酸(劇毒1272.5清洗甩干SpinRinseDry晶園本質(zhì)上是一種類似于玻璃的東西，很脆、易碎。任何碰撞都將導致晶園碎裂，所以在半導體廠使用真空吸盤來抓取晶園。但是即便如此，在防止了晶園碎裂導致的細小顆粒之后。仍然必須對晶園做經(jīng)常性的清洗，以防止細小顆粒殘留在晶園的表面上。2.5清洗甩干SpinRinseDry128幾乎在每一步的操作后，都需要對晶園進行清洗。清洗晶園采用的物質(zhì)通常是：DIWater(去離子水)用于清洗。高純度的氮氣，用于吹干晶園。幾乎在每一步的操作后，都需要對晶園進行清洗。1292.6等離子體浴Ashing等離子體浴通常在蝕刻之后去除殘留在晶園表面的光阻。2.6等離子體浴Ashing130對于不同層次的光阻移除，采用的等離子體是不一樣的。例如：硅、硅化物、金屬導線等等。另外，在去除光阻止后，通常還需要有一步清洗，以保證晶園表面的潔凈度。對于不同層次的光阻移除，采用的等離子體是不一樣的。1312.7金屬蝕刻MetalEtch金屬蝕刻用于制作芯片中的金屬導線。導線的形狀由Photo制作出來。這部分工作也使用等離子體完成。2.7金屬蝕刻MetalEtch1322.8薄膜生長金屬沉積MetalDeposition銅制程沉積CopperDeposition化學氣相沉積ChemicalVaporDeposition2.8薄膜生長金屬沉積133MetalDeposition一般來說，采用PhysicalVaporDeposition(PVD；物理氣相沉積)的方法制作金屬薄膜。這里面的金屬薄膜包括：Aluminum(鋁),Gold(金)andTungsten(鎢)。MetalDeposition134金屬層用于在半導體元器件中制造通路，當然，離不開Photo的配合。金屬層用于在半導體元器件中制造通路，當然，離不開Photo的135CopperDeposition通常，半導體器件中的導線采用的是鋁。銅導線比鋁導線具有更多的優(yōu)越性。銅導線電阻比鋁導線小40%，這樣采用銅導線的器件要快15%。銅導線不易因為ESD而導致器件破壞。它能夠承受更強的電流。CopperDeposition136采用銅導線的困難：當銅和硅接觸的時候，會在硅中發(fā)生非常快速的擴散。這種擴散還將改變制作在硅上面半導體三極管的電學特性，導致三極管失效。IBM最終克服了這些困難(Damascene)：采用先做絕緣層，再做銅導線層的方法解決擴散問題。在制作銅導線層的時候，IBM采用一種銅的多晶體，進一步限制銅在硅中的擴散。采用銅導線的困難：137半導體制程簡介-(NXPowerLite)課件138ChemicalVaporDeposition化學氣相沉積(CVD)，和PVD相比較，主要是在沉寂薄膜的時候還伴隨著化學反應的發(fā)生。針對不同的薄膜，要采用不同的化學物質(zhì)來做化學氣相沉積。ChemicalVaporDeposition1392.9離子注入IonImplant和前述的制程不一樣，離子注入不制作出新的層次，它僅僅改變晶園上某個區(qū)域的電學特性?！?yōu)镻型或者N型半導體。2.9離子注入IonImplant140離子注入制造PN結(jié)，半導體中最基本的單位。改善三極管集電極和發(fā)射極之間的導通性。離子注入制造1412.10總覽制作過程芯片是一層一層做出來的：元器件、導線、連接孔、……2.10總覽制作過程芯片是一層一層做出來的：142半導體制程簡介-(NXPowerLite)課件143第3部分

后封裝第3部分

后封裝1443.1電性測試ProbeTest電性測試半導體芯片制作工廠交付使用的產(chǎn)品是晶園本身。在出貨之前，需要對晶園上的每一個芯片做電性測試。良率通常晶園上的芯片不會每一個都是可以工作的，測量所得的“可用芯片數(shù)/總芯片數(shù)”之值就是所謂“良率”(Yield)。通常只有良率達到一定值時才可以出貨。由于這種測試使用探針，所以又被稱為ProbeTest(探針測試)3.1電性測試ProbeTest145Waferback-sidegrindingDiesawingEpoxypasteDieattachWirebondingMoldingIntroductionoftheSemiconductorPackagesandAssemblyAssemblyProcesses(2)Waferback-sidegrindingDiesa1463.2晶園切割WaferDieCut在晶園電性測試之后，出貨到封裝廠，后封裝的工作真正開始。封裝廠會將晶園切割成一個個小的芯片，由于在晶園上留給封裝廠切割的空間只有80um，所以這也是一項非常精細的工作。然后需要把電性不良的芯片排除在外。3.2晶園切割WaferDieCut1473.3引線WireBonding接著，封裝廠會在切割下來的芯片上焊接上引線。這種引線的直徑大約在人頭發(fā)的1/3，約30um左右。引線接在芯片設計時留出的接線管腳上。任何引線之間的連接(Bridge)都將是致命的。3.3引線WireBonding148引線制作引線制作1493.4封裝Packaging晶園切割、引線之后就是封裝。封裝之后，我們就見到了真正產(chǎn)品——芯片。3.4封裝Packaging150TheEnd

Thanks!TheEnd

Thanks!151Logic-GenericHighVoltage0.18um

1P6M0.18um1P6M0.35um

2P3M0.18um

2P4MMixedSignalBiCMOS0.35um

2P3M0.25um

1P5MSMICTJFAB7MajorTechnologyOfferings0.16/0.15um

1P6MAvailableTechnologiesDRAM/FLASH0.16um

4P3M0.16um1P6M0.18um

2P3MLogic-GenericHighVoltage0.11520.15umProcesspresentation

0.15umProcesspresentation

153ZEROMARKWAFERSTART&RSCHECK(Ptype8~12ohm-cm)STARTOX(350A/1100oC)WAFERMARK(Photoalign)ZEROMARKWAFERSTART&RSCHEC1541625?Nitride110?PADOxide1.Padoxide（降低Si&Nitride之間的應力）110+-10A/920oC45mindryO22.NitrideDEP（STICMP的阻擋層，厚度由photo決定）1625A/760oCINITIALOXIDE&NITRIDEDEP1625?Nitride110?PADOxide1.155SiONDEP

320AAAMASK

AAetch SiN/Ox+Sietch

(3800A,80degree)PRSTRIP H2SO4+H2O2

(SPM:organiccompoundremoval)1625?Nitride110?PADOxideAEI=0.24+-0.025ADI=0.23+-0.02STIETCHSiONDEP 320A1625?Nitride11156STIETCHIMAGESTIETCHIMAGE157LinerOX STEP-1: SPM+HF STEP-2: APM+HPM(Sipaticle&metalion) 1000C,DRYOX(150+-15A)HDPGapFill

HDPCVDOX6100A(trenchdepth*1.1)HDPCVDOXRTA 減少缺陷

1000C,20sec,N26100?HDP1625?Nitride110?PADOxide150?LinerOxideHDPDEPOSITIONLinerOX STEP-1: SPM+HF6100158As-DepositedHDPGapfillSTIAs-DepositedHDPGapfillSTI159TheARreticlealgorithmisdefinedsuchthatARactive>0.80umwillbeopenduringARmaskbutwith0.20umdownsizeoneachsideoftheactive.AsARresistopensattheHDPoxideslope,ahighARetchSiN/SiO2selectivity(10:1)isneededtopreventanySiNgouge.ReversePhoto(AR)EtchReversePhoto(AR)Etch160

OxCMPforSTICMPEquipment1.Mirra 3padtwohardpadandonesoftpad(STICMP)2.Lam belt(ILDCMP)3.EbaratwoPAD,onepadforWCMP,otherpadforoxbuffer(WCMP)950?+-100ANitride110?PADOxideSTICMP 950?+-100ANitride110?PAD161TheSTIoxideCMPprocessstopsatSiNwithsomeSiNloss.WithARmaskandSTIoxideCMP,theHDPoxidecanbeplanarizedbeforeSiNisremoved.PostSTICMPimagePostSTICMPimage162Nitrideremoval

PadOxideRemove SACOXFunction:1.避免光阻和Si表面直接接觸,造成污染

2.避免在離子注入時,產(chǎn)生穿隧效應,使dopantprofile得到較好的控制

110?SACOxideNITRIDEREMOVALNitrideremoval 110?SACOxi163P_WellPhoto(CoreandI/O)

Implant:PWELLIMP（transistor)

NCHANNELIMP(防止穿通，也可以調(diào)整Vt） N_VTIMP（調(diào)整Vt)

PWELLNpthruN_VTP-WELLP_WellPhoto(CoreandI/O) P164N_WellPhoto(CoreandI/O)

Implant: NWELLIMP(transistor)

PCHANNELIMP(防止穿通，也可以調(diào)整Vt）

VTPIMP （調(diào)整Vt) ResistStripIMPLANTDAMAGEANNEAL STDCLEAN 1000C;10sec

N-WellP-WellP-VTP-pthruN-WELLN_WellPhoto(CoreandI/O) 165GATEOXSACOXIDEREMOVE 50:1HFGATE1_OX STEP-1:SPM+HF STEP-2:APM+HPM 800C,58A,WETDUALGATEOXIDEPHOTOGATEOXIDEETCH/CRS 130:1:7BOE,H2SO4+H2O2GATE2OX Step-1:SPM

Step-1:APM+HPM 750C,WET23A

58?thickgateoxide23?thingateoxide2000ApolyFinal70AGATEOXSACOXIDEREMOVE 50:1166P1DEPSiONDEP 320AHMCOATINGPEOX150APolyPHOTO ADI0.17+/-0.017HMDRYETCHASHERANDWETSTRIPHF100:1/H2SO4+H2O2PolyETCH AEI0.15+/-0.015POLYWETSTRIP HF100:1/H2SO4+H2O2SIONREMOVE 50:1HF+H3PO4PolyRe_Oxidation 1015C,21ARTON-WellP-WellP1DEPN-WellP-WellP1DEP167半導體制程簡介-(NXPowerLite)課件168LDD1NLLPhotoImplant:Pocketimplant In3.0E13/130K/T30R445NLDDimplant As1.1E15/003K/T0Resistorstrip PLLPhotoPocketimplant As2.9E13/130K/T30R445 PLDDimplant BF21.6E14/4K/T0Resistorstrip N-WellP-WellNNPPLDD1NLLPhotoN-WellP-WellNNPP169LDD2(for3.3VMOS)PLHPhotoLDDimplant:(3.3V&1.8V) F2.50E14_005K_T0ResiststripLDDRTA950C,10sNLHPhotoLDD1Implant As3.00E13_050K_T00LDD2Implant P5.00E13_030K_T00Resiststrip N-WellP-WellNNPPLDD2(for3.3VMOS)PLHPhoto170NITRIDESPACERNitrideSpacerN-WellP-WellNNPP

CleanLINING150TEOS700C,150A(+-15A)

SiNSPACERSiN300A(+-30A)

COMPOSITE

SPACERTEOS1000A(+-100A)

SPACERETCH300ASN/1000ATEOS

Clean/OxideStrip

H2SO4+H2O2/HF100:1,1minNITRIDESPACERNitrideSpacerN-171N+&P+N+SNPhoto

N+implant1 A5.50E15_060K_T00

N+implant2 P1.50W14_035K_T00ResistStripP+SPPhoto

P+Implant1 B3.50E15_005K_T00P+Implant2 B3.00E13_015K_T00ResistStrip

N-WellP-WellP+N+N+P+N+&P+N+N-WellP-WellP+N+N+P+172SALICIDEBLOCKSTDCleanSABDeposistion CAPOX,350+-30AS/DRTAAnnealing 1020C,20sec,N2SABPhoto

SalicideBlockEtch dry/WETETCHResistStrip N-WellP-WellSalBlkPETEOSP+P+N+N+SALICIDEBLOCKSTDCleanN-WellP173CoSALICIDEPre-COSalisideDip(100:1HF1min.)SalicideDeposition(Co75A/TiN200A)Salicide1stRTA (530oC30secN2)

N-WellP-WellCOSailcideP+P+N+N+

SalicideSelectiveEtch

(sc1+m2.)

Salicide2ndRTA(850oC30secN2)CoSALICIDEPre-COSalisideDip174SalicideTransistorSalicideTransistor175INTER