數(shù)字電子技術(shù)(佘新平著)華中科技大學(xué)出版社課后答案

第一章數(shù)制與編碼自測練習模擬量數(shù)字量(b)(c)(a)是數(shù)字量，(b)(c)(d)是模擬量自測練習2比特bit10二進制十進制(b)(c)(b)(b)(a)(c)(c)(c)1.2.16.10010011.2.17.111.2.18.1100101.2.19.11011.2.20.8進制1.2.23.十六進制1.2.24.0,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F1.2.25.(b)自測練習122675.521.3.3.011111110.01521BD.A81110101111.1110100010.11135.6251.3.11.570.1120.52659.A自測練習BCDBinarycodeddecimal二一十進制碼(a)(b)1.4.4.8421BCD碼,4221BCD碼,5421BCD(a)L4.8.101010001410.61.051.4.11.01011001.011101011.4.12.余3碼1.4J4.XS31.4.15.1000.1011I.4J6,1001100000111.4.17.521.4J8.110101.4.19.0101111420.(b)(a)ASCIIAmericanStandardCodeforInformationInterchange美國信息交換標準碼EBCDICExtendedBinaryCodedDecimalInterchangeCode擴展二-十進制交換嗎1001011ASCII(b)(b)11011101-111+23-23-86自測練習略110111010100010111100110補碼形式1.5.50111110110001000補碼形式11100010補碼形式習題(a)(d)是數(shù)字量，(b)(c)是模擬量，用數(shù)字表時(e)是數(shù)字量，用模擬表時(e)是模擬量(a)7,(b)31,(c)127,(d)511,(e)4095(a), (b),(c)(d)522104108x+x+320410910x+x+x26108108x+x+321102105100x+x+x+21+(a),(b),(c)(d)3212121x+x+984+12+12+xxx4311212121x+x+x+212x64212+12+12+12+1xxxx1212+x2220110327.15310210710110510..=x+x+x+x+x3210-1-221011.0112+02+12+12+02+12=xxxxxx210-18437.448+38+78+48=xxxx10-1-2163A.1C316+A16+116+C16=xxxx(a)11110,(b)100110,(c)110010,(d)1011(a)1001010110000,(b)1001011111110102=2610,1011.0112=11.37510,57.6438=71.81835937510,76.EB16=118.91796875101101010010012=65118=D4916,0.100112=0.468=0.9816,1011111.011012=137.328=5F.6816168=1410,1728=12210,61.538=49.671875,126.748=86.9375102A16=4210=1010102=528,B2F16=286310=1011001011112=54578,D3.E16=211.87510=11010011.11102=323.78,1C3.F916=451.9726562510=111000011.111110012=703.7628(a)E,(b)2E,(c)1B3,(d)349(a)22,(b)110,(c)1053,(d)2063(a)4094,(b)1386,(c)49282(a)23,(b)440,(c)2777198610=111110000102=00011001100001108421BCD,67.31110=1000011.010012=1.001011201100111.0011000100018421BCD , 1.1834101.00101120001.00011000001101008421BCD,0.904710=0.1110012=0000.10010000010001118421BCD1310=000100118421BCD=01000110XS3=lOHGray, 6.2510=0110.001001018421BCD=1011000XS3=OlOl.OlGray,0.12510=0000.0001001001018421BCD=0.010001101000XS3=0.001Gray101102=11101Gray,0101102=011101Gray110110112=0010000110018421BCD,45610=0100010101108421BCD,1748=0010011101008421BCD,2DA16=0111001100008421BCD,101100112421BCD=010100118421BCD,II000011XS3=100100008421BCD0.0000原=0.0000反=0.0000補，0.1001原=0.1001反=0.1001補，11001原=10110反=10111補010100原=。0100補,101011原=110101補，110010原=101110補,100001原=111111補1310=00001101補，11010=01101110補，?2510=11100111補，-90=10100110補01110000#=11210,00011111補=3110,11011001補=-3910,11001000補=-56101000011100000110101011010100100100110011111001110010000101000001001000110100111001111101000010000010101101101111110110011101001100001110011111001010100010101100001000000111101010000001100100110101010111110110010100010BENSMITH1.280111011010001110第二章邏輯門2.1自測練習2.1.2.162.1.3.32,62.1.4,與2.1.5.(d)2.1.6.162.1.7.32,62.1.8.或2.1.9.非2.1.10.12.2自測練習FAB=(b)2.2.3.高16,51串聯(lián)(d)不相同高相同(a)(c)奇自測練習OC,上拉電阻0,1,高阻(b)(c),FAB=.?角阻不能自測練習TTL,CMOSTransisitorTransistorLogicComplementaryMetalOxideSemicoductor高級肖特基TTL,低功耗和高級低功耗肖特基TTL高,強，小(c)(b)(c)大強(a)(a)(b)高級肖特基TTL(c)習題與，或，與與門，或門，與門2.3(a)F=A+B,F=AB(b)F=A+B+C,F=ABC(c)F=A+B+C+D,F=ABCD2.32.4(a)0(b)1(c)0(d)02.5(a)0(b)0(c)1(d)02.6(a)1(b)1(c)1(d)12.7(a)4(b)8(c)16(d)322.8(a)3(b)4(c)5(d)6ABCF000011010101101001111001111(a)ABCDF00001000100010111010001011011010111010000111101011011011001111110011110YABAC=+2.11ABCY00010010101111000110011112.122.13Fl=A(B+C),F2=A+BCBCFlF200000001000101101101111000111011112.14(a)0(b)1(c)1(d)0(a)1(b)0(c)0(d)1(a)0(b)02.18CDEF.CYABDE1040當TTL反相器的輸出為3V,輸出是高電平，紅燈亮。當TTL反相器的輸出為0.2V時，輸出是低電平，綠燈亮。當TTL反相器輸出高電平時三極管會導(dǎo)通，LED燈會點亮；當TTL反相器輸出低電平時三極管不會導(dǎo)通，LED燈不會點亮。自測練習答案.邏輯函數(shù).邏輯表達式、真值表、邏輯電路圖、卡諾圖和波形圖3.表3?1真值表ABC000100110101110011011110111104,ACD+BAC+5.（略）3.2自測練習答案.與、或、非對偶規(guī)則.代入規(guī)則、反演規(guī)則、對偶規(guī)則.a和c.ad.a.、.、.F.3自測練習答案l.A2.AD3*自測練習答案.標準與或表達式、標準或與表達式.1、..最大項5.4,5,6,7,12,13,14,15ABCF000001010

1011110001110110.C3.5自測練習答案1格雷碼4.、*Fm6Ml(A=AF[*=+Z第三章練習答案))((a)1,0,0(b)1,1,1(c)0,l,0略(a)CBC+(b)Fa)(b)3.6提示：列出真值表可知:(1)不正確,(2)不正確,(3正確,(4)正確(d) (e) (f)AB(g) (h)F(i)F=(j)(a)(b)函數(shù)Y和函數(shù)Z互補，即:Y、00000000013.123.133.143.153.163.17AB習題寫出圖所示電路的邏輯表達式，并說明電路實現(xiàn)哪種邏輯門的功能。ABABA習題4.1圖解：該電路實現(xiàn)異或門的功能分析圖所示電路，寫出輸出函數(shù)F。習題4.2圖解：已知圖示電路及輸入A、B的波形，試畫出相應(yīng)的輸出波形F,不計門的延遲.習題4.3圖解:由與非門構(gòu)成的某表決電路如圖所示。其中A、B、C、D表示4個人，L=1時表示決議通過。(1)試分析電路，說明決議通過的情況有幾種。(2)分析A、B、C、D四個人中，誰的權(quán)利最大。CBA習題4.4圖解：⑴C&CD=A?BABFA.AB.BBA=1=1=1FFAB&&&&&FBASISO=1&(2)ABCDLABCDL00000001001000110100010101100111000111000100110101011110011011110mioooioiii(3)根據(jù)真值表可知,四個人當中C的權(quán)利最大。

4.5分析圖所示邏輯電路，已知SI、SO為功能控制輸入，A、B為輸入信號，L為輸出，求電路所具有的功能。習題4.5圖解：⑴(2)S1SOL00011011A+BAB4.6試分析圖所示電路的邏輯功能。習題4.6圖解：⑴AL=1=1&&&&&FABF000001010Oil100101110III01111110電路邏輯功能為：”判輸入ABC是否相同”電路。知某組合電路的輸入A、B、C和輸出F的波形如下圖所示，試寫出F的最簡與或表達式。習題4.7圖解：（1）根據(jù)波形圖得到真值表:ABC001010Oil10010111011110010010(2)由真值表得到邏輯表達式為設(shè)，要求用最簡單的方法，實現(xiàn)的電路最簡單。1)用與非門實現(xiàn)。2)用或非門實現(xiàn)。3）用與或非門實現(xiàn)。FCBA解：（1）將邏輯函數(shù)化成最簡與或式并轉(zhuǎn)換成最簡與非式。BDBCACBACDF+++=根據(jù)最簡與非式畫出用與非門實現(xiàn)的最簡邏輯電路：電路略。（2）由上述卡偌圖還可得到最簡或與表達式:即可用或非門實現(xiàn)。（3）山上步可繼續(xù)做變換:根據(jù)最簡與或非式畫出用與或非門實現(xiàn)的最簡邏輯電路。（圖略）設(shè)計一個由三個輸入端、一個輸出端組成的判奇電路，其邏輯功能為：當奇數(shù)個輸入信號為高電平時，輸出為高電平，否則為低電平。要求畫出真值表和電路圖。解：（1）根據(jù)題意，設(shè)輸入邏輯變量為A、B、C,輸出邏輯變量為F,列出真值表為：ABCF000001010011100101110111011010（2）山真值表得到邏輯函數(shù)表達式為:(3)畫出邏輯電路圖4.10、試設(shè)計一個8421BCD碼的檢碼電路。要求當輸入量DCBA",或N8時，電路輸出L為高電平，否則為低電平。用與非門設(shè)計該電路。解：(1)根據(jù)題意列出真值表為：D3D2D1D0LD3D2D1D0L00000001001000110100010111110001000100110101011110011011110nil(2)由真值表可得到輸出邏輯函數(shù)表達式為：0120120123)(DDDDDDDDDDL.=+=(3)將輸出邏輯函數(shù)表達式化簡并轉(zhuǎn)換為與非與非式為:(4)畫出邏輯電路圖-個組合邏輯電路有兩個功能選擇輸入信號Cl、CO,A、B作為其兩個輸入變量，F(xiàn)為電路的輸出。當C1C0取不同組合時，電路實現(xiàn)如下功能：C1CO=OO時，F(xiàn)=AC1CO=O1時,F=A?BC1CO=1O時，F(xiàn)=ABC1CO=11時，F(xiàn)=A+B試用門電路設(shè)計符合上述要求的邏輯電路。解：(1)根據(jù)題意，列出真值表(2)由真值表列出邏輯函數(shù)表達式為:(3)根據(jù)邏輯函數(shù)表達式畫出邏輯電路圖。BA=1=1CF&&1D0D2DLC1C0ABFClCOABFOOOO00010010001101000101011001110011100010011010101111001101111011110001011用紅、黃、綠三個指示燈表示三臺設(shè)備的工作情況：綠燈亮表示全部正常；紅燈亮表示有一臺不正常；黃燈亮表示兩臺不正常；紅、黃燈全亮表示三臺都不正常。列出控制電路真值表，并選用合適的集成電路來實現(xiàn)。解：（1）根據(jù)題意，列出真值表由題意可知，令輸入為A、B、C表示三臺設(shè)備的工作情況，“1”表示正常，“0”表示不正常，令輸出為R，Y,G表示紅、黃、綠三個批示燈的狀態(tài)，“1”表示亮，“0”表示滅。ABCRYG000001100101110111110010010100010100100001&&&&>1ACC01FBACOBACOBAC1(2)由真值表列出邏輯函數(shù)表達式為:(3)根據(jù)邏輯函數(shù)表達式，選用譯碼器和與非門實現(xiàn)，畫出邏輯電路圖。8-3線優(yōu)先編碼器74LS148在下列輸入情況下，確定芯片輸出端的狀態(tài)。6=0,3=0,其余為1；EI=0,6=0,其余為1；EI=0,6=0,7=0,其余為1：EI=0,0?7全為0；EI=0,0?7全為1.解：(1)74LS148在輸入6=0,3=0,其余為1時，輸出所有端均為1。(2)74LS748在輸入EI=0,6=0,其余為1(2)74LS748在輸入EI=0,74LS148在輸入EI=0,6=0,7=0,其余為1時，輸出A2AlA0=000,CS=O,EO=1?74LS148在輸入EI=0,0?7全為0時,輸出A2AlA0=000,CS=O,EO=1?74LS148在輸入EI=0,0?7全為1時，輸出A2AlA0=111,CS=1,EO=0.試用8-3線優(yōu)先編碼器74LS148連成32-5線的優(yōu)先編碼器。解:4-16線譯碼器74LS154接成如習題4.15圖所示電路。圖中SO、S1為選通輸入端，芯片譯碼時，SO、S1同時為0,芯片才被選通，實現(xiàn)譯碼操作。芯片輸出端為低電平有效。(1)寫出電路的輸出函數(shù)F1(A,B,C,D)和F2(A,B,C,D)的表達式，當ABCD為何種取值時,函數(shù)F1=F2=1；(2)若要用74LS154芯片實現(xiàn)兩個二位二進制數(shù)A1A0,B1B0的大小比較電路，即A>B時，F(xiàn)l=l；A<B時，F(xiàn)2=l。試畫出其接線圖。習題4.15圖解：⑴當ABCD=0111或ABCD=1001或ABCD=1101時，F(xiàn)1=F2=1?(2)山題意得到真值表如下:FlF2A1AOB1BOFlF2OOOO0001001000110100010101100111000101011000100010011010101111001101111011111010000110101000畫出邏輯電路圖為:YOY1Y2Y3Y4Y5Y6Y7Y8Y9Y1OY11Y12Y13Y14Y15&&ABCDSISOFlA3A2A1AOF2)7,44、16用74LS138譯碼器構(gòu)成如習題4.16圖所示電路，寫出輸出F的邏輯表達式，列出真值表并說明電路功能。1=21（）,,mC習題4.16圖解：（1）由題可得邏輯函數(shù)表達式為：?（BAF（2）列出真值表如下：ABCF0000010100111001011101110I電路的邏輯功能為：奇偶判別電路。4、17試用74LS138譯碼器和最少的與非門實現(xiàn)邏輯函數(shù)1)2)F2(A,B,C)=A0B0C解：(1)￡=)7,4,2,l(m(2)F2(A,B,C)=AOBOC試用3線-8線譯碼器74LS138設(shè)計一個能對32個地址進行譯碼的譯碼器。解：用3線-8線譯碼器74LS138設(shè)計一個能對32個地址進行譯碼的譯碼器如圖所示。已知8421BCD可用7段譯碼器，驅(qū)動日字LED管，顯示出十進制數(shù)字。指出下列變換真值表中哪一行是正確的。（注：邏輯力”表示燈亮）DCBAab00000000004010001100117011101111910010000100解：第二行4的顯示是正確的。已知某儀器面板有10只LED構(gòu)成的條式顯示器。它受8421BCD碼驅(qū)動，經(jīng)譯碼而點亮，如圖所示。當輸入DCBAR111時，試說明該條式顯示器點亮的情況。習題4.20圖解：由圖可知，發(fā)光二極管0?7均為亮的，8、9為熄滅的。當輸入DCBA=0101時發(fā)光二極管0?5均為亮的，6?9為熄滅的。依次類推。74LS138芯片構(gòu)成的數(shù)據(jù)分配器電路和脈沖分配器電路如習題4.21圖所示。(1)圖(a)電路中，數(shù)據(jù)從G1端輸入，分配器的輸出端得到的是什么信號。(2)圖(b)電路中，G2A端加脈沖，芯片的輸出端應(yīng)得到什么信號。(a)(b)習題4.21圖解：圖(a)電路中，數(shù)據(jù)從G1端輸入，分配器的輸出端得到的是G1信號的非。cBAY1YOY2Y3Y4Y5Y6Y7G1G2AG2B數(shù)據(jù)輸入地址輸入CBAY1YOY2Y3Y4Y5Y6Y7G1G2AG2B地址輸入1圖(b)電路中，G2A端加脈沖，芯片的輸出端應(yīng)得到的是G2A的分配信號。用8選1數(shù)據(jù)選擇器74LS151構(gòu)成如習題4.22圖所示電路，(1)寫出輸出F的邏輯表達式，(2)用與非門實現(xiàn)該電路；(3)用譯碼器74LS138和與非門實現(xiàn)該電路。習題4.22圖解：(1)由圖可知輸出F的邏輯函數(shù)表達式為：ACDDCADBADBA,,,mDCBAF+++==1)15,12,11,86,431(),,,((2)ACDDCADBADBAACDDCADBADBADCBAF...=+++=),,,(電路略。(3)當D=1時，)?()7,5,1,0(1CBAFmACBAF=+=Z當D=0時，),,()6,4,3,2(2CBAFmCABAF=+=X用兩片譯碼器和與非門實現(xiàn)如下:GYWC74LS151BAD7D6D5D4D3D2DIDO1FABCDFl可由1)Z=)7,4,2,l(C)B,(A,FmAY2Y3Y4&1(A,F2BCF2試用74LS151數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)。&AGYWC74LS151BAD7D6D5D4D3D2DIDOFlABC01&DCBADCBACBABCACBAdm++.+.+=+=EE111)15,14,13,12,11,10()9,8,7,6,5,3,2,0(D)C,B,(A,F3出Fl為1；當輸入的這4位二進碼是8421BCD碼時，F(xiàn)2為1,其余情況Fl、F2均為0。解：（1）根據(jù)題意列出真值表如下：ABCD00000110001100010010001101000101011001111111011101011110011011110011011110111101001000101000(Z=)14,13,11,8,7,4,2,1(D)C,B,(A,Fm(3)1GYWC74LS151BAD7D6D5D4D3D2DIDO1F3AcDOGYWC74LS151BAD7D6D5D4D3D2DIDO1F2ABCD10COS3S2S1SOA3B3A2B2A1BIAOBO=1=1=1A3B3A2B2A1BIAOBOK4.25、四位超前進位全加器74LS283組成如習題4.26圖所示電路，分析電路，說明在下述情況下電路輸出CO和S3S2S1S0的狀態(tài)。K=0A3A2AlA0=0101B3B2B1BO=1OO1K=OA3A2A1AO=O111B3B2B1BO=11O1K=1A3A2A1AO=1O11B3B2B1B0-0110K=1A3A2AlA0=0101B3B2B1BO=111O習題4.25圖解：(1)當K=0,A3A2A1AO=O1O1,B3B2B1BO=1OO1時，輸出S3s2S1SO=1110,CO=0。(2)當K=0,A3A2AlA0=0111,B3B2B1BO=1101時，輸出S3s2S1SO=0100,CO=1?(3)當K=LA3A2AlA0=1011,B3B2BlB0=0110時，輸出S3s2sls0=0101,CO=1?(4)當K=l,A3A2A1AO=O1O1,B3B2B1BO=1110時，輸出S3s2SlS0=0111,COO.用一片加法器74LS283將余3碼轉(zhuǎn)換為8421BCD碼。解因為8421BCD碼+0011=余3碼故8421BCD碼=余3碼一0011=余3碼+(0011)補碼=余3碼+1100+1可用以下電路實現(xiàn)：74LS283CI=1vl1vO&o1oo試將74LS85接成一個五位二進制數(shù)比較器。解：將74LS85接成一個五位二進制數(shù)比較器如圖所示，輸入兩個五位二進制數(shù)分別為X4X3X2X1X0和Y4Y3Y2Y1Y0設(shè)每個門的平均傳輸延遲時間tpd=20ns,試畫出習題4.29圖所示電路中A、B、C、D及vO各點的波形圖，并注明時間參數(shù)，設(shè)vl為寬度足夠的矩形脈沖.習題4.29圖解：電路中A、B、C、D及vO各點的波形如圖所示。011&oABCCOS3S2SISO74LS283ClA3B3A2B2A1BIAOBO8421BCD碼輸出余3碼輸入0110BCABADAD下列各邏輯函數(shù)中，其中無冒險現(xiàn)象的為：CBAF++或,,（DBCBADADCBAF++=）,,,（；C.；D..解：由題可知，A式中無冒險現(xiàn)象。TTL或非門組成的電路如習題4.31圖所示。（1）分析電路在什么時刻可能出現(xiàn)冒險現(xiàn)象？（2）用增加冗余項的方法來消除冒險，電路應(yīng)該怎樣修改？習題431圖解：（1）當A=l,B=D=0時，可能會出現(xiàn)冒險現(xiàn)象。（2）電路在最后一個或非門的輸入端增加一個項。第四章4.1組合邏輯電路的分析自測練習.組合邏輯電路的輸出僅僅只與該時刻的（輸入）有關(guān)，而與（電路原來所處的狀態(tài)）無關(guān)。.下圖中的兩個電路中，圖（a）電路是組合邏輯電路。.如果與門的輸入是A、B,與門的輸出邏輯表達式是（AB）..下表所示真值表表示的邏輯功能是（1位加法器）（1位加法器、1位減法器）。.一組合邏輯電路如用兩級或非門構(gòu)成，則其邏輯表達式應(yīng)寫成（c）：（a）與-或式（b）非-與式（c）或-非式（d）或-與式.下圖所示的輸出邏輯函數(shù)表達式F1=（AB+C）,F2=（）,.2組合邏輯電路的設(shè)計自測練習1.若用74LS00實現(xiàn)函數(shù)F=,A、B分別接74LS00的4、5腳，則輸出F應(yīng)接到74LS00的（6）腳。.74LS54芯片處于工作狀態(tài)，如果其1、2、12、13腳分別接邏輯變量A、B、C、D,當3?5腳，9?11腳都接邏輯。時，輸出為（）；而當3?5腳，9~11腳都接邏輯1時，輸出又為（0）?.若要實現(xiàn)函數(shù)F=（A+E）（B+D）,則用哪種芯片的數(shù)量最少（b）（a）74LS00（b）74LS02（c）74HC58（d）74HC54.實現(xiàn)邏輯函數(shù)可以用一個（與或）門；或者用（三）個與非門；或者用（三）個或非門。.下面真值表所對應(yīng)的輸出邏輯函數(shù)表達式為F=（）。.如果用74LS00實現(xiàn)圖4-5所示的邏輯電路圖，則相應(yīng)的接線圖為（、B接1、2腳，3、4腳短接，C接5腳，A、B接9、10腳，8腳接12腳，6腳接13腳，F(xiàn)接11腳）。.如果用74LS02實現(xiàn)圖4-10所示的邏輯電路圖，則相應(yīng)的接線圖為（、B接2、3腳，1、5腳短接，C接6腳，D接8、9腳，10腳接12腳，4腳接11腳，F(xiàn)接13腳）。.如果用74HC58實現(xiàn)圖4-12所示的邏輯電路圖，則相應(yīng)的接線圖為（A、B、C、D接2、3、4、5腳，F(xiàn)接6腳）。.如果用74HC54實現(xiàn)圖4-14所示的邏輯電路圖，則相應(yīng)的接線圖為（接1、3腳接9、12腳，接2、10腳，接4、13腳，5、11腳接邏輯1,F接6腳）。4.3編碼器自測練習.二進制編碼器有8個輸入端，應(yīng)該有（3）個輸出端。.三位二進制優(yōu)先編碼器74LS148的輸入2,4,13引腳上加入有效輸入信號，則輸出代碼為（000）..二-十進制編碼器有（4）個輸出端。.二一十進制優(yōu)先編碼器74LS147的輸入端第3、12、13引腳為邏輯低電平，則輸出第6腳為邏輯（低）電平，第7腳為邏輯（低）電平，第9腳為邏輯（高）電平，第14腳為邏輯（高）電平。.74LS148輸入端中無有效信號時，其輸出CS為（1）,EO為（0）。.74LS148輸出端代碼以（反碼）（原碼，反碼）形式出現(xiàn)。.74LS147輸入端為（低）電平有效，輸出端以（反碼）（原碼，反碼）形式出現(xiàn)。.圖4-24是用兩片74LS148接成的一個16—4線優(yōu)先編碼器，輸入信號EI為輸入使能端,輸出信號EO為（輸出使能端）,CS為（輸出標志位）..4譯碼器自測練習.（編碼器）（譯碼器、編碼器）的特點是在任一時刻只有一個輸入有效。.（譯碼器）（譯碼器、編碼器）的特點是在任一時刻只有一個輸出有效。.二進制譯碼器有n個輸入端，（2n）個輸出端。且對應(yīng)于輸入代碼的每一種狀態(tài),輸出中有（一）個為1（或為0）,其余全為0（或為1）。.由于二-十進制譯碼器有（四）根輸入線，（十）根輸出線，所以又稱為（四）線-（十）線譯碼器。.對于二進制譯碼器，其輸出為（輸入變量組成）的全部最小項。.74LS138要進行正常譯碼，必須滿足Gl=（1）,G2A=（0）,G2B=（0）..當74LS138的輸入端Gl=l,G2A=0,G2B=0,A2A1AO=1O1時，它的輸出端（丫5）（Y0-Y7）為Oo.74LS138W（八）個輸出端，輸出（低）電平有效。.74LS42W（十）個輸出端，輸出（低）電平有效。.74LS47可驅(qū)動共（陽）極數(shù)碼管，74LS48可驅(qū)動共（陰）極數(shù)碼管。.當74LS48的輸入端LT=1,RBI=1,BI/RBO=1,DCBA=0110時，輸出端abcdefg=（O011111）；當BI/RBO=0,而其它輸入端不變時，輸出端abcdefg=（OOOOOOO）。.圖4-34是將3-8譯碼器74LS138擴大為4-16譯碼器。其輸入信號A、B、C、D中（D）為最iWj位。.如果用譯碼器74LS138實現(xiàn)，還需要一個(3)(2,3)輸入端的與非門，其輸入端信號分別由74LS138的輸出端(Y0、丫5、Y7)(Y0-Y7)產(chǎn)生。4.5數(shù)據(jù)選擇器與數(shù)據(jù)分配器自測練習.僅用數(shù)據(jù)選擇器(例如8選1MUX、4選1MUX)無法實現(xiàn)的邏輯功能是：(a)(a)數(shù)據(jù)并/串變換；(b)數(shù)據(jù)選擇；(c)產(chǎn)生邏輯函數(shù)。.一個十六選一數(shù)據(jù)選擇器，其地址輸入端有(c)個。(a)16(b)2(c)4(d)8.設(shè)Al、AO為四選一數(shù)據(jù)選擇器的地址輸入端，D3、D2、DI、DO為數(shù)據(jù)輸入端，丫為輸出端，則輸出丫與Al、A0及Di之間的邏輯表達式為(a)。....參看圖443,如果74LS151的G=0,A2A1AO=O11,則丫=(0),如此時輸入端DO?D7均為1,則丫=(1)..參看圖4-43,如果74LS151的G=l,貝I]Y=(0)?此時輸出與輸入(無關(guān))(有關(guān)，無關(guān))。.參看題6圖，如果變量A、B取值為11,輸出丫為(1)；變量A、B取值為00,輸出丫為(0)。.參看題7圖，輸出丫的邏輯表達式為().4.6加法器自測練習.半加器有（2）個輸入端，（2）個輸出端：全加器有（3）個輸入端，（2）個輸出端。.兩個四位二進制數(shù)1001和1011分別輸入到四位加法器的輸入端，并且其低位的進位輸入信號為1,則該加法器的輸出和值為（0101）..串行進位的加法器與并行進位的加法器相比，運算速度（慢）（快，慢）。.試用74LS283構(gòu)成8位二進制加法器，其連接圖為（兩片級聯(lián)，低位片的9腳接高位片的7腳）..使用兩個半加器和一個(或)門可以構(gòu)成一個全加器。.設(shè)全減器的被減數(shù)、減數(shù)和低位來的借位數(shù)分別為A、B、C,則其差輸出表達式為(),借位輸出表達式為()?.7比較器自測練習.將二進制數(shù)A=1011和B=1010作為74LS85的輸入，則其三個數(shù)據(jù)輸出端F(A>B)為(1),F(A<B)為(0)和F(A=B)為(0.74LS85不進行級聯(lián)時，其三個級聯(lián)輸入端IA>B,IA<B和IA=B分別接(低、低、高)電平。.參看圖4-58,將二進制數(shù)A=11001011和B=11010100作為8位數(shù)值比較器的輸入時，4位數(shù)值比較器C0的的三個數(shù)據(jù)輸出端分別為(F(A>B)為1,F(A<B)為0和F(A=B)為0);四位數(shù)值比較器C1的的三個數(shù)據(jù)輸出端分別為(F(A>B)為0,F(A<B)為1和F(A=B)為0)。.8碼組轉(zhuǎn)換電路自測練習.需要(4)位才能將一個十進制數(shù)字編碼為BCD碼。.將8421BCD碼10000101轉(zhuǎn)換為二進制碼為(1010101)?.將(1010)2轉(zhuǎn)換為格雷碼是(1111)..將格雷碼(0100)G轉(zhuǎn)換為二進制數(shù)是(0111)o.將8位二進制碼轉(zhuǎn)換為格雷碼，需要(7)個異或門構(gòu)成。.9組合邏輯電路的競爭與冒險自測練習.組合邏輯電路的競爭現(xiàn)象是由（同一個門的輸入信號，由于它們在此前通過不同數(shù)目的門,經(jīng)過不同長度導(dǎo)線后到達門輸入端的時間會有先有后）引起，表現(xiàn)為（尖峰干擾）脈沖。.產(chǎn)生競爭冒險的原因主耍是由于（門電路的延遲時間的不同）?.邏輯函數(shù)，當變量的取值為（a,d）時，將出現(xiàn)競爭冒險現(xiàn)象。(a).B=C=1(b).B=C=O(c).A=l,C=0(d).A=B=O.消去競爭冒險的方法有(發(fā)現(xiàn)并消掉互補變量)、(增加乘積項(冗余項))、(輸出端并聯(lián)電容)o第5章觸發(fā)器5.1RS觸發(fā)器自測練習.或非門構(gòu)成的基本RS觸發(fā)器的輸入S=l、R=0,當輸入S變?yōu)?時，觸發(fā)器的輸出將會()。(a)置位(b)復(fù)位(c)不變.與非門構(gòu)成的基本RS觸發(fā)器的輸入S=l,R=l,當輸入S變?yōu)?時，觸發(fā)器輸出將會(a)保持(b)復(fù)位(c)置位.或非門構(gòu)成的基本RS觸發(fā)器的輸入S=l,R=1時，其輸出狀態(tài)為()□(a)Q=0,=1(b)Q=l,=0(c)Q=l,=1(d)Q=0,=0(e)狀態(tài)不確定4.與非門構(gòu)成的基本RS觸發(fā)器的輸入S=0,R=0時，其輸出狀態(tài)為()?(a)Q=0,=1(b)Q=l,=0(c)Q—1>=1(d)Q=0>—0(e)狀態(tài)不確定.基本RS觸發(fā)器74LS279的輸入信號是()有效。(a)低電平(b)高電平.觸發(fā)器引入時鐘脈沖的目的是(),(a)改變輸出狀態(tài)(b)改變輸出狀態(tài)的時刻受時鐘脈沖的控制。.與非門構(gòu)成的基本RS觸發(fā)器的約束條件是()?(a)S+R=0(b)S+R=l(c)SR=O(d)SR=1.鐘控RS觸發(fā)器的約束條件是().(a)S+R=O(b)S+R=l(c)SR=O(d)SR=1.RS觸發(fā)器74LS279中有兩個觸發(fā)器具有兩個S輸入端，它們的邏輯關(guān)系是().(a)或(b)與(c)與非(d)異或.觸發(fā)器的輸出狀態(tài)是指()o(a)Q(b)答案：1.c2.c3.e4.e5.A6.b7.b8.c9.b10.a5.2D觸發(fā)器自測練習.要使電平觸發(fā)D觸發(fā)器置1,必須使D=()、CP=()..要使邊沿觸發(fā)D觸發(fā)器直接置1,只要使SD=()、RD=()即可。.對于電平觸發(fā)的D觸發(fā)器或D鎖存器，()情況下Q輸出總是等于D輸入。.對于邊沿觸發(fā)的D觸發(fā)器，下面()是正確的。(a)輸出狀態(tài)的改變發(fā)生在時鐘脈沖的邊沿(b)要進入的狀態(tài)取決于D輸入(c)輸出跟隨每一個時鐘脈沖的輸入(d)(a)(b)和(c).“空翻”是指(),(a)在脈沖信號CP=1時，輸出的狀態(tài)隨輸入信號的多次翻轉(zhuǎn)(b)輸出的狀態(tài)取決于輸入信號(c)輸出的狀態(tài)取決于時鐘和控制輸入信號(d)總是使輸出改變狀態(tài).對于74LS74,D輸入端的數(shù)據(jù)在時鐘脈沖的()(上升，下降)邊沿被傳輸?shù)?)(Q)..要用邊沿觸發(fā)的D觸發(fā)器構(gòu)成一個二分頻電路，將頻率為100Hz的脈沖信號轉(zhuǎn)換為50Hz的脈沖信號，其電路連接形式為（答案：1.1,12.0,13.CP=14.a5.a6.上升,Q7.5.3JK觸發(fā)器自測練習主從JK觸發(fā)器是在（）采樣，在（）輸出。JK觸發(fā)器在（）時可以直接置1,在（）時可以直接清0。1DC1JK觸發(fā)器處于翻轉(zhuǎn)時輸入信號的條件是（）（a）J=0,K=0（b）J=0,K=1（c）J=l,K=0（d）J=l,K=1J=K=1時，邊沿JK觸發(fā)器的時鐘輸入頻率為120Hz。Q輸出為（）。（a）保持為高電平（b）保持為低電平（c）頻率為60Hz波形（d）頻率為240Hz波形JK觸發(fā)器在CP作用下，要使Qn+l=Qn,則輸入信號必為（）。（a）J=K=0（b）J=Qn,K=0（c）J=Qn,K=Qn（d）J=0,K=1.下列觸發(fā)器中，沒有約束條件的是（）。（a）基本RS觸發(fā)器（b）主從JK觸發(fā)器（c）鐘控RS觸發(fā)器（d）邊沿D觸發(fā)器.JK觸發(fā)器的四種同步工作模式分別為（）,.某JK觸發(fā)器工作時，輸出狀態(tài)始終保持為1,則可能的原因有（）o（a）無時鐘脈沖輸入（b）異步置1端始終有效（c）J=K=0（d）J=l,K=0.集成JK觸發(fā)器74LS76內(nèi)含（）個觸發(fā)器，（）（有，沒有）異步清0端和異步置1端。時鐘脈沖為（）（上升沿，下降沿）觸發(fā)。.題10圖中，已知時鐘脈沖CP和輸入信號J、K的波形，則邊沿JK觸發(fā)器的輸出波形（）（正確，錯誤）。答案：1.上升沿，下降沿2.Sd=O、Rd=l,Sd=l、Rd=O3.d4.c5.a6.b,d7.保持，置1,置0,翻轉(zhuǎn)8.b,d9.2,有，下降沿10.正確5.4不同類型觸發(fā)器的相互轉(zhuǎn)換自測練習1.為實現(xiàn)D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器，題1圖所示的虛線框內(nèi)應(yīng)是（）。題10圖邊沿JK觸發(fā)器的波形圖CPJKQ1011100T1J1K1Q&&>1>1BCAQ(a)與非門(b)異或門(c)同或門(d)或非門.JK觸發(fā)器構(gòu)成T觸發(fā)器的邏輯電路為()o.JK觸發(fā)器構(gòu)成T'觸發(fā)器的邏輯電路為()。答案：1.c2.3.習題解答5-1由與非門組成的基本RS觸發(fā)器和輸入端S、R信號如習題5.1圖所示，畫出輸出端Q、Q的波形。5-2由或非門組成的觸發(fā)器和輸入端信號如習題5.2圖所示，請寫出觸發(fā)器輸出Q的特征方程。設(shè)觸發(fā)器的初始狀態(tài)為1,畫出輸出端Q的波形。解：先將B、C進行與運算得到BC信號，再將BC作為或非門的一一個輸入端對應(yīng)于RS觸發(fā)器的功能表，即可得到輸出Q的波形1DC1CPQ題1圖uIKSRQ習題5.2圖ABCBCRSQ1SC11RSCPRCPSRQQ習題5.3圖5-3鐘控的RS觸發(fā)器如習題5.3圖所示，設(shè)觸發(fā)器的初始狀態(tài)為0,畫出輸出端Q的波形。解：鐘控RS觸發(fā)器的輸出Q應(yīng)該在CP=1時，根據(jù)輸入端R、S的信號改變狀態(tài)的。5-4邊沿D觸發(fā)器如習題5.4圖所示，確定相關(guān)于時鐘的Q輸出，并分析其特殊功能。設(shè)觸發(fā)器的初始狀態(tài)為0。解：根據(jù)習題5.4圖可得D觸發(fā)器的特征方程，因此在CP上升沿到來時，Q輸出端的狀態(tài)隨Q變化，故有如圖波形，可見輸出端Q的波形為輸入脈沖CP的分頻信號。5-5已知邊沿D觸發(fā)器輸入端的波形如習題5.5圖所示，假設(shè)為上升沿觸發(fā)，畫出輸出端Q的波形。若為下降沿觸發(fā)，輸出端Q的波形如何？設(shè)初始狀態(tài)為0。解：上升沿觸發(fā)時，Q輸出波形為(a),下降沿觸發(fā)時，Q輸出波形為(b)o習題5.4圖1DC1CPCPCP(a)(b)習題5.5圖CPRdDID2D1D2QD1D2CPQ1DC1Rd1D1D2信號習題5.6圖5-6已知D觸發(fā)器各輸入端的波形如習題5.6圖所示，試畫出Q和端的波形。解：先將DI、D2進行與運算得到，再將D1D2作為D觸發(fā)器的D輸入端，對應(yīng)于D觸發(fā)器的功能表，即可得到輸出Q的波形5-7已知邏輯電路和輸入信號如習題5.7圖所示，畫出各觸發(fā)器輸出端QI、Q2的波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。解：習題5.7圖中兩個D均為上升沿觸發(fā)，輸入信號D始終為1,且兩個D觸發(fā)器的Rd端為高電平有效。由于初始狀態(tài)均為0,故當CP1到來時，Q1首先由。變成1,使得由1變成0,當CP2到來時，Q2也由0變成1,而此時的Q2=l又使得Q1由1變成0并使D2觸發(fā)器Q2直接置0,故Q2的輸出始終被鉗制為0。其波形見習題5.7圖中。5-8已知JK信號如習題5.8圖中所示，分別畫出主從JK觸發(fā)器和邊沿（下降沿）JK觸發(fā)器的輸出端Q的波形。設(shè)觸發(fā)器的初始狀態(tài)為OoDID2習題5.7圖CP1Q1Q2CP21DC1RdIDClRdCP1CP2Q1Q2QICSsJIJ2J3CPCPKIK3RQUSdClJ2lKRdJ3K2&KIK31JQ習題5.9圖直接置1保持置。置。直接置0保持翻轉(zhuǎn)CPQA習題5.11圖解：主從JK觸發(fā)器的波形按只能動作一次的特點畫出的。5-9邊沿JK觸發(fā)器電路和輸入端信號如習題5.9圖所示，畫出輸出端Q的波形。5-10集成JK觸發(fā)器的電路圖如習題5.11圖所示。畫出輸出端QB的波形。設(shè)兩觸發(fā)器的初始狀態(tài)均為0oRJ1IKQB解：根據(jù)波形圖可知，QA輸出的波形為CP的二分頻信號，QB輸出的波形為CP的四分頻信號5.11試用D觸發(fā)器和適當?shù)拈T電路構(gòu)成JK觸發(fā)器和T觸發(fā)器。解：見正文。自測練習（6.1）4位寄存器需要（）個觸發(fā)器組成。圖6-1中，在CP（）時刻，輸入數(shù)據(jù)被存儲在寄存器中，其存儲時間為（）o在圖64中，右移操作表示數(shù)據(jù)從（）（FFO,FF3）移向（FFO,FF3）。在圖6-7中，當為（）電平時，寄存器執(zhí)行并行數(shù)據(jù)輸入操作；1J74LS194的5種工作模式分別為（）.74LS194中，清零操作為（）（同步，異步）方式，它與控制信號Sl、S1（）（有關(guān)，無關(guān)）。74LS194中，需要（）個脈沖可并行輸入4位數(shù)據(jù)。74LS194使用（）（上邊沿，下邊沿）觸發(fā)。為了將一個字節(jié)數(shù)據(jù)串行移位到移位寄存器中，必須要（）個時鐘脈沖。一組數(shù)據(jù)10110101串行移位（首先輸入最右邊的位）到一個8位并行輸出移位寄存器中，其初始狀態(tài)為11100100,在兩個時鐘脈沖之后，該寄存器中的數(shù)據(jù)為：（a）01011110（b）10110101（c）01111001（d）00101101.4.上升沿，1個CP周期.FFO,FF3.低.異步清零，右移，左移，保持，并行置數(shù).異步，無關(guān).1.上邊沿10.（c）01111001自測練習（6.2）.為了構(gòu)成64進制計數(shù)器，需要（）個觸發(fā)器。.2n進制計數(shù)器也稱為（）位二進制計數(shù)器。.1位二進制計數(shù)器的電路為（）。.使用4個觸發(fā)器進行級聯(lián)而構(gòu)成二進制計數(shù)器時，可以對從0到（）的二進制數(shù)進行計數(shù)。.如題5圖中，（）為4進制加法計數(shù)器；（）為4進制減法計數(shù)器。a)題5圖（b）一個模7的計數(shù)器有（）個計數(shù)狀態(tài)，它所需要的最小觸發(fā)器個數(shù)為（）?計數(shù)器的模是（）.（a）觸發(fā)器的個數(shù)（b）計數(shù)狀態(tài)的最大可能個數(shù)（b）實際計數(shù)狀態(tài)的個數(shù)4位二進制計數(shù)器的最大模是（）o（a）16（b）32（c）4（d）89.模13計數(shù)器的開始計數(shù)狀態(tài)為0000,則它的最后計數(shù)狀態(tài)是（）,6n觸發(fā)器（a）,（b）7,3（c）（b）1100自測練習（6.3）.與異步計數(shù)器不同，同步計數(shù)器中的所有觸發(fā)器在（）（相同，不同）時鐘脈沖的作用下同時翻轉(zhuǎn)。.在考慮觸發(fā)器傳輸延遲的情況下，同步計數(shù)器中各Q輸出端相對于時鐘脈沖的延遲時間（）（相同，不同）。.在考慮觸發(fā)器傳輸延遲的情況下，異步計數(shù)器中各Q輸出端相對于時鐘脈沖的延遲時間（）（相同，不同）。.采用邊沿JK觸發(fā)器構(gòu)成同步22進制加法計數(shù)器的電路為（）。.采用邊沿JK觸發(fā)器構(gòu)成同步22進制減法計數(shù)器的電路為（）。.采用邊沿JK觸發(fā)器構(gòu)成同步2n進制加法計數(shù)器，需要（）個觸發(fā)器，第一個觸發(fā)器FF0的輸入信號為（）,最后一個觸發(fā)器FF（n-l）的輸入信號為（）?.采用邊沿JK觸發(fā)器構(gòu)成同步3進制加法計數(shù)器的電路為（）?.23進制加法計數(shù)器的最大二進制計數(shù)是（）o.參看圖6-21所示計數(shù)器，觸發(fā)器FF2為（）（最高位，最低位）觸發(fā)器，第2個時鐘脈沖后的二進制計數(shù)是（）。Q0Q1CP11J>C1FFOIK1J>C1FF1IKClCPQiQOFFOFF11J>IK10.參看圖6?23所示計數(shù)器，其計數(shù)范圍為（），它的各輸出波形為（）o.相同.相同.不相同6.n,J=K=1,J=K=Q0QlQ2Qn?2IK>C1QOQiCP1J>C1FFOIK1J>C1FF1IKQOQiCP111J>C1FFOIK1J>C1FF1IKIll最iWi位，010000-100,輸出波形略。自測練習（6.4）74LS161是（）（同步，異步）（）（二，十六）進制加計數(shù)器。74LS161的清零端是（）（高電平，低電平）有效，是（）（同步，異步）清零。74LS161的置數(shù)端是（）（高電平，低電平）有效，是（）（同步，異步）置數(shù)。異步清零時與時鐘脈沖（）（有關(guān)，無關(guān)）；同步置數(shù)時與時鐘脈沖（）（有關(guān)，無關(guān)）。74LS161的進位信號RCO為一個（）（正，負）脈沖；在（）條件下產(chǎn)生進位信號。在（）條件下，74LS161的輸出狀態(tài)保持不變。（a）CLR=1（b）LD=1（c）ET=0EP=0（d）ETEP=074LS161進行正常計數(shù)時，每來一個時鐘脈沖（）（上升沿，下降沿），輸出狀態(tài)加計數(shù)一次。74LS161進行正常計數(shù)時，相對于時鐘脈沖而言，其輸出Q0是（）分頻輸出，Q1是（）分頻輸出，Q2是（）分頻輸出，輸出、3是（）分頻輸出，進位信號RCO是（）分頻輸出。74LS192是（）（同步，異步）（）（二，十）進制可逆計數(shù)器。74LS192的清零端是（）（高電平，低電平）有效，是（）（同步，異步）清零。當74LS192連接成加法計數(shù)器時，CPD、CPU的接法是（）.（a）CPU=1CPD=1（b）CPU=1CPD=CP（c）CPU=CPCPD=1（d）CPU=CPCPD=0.對于74LS93,將計數(shù)脈沖從CPA輸入，QA連接到CPB時，（）（QA,QD,QC,QB）是最高位；（）（QA,QD,QC,QB）是最低位。.對于74LS90,將計數(shù)脈沖從CPA輸入，QA連接到CPB時，構(gòu)成（）（8421BCD碼,5421BCD碼）十進制加計數(shù)器。這時，（）（QA,QD,QC,QB）是最高位；（）（QA,QD,QC,QB）是最低位。.對于74LS90,將計數(shù)脈沖從CPB輸入，QD連接到CPA時，構(gòu)成（）（8421BCD碼，5421BCD碼）十進制加計數(shù)器。這時，（）（QA,QD,QC,QB）是最高位；（）（QA,QD,QC,QB）是最低位。.74LS90構(gòu)成8421BCD碼的十進制加計數(shù)器時，（）可作為進位信號；它構(gòu)成5421BCD碼的十進制加計數(shù)器時，（）可作為進位信號。.74LS90的異步清零輸入端RO（1）、R0（2）是（）（高電平，低電平）有效。.74LS90的異步置9輸入端S9（l）、S9⑵是（）（高電平，低電平）有效。.74LS90進行正常計數(shù)時，每來一個時鐘脈沖（）（上升沿，下降沿），輸出狀態(tài)加計數(shù)一次。.74LS90進行8421BCD碼加計數(shù)時，相對于時鐘脈沖而言，其輸出QA是（）分頻輸出，QB是（）分頻輸出，QC是（）分頻輸出，輸出、口是（）分頻輸出。.采用兩片74LS161,按照異步方式構(gòu)成多進制計數(shù)器時，如果將低位片的進位信號RCO直接連接到高位片的時鐘脈沖輸入端，這樣構(gòu)成的是（）進制計數(shù)器。.兩片74LS161構(gòu)成的計數(shù)器的最大模是（）,如果它的某計數(shù)狀態(tài)為56,其對應(yīng)的代碼為（）..兩片74LS90構(gòu)成的計數(shù)器的最大模是（）,如果它的某計數(shù)狀態(tài)為56,其對應(yīng)的代碼為（）?.在數(shù)字鐘電路中，24進制計數(shù)器（）（可以，不可以）由4進制和6進制計數(shù)器串接構(gòu)成。.在數(shù)字鐘電路中，60進制計數(shù)器（）（可以，不可以）由6進制和10進制計數(shù)器串接構(gòu)成。.同步，十六.低電平，異步.低電平，同步.無關(guān)，有關(guān).正，輸出端均為1.（a）、（b）、（d）.上升沿.2,4,8,16.同步，十進制.高電平，異步QD,QA8421BCD碼，QD,QA5421BCD碼。QA,QBQD,QA高電平高電平下降沿2,5,10,10255256,00111000100,01010110不可以24.可以習題如果習題6.1圖中所示12位寄存器的初始狀態(tài)為101001111000,那么它在每個時鐘脈沖之后的狀態(tài)是什么？習題6.1圖試用3片74LS194構(gòu)成12位雙向移位寄存器。試用負邊沿D觸發(fā)器構(gòu)成異步8進制加法計數(shù)器電路，并畫出其輸出波形。試用負邊沿JK觸發(fā)器構(gòu)成異步16進制減法計數(shù)器電路，并畫出其輸出波形。試用正邊沿D觸發(fā)器構(gòu)成異步5進制加法計數(shù)器電路，并畫出其輸出波形。試用負邊沿JK觸發(fā)器構(gòu)成同步16進制加法計數(shù)器電路，并畫出其輸出波形。試用負邊沿JK觸發(fā)器構(gòu)成同步6進制加法計數(shù)器電路，并畫出其輸出波形。采用反饋清零法，利用74LS161構(gòu)成同步10進制加法計數(shù)器，并畫出其輸出波形。采用反饋置數(shù)法，利用74LS161構(gòu)成同步加法計數(shù)器，其計數(shù)狀態(tài)為1001?1111。采用反饋清零法，利用74LS192構(gòu)成同步8進制加法計數(shù)器。采用反饋置數(shù)法，利用74LS192構(gòu)成同步減法計數(shù)器，其計數(shù)狀態(tài)為0001?1000。試分析習題6.12圖中所示電路，畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。試分析習題6.13圖中所示電路，畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。習題6.12圖串行數(shù)據(jù)輸入CPD>C1串行數(shù)據(jù)輸出串行數(shù)據(jù)輸入110ETQ3Q2Q1Q0EPD3D2DIDO74LS161CPLDRCOCLR11計數(shù)脈沖1采用反饋清零法，利用74LS93構(gòu)成異步10進制加法計數(shù)器，并畫出其輸出波形。采用反饋清零法，利用74LS90按8421BCD碼構(gòu)成9進制加法計數(shù)器，并畫出其輸出波形。采用反饋置9法，利用74LS90按8421BCD碼構(gòu)成9進制加法計數(shù)器，并畫出其輸出波形。利用74LS90按5421BCD碼構(gòu)成7進制加法計數(shù)器，并畫出其輸出波形。分析習題6.18圖中所示電路。畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。習題6.18圖利用兩片74LS161構(gòu)成同步24進制加法計數(shù)器，要求采用兩種不同的方法。利用兩片74LS90構(gòu)成8421BCD碼的異步24進制加法計數(shù)器，并比較它與上題中的24進制加法計數(shù)器之間輸出狀態(tài)的差別。分析習題6.21圖中所示電路。畫出它的狀態(tài)轉(zhuǎn)換圖，并說明它是幾進制計數(shù)器。分析習題6.22圖中所示電路。畫出它的狀態(tài)轉(zhuǎn)換圖，說明它是幾進制計數(shù)器。比較習題6.22圖與習題6.21圖中所示電路，兩者有何不同？分析習題6.23圖中所示電路，（1）數(shù)據(jù)輸出端（Q端）由高位到低位依次排列的順序如何？（2）畫出狀態(tài)轉(zhuǎn)換圖，分析該電路構(gòu)成幾進制計數(shù)器。（3）該電路輸出一組何種權(quán)的BCD碼？（4）若將該計數(shù)器的輸出端按QHQGQFQE的順序接到8421BCD碼的譯碼顯示電路中，在CP作用下依次顯示的十進制數(shù)是多少？習題6.23圖QEQFQGQHCPB74LS90R0(l)R0(2)S9(1)S9(2)CPA計數(shù)脈沖CP解答6.1它在每個時鐘脈沖之后的狀態(tài)是:010100111100,00010011110,000101001111,000010100111,100001010011,110000101001,111000010100,011100001010,001110000101,00011100001,100011100001,1100011100006.26.3Q8Q9Q10Q1174LS194D8D9D10D11左移串行輸入SRSLSQ0Q1S0D3D2D1DOQ2Q3RDIDD>CPQOQ1Q2Q3Q4Q5Q6Q7右移串行輸入SRSLSQOQ1SOD3D2D1D0Q2Q3RD1DD>CPSRSLSQOQ1S0D3D2D1DOQ2Q3RDIDD>CP清零CPS1SODODID2D3D4D5D6D774LS19474LS194>C1IDQ2CP>C1IDQ1QO>C1IDFFOFF16.5采用反饋清零法實現(xiàn)：需要3個觸發(fā)器，可在3位二進制加法計數(shù)器的基礎(chǔ)上實現(xiàn)它。Q2Q1Q000000010111011負邊沿D觸發(fā)器構(gòu)成的異步五進制加法計數(shù)器如下:若采用正邊沿D觸發(fā)器，只需將上圖中各觸發(fā)器改為正邊沿D觸發(fā)器，月.FF1、FF2的CP分別接至IJFFO、FF1的Q輸出端即可。16.6再循環(huán)正常的下一個狀態(tài)Q0Q1CP11J>C1FFO1K1J>C1FF1IKQ2Q3111J>C1FF2IK1J>C1FF3IKQ2FF2>C1IDQ0Q1CPSDRD>C1IDSDRD>C1IDFFOFF1&SDRD采用3個JK觸發(fā)器構(gòu)成該計數(shù)器。同步六進制加法計數(shù)器的計數(shù)狀態(tài)真值表如表所示，通過“觀察”法可確定各個觸發(fā)器的輸入信號：JO=KO=1；Q1只在QO=1的下一個時鐘脈沖到來時才翻轉(zhuǎn)。則可確定FF1的輸入信號為：J1=K1=QOQ2只在Ql=l和QO=1的下一個時鐘脈沖到來時翻轉(zhuǎn)，或者在Q2=l和QO=1時改變。故FF2的輸入信號為:J2=K2=QOQ1+Q2Q1由此可畫出同步六進制加法計數(shù)器的電路:計數(shù)脈沖Q2Q1Q00000100120101141005101600>C1>C1FF2Q2Q1Q01FFOFF11JIK1JIK1JIK>C1&>1&Q3Q2Q1Q0OOOO0001001000110100010101100111loootoolloioioniioonoimomi1010過渡狀態(tài)6.11Q3Q2Q1Q000000001001000110100010101100111looolooiloioioniiooiioimomi&ETQ3Q2Q1Q0EPD3D2D1DO74LS161CPLDRCOCLR11計數(shù)脈沖11001Q3Q2Q1Q000000001001000110100010101100111100010011000過渡狀態(tài)1計數(shù)脈沖LDCOBOQ3Q2Q1Q074LS192CPUCLRCPDD3D2D1DO11011110miQAQBQCQDCPB74LS90R0(l)R0(2)S9(1)S9(2)CPA計數(shù)脈沖CP為6進制計數(shù)器。6.13為7進制計數(shù)器。6.14略6.15100001LDCOBOQ3Q2Q1Q074LS192CPUCLRCPDD3D2D1DO>計數(shù)脈沖Q3Q2Q1Q0000001100111looomomiLD=0LD=0LD=0Q3Q2Q1Q00000000100100011010001010110011110001001101010110001QDQCQBQA0111100010011000過渡狀態(tài)QAQBQCQDCPB74LS90R0(l)R0(2)S9(1)S9(2)CPA計數(shù)脈沖CP&QAQDQCQB000000010010001110001001101010111100101000110100010101106.166.17若采用反饋清零法，5421BCD碼狀態(tài)轉(zhuǎn)換圖為:0000過渡狀態(tài)ABCDCPB74LS90R0(l)R0(2)S9(1)S9(2)CPA計數(shù)脈沖CP為6進制8421BCD碼加法計數(shù)器。6.19方法一：采用整體反饋清零法：計數(shù)脈沖方法二：采用整體反饋置數(shù)法：略6.200123...2324過渡狀態(tài)Q3Q2Q1Q0Q3Q2Q1Q000000000000000010000001000000011...0001011100011000過渡狀態(tài)高4位低4位低4位高4位ETQ3Q2Q1Q0EPD3D2D1D074LS161CPLDRCOCLR11它與6.19題中的計數(shù)器之間輸出狀態(tài)的差別為：一個是八位二進制輸出狀態(tài)，另一個是八位8421BCD碼的輸出狀態(tài)。后者經(jīng)譯碼顯示電路可顯示0?23的十進制數(shù)。60進制計數(shù)器。60進制計數(shù)器。兩者的功能相同，6.21中是十進制（低位）與六進制（高位）的級聯(lián)；本題中是在100進制計數(shù)器基礎(chǔ)上采用整體反饋清零法來實現(xiàn)的。(1)QEQHQGQF10進制計數(shù)器5421BCD碼0,2,4,6,8,1.3,5,7,9高4位低4位00000000000000010000001000000011...0010001100100100過渡狀態(tài)QDQCQBQAQDQCQBQA計數(shù)脈沖CP高4位&QAQBQCQDCPB74LS90R0(l)R0(2)S9(1)S9(2)CPAQAQBQCQDCPB74LS90R0(l)R0(2)S9(1)S9(2)CPA低4位QEQHQGQF00000001001000110100100010011010101111007.1自測練習答案.存儲電路.反饋.同步時序邏輯電路、異步時序邏輯電路.輸出、驅(qū)動、狀態(tài)（次態(tài)）.存儲電路的狀態(tài)和輸入信號、存儲電路的狀態(tài).題6表2、題6表17.2自測練習答案1.nnQQ010=+、nnnQQXQ1011??=+2.4個、OOtOItIO—OO及IItOO、1、能3.現(xiàn)態(tài)QlnQOn次態(tài)Qln+lQOn+1輸出z

0100110010110110014,現(xiàn)態(tài)QlnQOn次態(tài)UOnnQQ++/輸出0010/00111/001/01100/15.00-01—10-11->007.3自測練習答案l.nnM221空.2.43.3、58C4.5.S2、S3為兩個等效狀態(tài)，可合并為一個狀態(tài)。6.XQlnQOnZQln+1QOn+100000101001110010111011100x10000x001x100x011x11nZXQ=；,；11OnnQXQ+=1OnQX+=OO1010,?nnJXKXJXQKXQ—第七章練習答案1）電路由組合電路和存儲電路共同組成，具有對過去輸入信號進行記憶的功能。2）時序電路中存在反饋回路。3）電路的輸出由電路當時的輸入和電路原來的狀態(tài)（過去的輸入）共同決定。該計數(shù)器的模M=6：010^000->001-100->011->101->010（1）nnnnQDQDQQD1201200;;=?=狀態(tài)轉(zhuǎn)換圖：（2）該電路是模7計數(shù)器，不具備自啟動功能。8進制加法計數(shù)器。狀態(tài)圖如下：nnQQZ02=(1)nnnnnQKQQJQQKJKJ02012021100?,1nnQQZ02=20012121021021101OnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ.+=.+=+++狀態(tài)轉(zhuǎn)換圖（2）該電路是一個六進制計數(shù)器，具有自啟動功能。狀態(tài)和輸出響應(yīng)序列分別為：AABCBBCB和00001001.解：提示：電路輸入為0、輸入一個1、連續(xù)輸入兩個1、連續(xù)輸入110及1101共5個不同狀態(tài)，簡化后有4個狀態(tài)。狀態(tài)圖及狀態(tài)表的求法可參照書中例題，在此略。觸發(fā)器的狀態(tài)方程和輸出方程分別為：110101101010;0nnnnnnnnnnQXQQQQQXQQXQQZXQQ+I=+=十+驅(qū)動方程為1010010,;nnnnJXQKQJXQKXQ==十=由此可畫出電路圖。7.9解：該電路為異步二進制減計數(shù)器：00—11-IOtOItOO。7.10Mealy型原始狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出Zx=oX=1AB/0C/0BD/0E/0CJ/0K/0DF/0H/0I/OFA/OA/OGA/OA/OHA/OA/OIA/OA/lJL/OM/OKN/OP/OA/0MA/lA/lNA/0A/lPA/0A/l7.11提示：二進制數(shù)碼串行加法器狀態(tài)表現(xiàn)態(tài)yi-1次態(tài)/輸出yi/Siaibi=OOaibi=01aibi=11aibi=100/11/00/I10/11/01/11/o7.12提示：狀態(tài)分配后的狀態(tài)圖（一種方案）1,;;1,)(，，201201201201102001212220101120101110210012=+=+=++-H-KQQJQQKQQJQKJKQJQQQQQQQQQQQQQQQQQQQQQQZnnnnnnnnnnnnnnnnnnnnnnnnnnnnnn或或如果采用D觸發(fā)器，則nnnnnnnnnnQQDQQQQQQDQQDO120101011020;;?=+=電路圖略。7.13解222101010122101—=KQJKQJKQJQCPQCPCPCPQZnnnnnn的下降沿有效即，下降沿有效，下降沿有效，nnnnnnnnnQCPQQCPQQQCPQQQ122121011100110=波形圖如下:7.14解nQCPCPCPCP1210;=下降沿有效，下降沿有效下降沿有效nnnnnnnnnnnnnnnnnnnnQQQCPQQQQQQCPQQQQKJQQQQKQJKQQJ12120120111012102202021010120;+++狀態(tài)圖如下:該電路為七進制計數(shù)器，具有自啟動功能。解：該電路有兩個輸入端和兩個輸出端，設(shè)兩個輸入端的輸入變量分別為A、B：兩個輸出端的輸出變量分別為Y、Z。其中A=1表示輸入1分，A=0表示無輸入；B=1表示輸入2分，B=0表示無輸入；Y=1表示設(shè)備輸出一盒火柴，Y=0表示設(shè)備不輸出一盒火柴；Z=1表示設(shè)備退1分，z=o表示設(shè)備不退1分。根據(jù)題意，電路應(yīng)有3個狀態(tài)SO、Sl、S2,分別表示設(shè)備有0分，1分和2分。則其狀態(tài)轉(zhuǎn)換圖如下：由已知狀態(tài)圖畫出各個次態(tài)卡若圖可得011220?nnDQDQDQ==電路圖略。第8章存儲器與可編程邏輯器件8.1存儲器概述自測練習.存儲器中可以保存的最小數(shù)據(jù)單位是（）。（a）位（b）字節(jié)（c）字.指出下列存儲器各有多少個存儲單元？多少根地址線和數(shù)據(jù)線？2Kx8位（）（）256x2位（）（）1Mx4位（）（）.ROM是（）存儲器。（a）非易失性（b）易失性（c）讀/寫（d）以字節(jié)組織的.數(shù)據(jù)通過（）存儲在存儲器中。（a）讀操作（b）啟動操作（c）寫操作（d）尋址操作.RAM給定地址中存儲的數(shù)據(jù)在（）情況下會丟失。(a)電源關(guān)閉(b)數(shù)據(jù)從該地址讀出(c)在該地址寫入數(shù)據(jù)(d)答案(a)和(c).具有256個地址的存儲器有()地址線。(a)256條(b)6條(c)8條(d)16條.可以存儲256字節(jié)數(shù)據(jù)的存儲容量是()。(a)256x1位(b)256x8位(c)1Kx4位(d)2Kx1位a（a）2048x8,11512,81024x1024x4,20acdcb8.2隨機存取存儲器（RAM）自測練習.動態(tài)存儲器（DRAM）存儲單元是利用（）存儲信息的，靜態(tài)存儲器（SRAM）存儲單元是利用（）存儲信息的。.為了不丟失信息，DRAM必須定期進行（）操作。.半導(dǎo)體存儲器按讀、寫功能可分成（）和（）兩大類。.RAM電路通常由（）、（）和（）三部分組成。5.6U6RAM有（）根地址線，（）根數(shù)據(jù)線，其存儲容量為（位。.柵極電容，觸發(fā)器.刷新.只讀存儲器，讀/寫存儲器.地址譯碼，存儲矩陣，讀/寫控制電路.11,8,2Kx8位.3只讀存儲器（ROM）自測練習ROM可分為（）、（）、（）和（）幾種類型。ROM只讀存儲器的電路結(jié)構(gòu)中包含（）、（）和（）共三個組成部分。若將存儲器的地址輸入作為（），將數(shù)據(jù)輸出作為（）,則存儲器可實現(xiàn)組合邏輯電路的功能。掩膜ROM可實現(xiàn)的邏輯函數(shù)表達式形式是（）。28256型EEPROM有（）根地址線，（）根數(shù)據(jù)線，其存儲容量為（）位，是以字節(jié)數(shù)據(jù)存儲信息的。EPROM是利用（）擦除數(shù)據(jù)的，EEPROM是利用（）擦除數(shù)據(jù)的。PROM/EPROM/EEPROM分別代表（）。一個PROM/EPROM能寫入（）（許多，一）次程序。存儲器2732A是一個（）（EPROM,RAM）,在微機中，4種存儲類型為（）。答案：.ROM,PROM,EPROM,EEPROM.存儲矩陣，地址譯碼，輸出控制電路.輸入，輸出.標準與或形式（最小項表達式）.15,8,32Kx8.紫外線，電.可編程的只讀存儲器，可擦可編程的只讀存儲器，電可擦可編程的只讀存儲器.一次/許多.EPROM.寄存器，高速緩存，主存，外存8.4快閃存儲器(FlashMemory)自測練習.非易失性存儲器有（）。（a）ROM和RAM（b）ROM和閃存（c）閃存和RAMFlashMemory的基本存儲單元電路由（）構(gòu)成，它是利用（）保存信息，具有（）性的特點。FlashMemory28F256W（）和（）兩種操作方式。從功能上看，閃存是（）存儲器，從基本工作原理上看，閃存是（）存儲器。Flash28F256有（）根地址線，（）根數(shù)據(jù)線，其存儲容量為（）位，編程操作是按字節(jié)編程的。答案：b一個浮柵MOS管，浮柵上的電荷，非易失只讀存儲方式，讀/寫存儲方式RAM,ROM15,8,32Kx88.5存儲器的擴展自測練習.存儲器的擴展有（）和（）兩種方法。.如果用2Kxi6位的存儲器構(gòu)成16Kx32位的存儲器，需要（）片。（a