創(chuàng)新電源設計

DDR2和DDR3內(nèi)存的創(chuàng)新電源方案關鍵字:DDR電源內(nèi)存系統(tǒng)軟件可編程電源解決方案雙倍數(shù)據(jù)速率內(nèi)存(DDR)和DDR同步動態(tài)隨機存儲器(SDRAM)在很多計算和嵌入式應用中非常流行。該技術最初由美國電子器件工程聯(lián)合委員會(JEDEC)發(fā)起，從上世紀90年代末的DDR內(nèi)存規(guī)格逐步發(fā)展，并在2000年到2003年間陸續(xù)發(fā)布多個版本，最終形成DDR1和DDRSDRAMo從那時起，采用DDR2、甚至最新的DDR3SDRAM的新設計讓DDRSDRAM技術黯然失色。DDR內(nèi)存主要以IC或模塊的形式出現(xiàn)。如今，DDR4雛形初現(xiàn)。但是在我們利用這些新技術前，設計人員必須了解如何對這些新的內(nèi)存系統(tǒng)進行供電，以及這些內(nèi)存系統(tǒng)如何與其余的終端產(chǎn)品配合工作。DDR為什么重要？DDR2在面世時作了一些修訂，從而實現(xiàn)了更快的時鐘速度以及超過400MHz的性能。隨著行業(yè)的發(fā)展，DDR3可以支持數(shù)倍于時鐘的速率，因此可以滿足提供更高峰值數(shù)據(jù)傳輸速率和更高帶寬(64bits)的更高性能要求。同時，諸如緩存預取以及其他的創(chuàng)新型方法改善了其在動態(tài)工作時的表現(xiàn)。例如，因為其持續(xù)數(shù)據(jù)傳輸率可以達到數(shù)千兆赫茲，因此高性能超大規(guī)模集成(冬)處理器只可與DDR3內(nèi)存一起工作，并且低延時需要系統(tǒng)不斷有數(shù)據(jù)流入。不出所料，與微處理器、FPGA和ASIC芯片一樣，這些存儲系統(tǒng)的供電電源的選型及設計變得非常重要。DDR和電源由于DDR3的額定供電電壓為1.5V，DDR2為1.8V，DDR貝0為2.5V，所以與DDR2模塊相比，DDR3內(nèi)存的功耗有了很明顯的下降，約為30%o1.5V的供電電壓和DDR3芯片最初采用的90納米制造技術相得益彰，而最新的DDR3的額定電壓僅為1.35Vo隨著生產(chǎn)工藝的改進，芯片尺寸下降，電壓也需要在工藝進步的同時進行變更。我們發(fā)現(xiàn)，板級電源正在朝著低電壓、高精度的方向發(fā)展。當內(nèi)存穩(wěn)定性成為首要的考量因素時，根據(jù)JEDEC的規(guī)格，在諸如服務器或關鍵設備的應用中，1.575V的最大推薦電壓應視為絕對的最大值。此外，JEDEC還規(guī)定，內(nèi)存模塊在導致永久性損壞前必須可以承受高達1.975V的電壓，即使這些模塊無需在這一電壓水平下正常工作。工藝尺寸的下降決定了所需電源軌的物理特性、所需的精度和準確度以及分辨率。內(nèi)存常常伴有密度問題，DDR也不例外。快速瀏覽廠商的數(shù)據(jù)手冊后可以發(fā)現(xiàn)，如今電源軌的精度需小于0.075V，而且在即將面市的DDR4中，在全溫度范圍內(nèi)，電源的精度將會小于0.05Vo最近，一個連接微處理器和內(nèi)存系統(tǒng)的內(nèi)存方案要求頻率-功率調(diào)整功能，簡而言之，是指要求電壓根據(jù)工作頻率的差異不斷變化。從內(nèi)存供應商的數(shù)據(jù)手冊可以看到，VDD和VDDQ的電壓差必須始終在300mV內(nèi)，VREF則不能超過0.6xVDDQ。內(nèi)存本身并未進行大量操作。當內(nèi)存連接到與其相連的系統(tǒng)的其他部件時，電源系統(tǒng)的復雜性有所增加，以優(yōu)化和保護系統(tǒng)。這樣的目的是確?？煽啃圆p少功耗，并消除系統(tǒng)中的造成潛在電路和閂鎖效應的因素。如果系統(tǒng)僅由DDR內(nèi)存構成，考慮其供電電源設計，要求多時序控制、高精度的電源已保證系統(tǒng)正常工作，這給電源設計帶來了挑戰(zhàn)。隨著工藝尺寸的下降，開發(fā)出更具優(yōu)勢的新技術，而不是重新設計電源硬件，從而提高重復使用率，縮短設計時間，這必定會大有裨益。隨著內(nèi)存及其連接的所有VLSI器件（包括處理器）復雜度的提高以及尺寸的下降，電壓也降至系統(tǒng)所需的伏特值。正如最近遇到的一個現(xiàn)實的系統(tǒng)需求案例一樣（如圖1所示），電源系統(tǒng)所面臨的要求日臻復雜。這個案例事實上還是相對簡單的電源系統(tǒng)，僅僅5路電源，而現(xiàn)在，10路、20路電源的系統(tǒng)也比比皆是。AJgincutput-i Output仲位口㈣心ytgMAJMAJgincutput-i Output仲位口㈣心ytgMAJM—OutpuiHAJ陷遍i帥5占ttwWJUHI(IVJS)operatinganatxMAJNJ(2VRopew叫 hrMAJH4(JV2)Lwnftedaperjtinga心^xMAiNS(iVBfAlInuincuTpuBKHofvalue癡hm蜘*ixeVA^tkfttfAtnp-UpSrni 10mfFtg1Incnnpiaxcustoiinjcd榆nappfcatg<wmermrxrhe corewitandltwFPGApowvir?iltmustt?pe?i?1y rai*:- corvtfoll^dwlrntightMcuiAcyjndpiKksionforlh? tofurKtion.圖1：在夏雜的客戶役針應用中，內(nèi)存、5處理器內(nèi)核龜壓和即皿電源軌必須實現(xiàn)精眺定序,壓擺率必須通過嚴密的稿度和準確度進行控制，確保系統(tǒng)能鏘正常工作°關鍵字:DDB電源內(nèi)存系統(tǒng)軟件可編程電源解決方案如今，很多處理器往往需要多路供電，所以在使用DDRx內(nèi)存并連接其它VLSI部件時，針對開啟/關閉電源的時序和延時功能必不可少。和連接至內(nèi)存的其他器件配合工作時，內(nèi)存定序、上升下降時序、電壓精度以及啟動和關閉壓擺率，這些都至關重要。而且電源與系統(tǒng)的通信已越來越被人們所關注。從設計概念、產(chǎn)品應用在到它的衰退期，如何保證產(chǎn)品能在最短的時間內(nèi)占有市場，并對市場反饋作出及時的修改成為廠商非常關注的焦點。事實上，較之廠商原先預計的生命周期，如今內(nèi)存和VLSI器件的變化來得更快。產(chǎn)品在自身軟件控制下對電源特性進行修改的能力越來越重要?，F(xiàn)在的問題是：當數(shù)字軟件工程師對電源小組提出此類要求時，有哪些方案可供設計人員選擇。要知道軟件工程師習慣通過安裝在PC機上的調(diào)試軟件來開發(fā)和調(diào)試電源。當然，這樣的功能需要通過可承受的方式進行復制，不僅能集成至產(chǎn)品，而且通常無需很多時間進行設計。這種一站式的設計常常需要數(shù)模轉(zhuǎn)換器(DAC)、模數(shù)轉(zhuǎn)換器(ADC)、數(shù)字電位計、微控制器、精密電阻、電容、脈度調(diào)制(PWM)控制器，以及大量的設計時間。設計人員也可以選擇采用一個復雜的“系統(tǒng)監(jiān)測器/電源管理器”。它內(nèi)置部分功能，但仍然需要外接PWM控制器以滿足系統(tǒng)的電源需求。這些部件一般都比較昂貴，而且還必須為那些不需要的功能買單。由于針對這些開發(fā)工具有一個學習的過程，所以設計時間會比較長。新方法另外一種方法是使用軟件可編程電源解決方案。EXAR公司的PowerXR產(chǎn)品家族的數(shù)字電源控制器，能夠賦予設計者極大的靈活性和圖形用戶界面(GUI)，讓設計者無需軟件編程知識也能輕松完成電源設計(如圖2、圖3和圖4所示)。

Fig2.Uiingsoftware-progrdm?Wtpowersclutiamlik?Extr'iPowefXPfamtlyrQrnfsimplecircuitc*nbesndicftwire-defin?L圖2*采用像E丈畋公司Pog系列的軟件可編程電源解決方案，可以重復利用和用軟件定義一個簡單的電路。該方法使得系統(tǒng)電源設計工程師只需要在相應欄里填入相關信息，就能輕松完成電源設計。芯片上的I2C接口能和系統(tǒng)保持持續(xù)的通信，從而針對操作系統(tǒng)需求的動態(tài)變化，即時作出調(diào)整或者根據(jù)需要進行重新架構。

通過圖形用戶界面，工程師可以直接對芯片內(nèi)寄存器進行操作，而這之間的通信協(xié)議是標準的I2C總線。同樣的，也可以通過板上的MCU直接對寄存器進行操作。圖形用戶界面可以實時監(jiān)測電源的工作狀態(tài)，采用這樣的設計方法大大提高了系統(tǒng)的穩(wěn)定性同時縮短了設計時間，外圍元器件的數(shù)量也大大減少。

些被動元器件，因此時間和溫由于補償網(wǎng)絡不像傳統(tǒng)模擬電源那樣需要電阻和電容這樣度的變化對它的影響大大降低。此外，復雜的壓擺率控制延遲和電源時序可以很容易完成。當系統(tǒng)需要改變時，電源系統(tǒng)在沒有任何硬件改變的情況下也可以遠程重新架構。在整個產(chǎn)品的生命周期內(nèi)重新架構都可以，實際上也很容易實現(xiàn)。些被動元器件，因此時間和溫這種系統(tǒng)級設計方法的其中一個優(yōu)點是硬件完全可被重復利用。硬件設計保持連貫性，可重用性變得前所未有的簡單。設計者可通過對電源系統(tǒng)做簡單的軟件定義并保存在IC上，從而實現(xiàn)差異化。另外，如果需要3個、4個、20個乃至更多的通道，非常簡單，我們可以讓更多的通道通過I2C參與到工作中來，而額外增加的工作僅僅是復制、粘貼而已。每個通道的電流大小也可以通過軟件和元器件的選擇進行設定。差異化可以通過軟件來實現(xiàn)，因此該方案可以輕松應用到其他產(chǎn)品線上。此外，與其他數(shù)字方案一致在硬件不需要更改的前提下，可以輕松通過軟件升級來應對市場的變化，這樣可能會帶來規(guī)模經(jīng)濟效應。它不僅簡化了設計，所有環(huán)節(jié)的工作都可以從中獲益，包括供應鏈，后勤以及現(xiàn)場服務。該方案還支持遠程監(jiān)控。一旦需要系統(tǒng)工作數(shù)據(jù)進行調(diào)試甚至在現(xiàn)場進行遠程調(diào)試時，系統(tǒng)可以進行重新架構和監(jiān)測，從而保證系統(tǒng)的正常運行和現(xiàn)場服務診斷所需。DDR內(nèi)存等VLSI器件的需求正變得越來越復雜，電源系統(tǒng)解決方案讓設計變得更簡單，并且可以為客戶創(chuàng)造以前不可能實現(xiàn)的效益。例如，設計人員可以通過調(diào)節(jié)和優(yōu)化自身電源節(jié)約電能來獲取每瓦最佳性能。這種方法也使得VLSI系統(tǒng)在不斷增加特性和功能的同時下也能以更加合理的方式工作。多年來，數(shù)字設計工程師已經(jīng)通過重復可編程的方法在對系統(tǒng)進行設計?，F(xiàn)在是讓電源系統(tǒng)設計也變得如此簡單和高效的大好時機。利用低成本的評估板和免費提供的軟件進行系統(tǒng)級電源設計入門，這是非常容易實現(xiàn)的事情?，F(xiàn)在就行動，你就會驚喜地發(fā)現(xiàn)，通過軟件設計不僅可以簡單地實現(xiàn)重復利用，而且能節(jié)省設計時間和成本，同時為基于VLSI的成功產(chǎn)品提供必需的系統(tǒng)電源，在極端環(huán)境和時間條件下也能可靠地運行。該方案當然也能通過額外的硬件來實現(xiàn)，如用數(shù)字電位器、數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器、系統(tǒng)控制器子系統(tǒng)和PWM控制器。但這會花費大量的時間，并增加大量的元器件，還會耗費成本、時間和電路板空間（圖5）。ADCscontrollerjcF取IF?gulatorPWMcontroller日9&cc>mpawi<5ADCscontrollerjcF取IF?gulatorPWMcontroller日9&cc>mpawi<5m toImpi&menipr?l鐮 andwistorsu*rwlupKllooawitslwim.)圖晶需要使用分壹元器件來實現(xiàn)情密的電源控制分立元件和電阻（未顯示電阻和電容"EEPROMMicro-代UARTTemperaturesensor另外，PowerXR芯片可用于簡化DDR3的設計，顯而易見的一個好處是可以很容易地實現(xiàn)對電源時序的管理，它也同樣適用于DDR4存儲系統(tǒng)。PowerXR系統(tǒng)還可以為您生成最終的硬件原理圖，包括需要VTT電壓的無源或有源元器件，從而滿足電源在任何溫度和時間條件下都有極高的精度和準確度的要求。如今的處理器特別需要復雜、準確和精確的電源，這些處理器可以通過PowerXR可編程電源方案簡單地實現(xiàn)。通道可按照您的需求進行添加，組成一個非常智能的電源系統(tǒng)，無論添加多少個通道，每條通道仍可實現(xiàn)獨立控制。同樣，通道可以從三通道加至四通道，因此，一個8通道方案可以由兩個四通道的芯片組成，每個通道都獨立進行設計并完成相應的工作。軟件GUI、評估板以及完整的設計輔助資料都可以通過訪問網(wǎng)站獲取。作者：KevinParmenter首席現(xiàn)場應用工程師Exar公司第三代雙倍資料率同步動態(tài)隨機存取內(nèi)存(Double-Data-RateThreeSynchronousDynamicRandomAccessMemory，一般稱為DDR3SDRAM)，是一種電腦內(nèi)存規(guī)格。它屬于SDRAM家族的內(nèi)存產(chǎn)品，提供了相較于DDR2SDRAM更高的運行效能與更低的電壓，是DDR2SDRAM(四倍資料率同步動態(tài)隨機存取內(nèi)存)的后繼者(增加至八倍)，也是現(xiàn)時流行的內(nèi)存產(chǎn)品。DDR3SDRAM技術概論DDR3SDRAM為了更省電、傳輸效率更快，使用了SSTL_15的I/O接口，運作I/O電壓是1.5V，采用CSP、FBGA封裝方式包裝，除了延續(xù)DDR2SDRAM的ODT、OCD、PostedCAS、AL控制方式外，另外新增了更為精進進的CWD、Reset、ZQ、SRT、RASR功能。CWD是作為寫入延遲之用，Reset提供了超省電功能的命令，可以讓DDR3SDRAM內(nèi)存顆粒電路停止運作、進入超省電待命模式，ZQ則是一個新增的終端電阻校準功能，新增這個線路腳位提供了ODCE(OnDieCalibrat