數(shù)字電路主要知識點

PAGE6/NUMPAGES6數(shù)字電路主要知識點1．不僅考慮兩個（）相加，而且還考慮來自（）相

加的運算，稱為全加器。

2．74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若

輸入為A2A1A0=101時，輸出01234567YYYYYYYY應分別為（）。

3．對于T觸發(fā)器，當T=（）時，觸發(fā)器處于保持狀態(tài)；當T=

（）時，觸發(fā)器處于翻轉狀態(tài)。

4．時序邏輯電路的輸出不僅和（）有關，而且還與

（）有關；組合邏輯電路的輸出和（

）

有關，而且還與原來狀態(tài)（）（有、無）關。

5．基本的邏輯門電路有（）、（）、（）。

6．（13）10=（）2；（10101）2=（）10

7．表示邏輯函數(shù)功能的常用方法有（）、（）、（）、（）卡諾圖等。

8．將101個“1”異或起來得到的結果是（）。

9．TTL與非門多余未用的輸入端的處理方法通常有

（）、（）、（）。

10．為使F=A，則B應為何值（高電平或低電平）？

11．如果對鍵盤上108個符號進行二進制編碼，則至少要（）位二進制碼。

12．若反相器輸入低電平，則輸出為（）電平.

13．函數(shù)Y=AB+ABC的最小項表達式為（）。

14.（110111）2=（）10=（）8=（）16=（）8421BCD

15.三態(tài)門的三種輸出狀態(tài)為（）、（）和。（）

+=（）；1+1=（）；A+A=()；A×16.在邏輯運算中，AA

?=()

A=()；AA

17.邏輯功能表示方法有:真值表、（）、（）、

（）、（）。

18．基本邏輯關系有（）、（）、非三種。

19．CMOS邏輯門是（）極型門電路，而TTL邏輯門是（）極型門電路。（單、雙）

20．（）邏輯電路電路有記憶性，它的輸出不僅與輸入有關，還和原來狀態(tài)有關。

21．8-3線普通編碼器有（）個輸入端，有（）個輸出端，某

一時刻只能有（）個輸入端為有效電平.24．基本的邏輯門電路有（）、（）、（）。

25．（23）10=（）2；（11001）2=（）10

26．表示邏輯函數(shù)功能的常用方法有（）、（）、卡

諾圖等。

27．將88個“1”異或起來得到的結果是（）。

28．TTL與非門多余未用的輸入端的處理方法通常有（）、

（）、（）。

31．不僅考慮兩個（）相加，而且還考慮來自（）相

加的運算，稱為全加器；只考慮兩個（）相加，不考慮來自

低位進位的加法運算，稱為半加器

32．74LS138是3線—8線譯碼器，譯碼為輸出低電平有效，若

輸入為A2A1A0=011時，輸出01234567YYYYYYYY應分別為

（）。

35.一個8選1的數(shù)據(jù)選擇器，應具有（）個地址輸入端，（）個數(shù)據(jù)輸入端。

37.計數(shù)器按計數(shù)增減趨勢分，有（）、（）和（）計數(shù)器。

38.若要構成17進制計數(shù)器，最少用（）個觸發(fā)器。

39.D/A轉換器的作用是（）。A/D轉換器的作用是（）。

選擇填空

1．函數(shù)F=AB+BC，使F=1的輸入ABC組合為()

A、ABC=000

B、ABC=011

C、ABC=101

D、ABC=010

2．欲對全班29個學生以二進制代碼編碼表示，最少需要二進制碼的位數(shù)是（）。

A、5

B、6

C、8

D、4

3．下列數(shù)碼是8421BCD碼的是（）。

A、1000

B、1111

C、1100

D、1101

4.下列四個數(shù)中，最小的數(shù)是（）

A、（1F）16

B、（00100010）8421BCD

C、（10100000）2

D、（28）10

5．和邏輯式AABC+相等的是（）。

A、BCA+

B、A

C、1+BC

DABC、

6．比較兩個一位二進制數(shù)A和B,當A=B時輸出F=1,則F的表達式是（）。

A、F=A

BB、F=A⊙B

C、BA

D、BAF=

7．一個D觸發(fā)器，在D=0時，加上時鐘脈沖，則觸發(fā)器（）；

一個D觸發(fā)器，在D=1時，加上時鐘脈沖，則觸發(fā)器（）

A、置1

B、置0

C、保持原態(tài)

D、翻轉

8．555定時器的輸出狀態(tài)有（）。

A、0和1狀態(tài)

B、高祖狀態(tài)

C、二者皆有

9．用觸發(fā)器設計一個10進制的計數(shù)器，至少需要()個觸發(fā)器。

A、4

B、3

C、6

D、5

10．要將一組并行輸入的數(shù)據(jù)轉換成串行輸出，可選用的電路為：()；要將一組串行輸入的數(shù)據(jù)轉換成串行輸出，可選用的電路為：()

A、移位寄存器

B、計數(shù)器

C、數(shù)據(jù)比較器

D、加法器

11.在（）輸入情況下，“或非”運算的結果是邏輯0。在（）輸入情況下，“與非”運算的結果是邏輯1。

A.全部輸入是0

B.任一輸入是1

C.僅一輸入是0

12.當邏輯函數(shù)有5個變量時，共有（）個變量取值組合？

A.5

B.25

C.52

D.10

13.對于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。

A.RS

B.D

C.T

D.Tˊ

14.下列電路中，（）屬于組合邏輯電路。

A.編碼器

B.計數(shù)器

C.寄存器

15.4個觸發(fā)器最多可以構成能寄存（）位二進制數(shù)碼的寄存器。

A.3

B.5

C.4

D.8

16.一個四位二進制數(shù)0100

輸入到D/A轉換器后，輸出為8V，0000輸入時輸出為0V，則0110輸入時輸出電壓為：()

A.8

B.4

C.1

D.12

17．一個T觸發(fā)器，在T=0時，加上時鐘脈沖，則觸發(fā)器（）。

A．保持原態(tài)B.置0C.置1D.翻轉

18.以下表達式中符合邏輯運算法則的是（）。

A.C·C=C2

B.1+1=10

C.0<1

D.A+A=A

19.以下電路中常用于總線應用的有()。

A.三態(tài)門

B.OC門

C.漏極開路門

D.CMOS與非門

20.若在編碼器中對50個編碼對象，則要求輸出二進制代碼位數(shù)為（）位。

A.5

B.6

C.10

D.50

三、判斷題（每題1分，共10分）

（）1.邏輯變量的取值只能有兩種取值0,1。

（）2.邏輯變量的取值0到1之間的任何數(shù)，

（）2.因為邏輯式A+AB=A,若兩邊同時減去A，則得AB=0。

（）3.若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)不相等。

（）4.圖示電路的輸出F0=

（）5.圖示所示電路的輸出F0=

（）6.利用反饋清零法獲得N進制計數(shù)器時，若為異步置零方式，的狀態(tài)只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。

（）7.寄存器屬于組合邏輯電路。（）8編碼器屬于時序邏輯電路

（）8.BCD碼是用三位二進制數(shù)來表示每一位十進制數(shù)的二-

（）9.JK觸發(fā)器對高低電平敏感。C

B

FA

B

F

1YABCABCAB=??++++?（）10.4位同步二進制加法計數(shù)器與4位異步二進制加法計數(shù)器的狀態(tài)轉

換表相同。

1.化簡（每題4分，共8分）

1）用代數(shù)法化簡下式為最簡與或式。

YAABCBC=++

（2）用卡諾圖化簡下式為最簡與或式。

Y(A,B,C,D)=∑m(0,1,2,5,6,8,9,10,13,14，15)

()(,,,)23,5,8,9,1011,13,12YABCDm=∑，，

2

FABCABC=+。

2.分析下圖所示電路的邏輯功能。

3

（1）畫出其觸發(fā)器邏輯符號。

（2）寫出其觸發(fā)器的特征方程。

（3）根據(jù)CP、J、K波形，畫出Q波形。（Q的初始狀態(tài)為1）

（4）畫圖說明如何將D觸發(fā)器轉換成T和JK、。

=1=1L

BCAZ

3．用8選1數(shù)據(jù)選擇器74LS151實現(xiàn)下列邏輯函數(shù)FABABC=+。

4.(10分)中規(guī)模同步四位二進制計數(shù)器CT161(74LS161)的功能表和引腳簡圖恰好別如表4.1和圖4.1所示；請用反饋清