2014研究生入學考試計算機組成原理章節(jié)訓練及答案及疑難解析及大綱

研究生入學考試計算機組成原理課程全國統(tǒng)考大綱r考查目標」.理解單處理器計算機系統(tǒng)中各部件的內部工作原理、組成結構以及相互連接方式,具有完整的計算機系統(tǒng)的整機概念。.理解計算機系統(tǒng)層次化結構概念,熟悉硬件與軟件之間的界面,掌握指令集體系結構的基本知識和基本實現(xiàn)方法。.能夠運用計和機組成的基本原理和基本方法,對有關計算機硬件系統(tǒng)中的理論和實際問題進行計算、分析，并能對ー些基本部件進行簡單設計?！缚疾閮热荨挂?、計算機系統(tǒng)概述（一）計算機發(fā)展歷程（二）計算機系統(tǒng)層次結構.計算機硬件的基本組成.計算機軟件的分類.計算機的工作過程（三）計算機性能指標吞吐量、響應時間;CPU時鐘周期、主頻、CPLCPU執(zhí)行時間;MIPS、MFLOPS.二、數(shù)據(jù)的表示和運算（一）數(shù)制與編碼.進位計數(shù)制及其相互轉換.真值和機器數(shù).BCD碼.字符與字符串.校驗碼（二）定點數(shù)的表示和運算.定點數(shù)的衣示無符號數(shù)的表示;有符號數(shù)的表示。.定點數(shù)的運算定點數(shù)的移位運算;原碼定點數(shù)的加/減運算;補碼定點數(shù)的加/減運算;定點數(shù)的乘/除運算；溢出概念和判別方法。（三）浮點數(shù)的表示和運算.浮點數(shù)的表示浮點數(shù)的表示范圍；IEEE754標準.浮點數(shù)的加/減運算（四）算術邏輯單元ALU.串行加法器和并行加法器.算術邏輯單元ALU的功能和結構三、存儲器層次結構（-）存儲器的分類（二）存儲器的層次化結構（三）半導體隨機存取存儲器.SRAM存儲器的匚作原理2.DRAM存儲器的工作原理（四）只讀存儲器（五）主存儲器與CPU的連接（六）雙口RAM和多模塊存儲器（七）高速緩沖存儲器（Cache）.程序訪問的局部性.Cache的基本工作原理.Cache和主存之間的映射方式.Cache中主存塊的替換算法.Cache寫策略（ハ）虛擬存儲器.虛擬存儲器的基本概念.頁式虛擬存儲器.段式虛擬存儲器.段頁式虛擬存儲器.TLB（快表）四、指令系統(tǒng)（一）指令格式.指令的基本格式.定長操作碼指令格式.擴展操作碼指令格式（二）指令的尋址方式.有效地址的概念.數(shù)據(jù)尋址和指令尋址.常見尋址方式（三）CISC和RISC的基本概念五、中央處理器（CPU）（一）CPU的功能和基本結構（二）指令執(zhí)行過程（三）數(shù)據(jù)通路的功能和基本結構（四）控制器的功能和工作原理.硬布線控制器.微程序控制器微程序、微指令和微命令;微指令的編碼方式:微地址的形式方式。（五）指令流水線.指令流水線的基本概念.超標量和動態(tài)流水線的基本概念六、總線（）總線概述.總線的基本概念.總線的分類.總線的組成及性能指標（-）總線仲裁.集中仲裁方式.分布仲裁方式（三）總線操作和定時.同步定時方式.異步定時方式（四）總線標準七、輸入輸出（I/O）系統(tǒng)（一）I/O系統(tǒng)基本概念（二）外部設備.輸入設備;鍵盤、鼠標.輸出設備:顯示器、打印機.外存儲器;硬盤存儲器、磁盤陣列、光盤存儲器（三）I/O接口（I/O控制器）1.1/0接口的功能和基本結構2.1/0端口及其編址(四)I/O方式.程序查詢方式.程序中斷方式中斷的基本概念;中斷響應過程;中斷處理過程;多重中斷和中斷屏蔽的概念。.DMA方式DMA控制器的組成;DMA傳送過程。.通道方式(-)課程的重點計算機系統(tǒng)概論部分;重點掌握計算機系統(tǒng)的層次結構、計算機系統(tǒng)結構和計算機組成的概念、計算機的硬件組成、計算機的軟件組成、計算機的工作過程、計算機性能。運算方法和運算器部分;數(shù)值數(shù)據(jù)的表示方法中重點掌握數(shù)的機器碼表示及數(shù)的表示范圍、定點數(shù)據(jù)與浮點數(shù)據(jù)的格式；定點運算中重點掌握補碼加法減法運算、直接補碼陣列乘法運算、原碼陣列除法運算；浮點運算中重點掌握浮點加法減法運算。存儲系統(tǒng)部分；存儲器概述中重點掌握存儲器的分類、主存儲器的主要技術指標；半導體存儲器中重點掌握SRAM的組成、地址選擇線和存儲單元的概念、DRAM的刷新方式、ROM的分類及特點、主存儲器容量的擴展；高速存儲器中重點掌握多模塊交叉存儲器的性能分析、相聯(lián)存儲器的工作原理；Cache存儲器中重點掌握Cache存儲器的性能參數(shù)、Cache存儲器的地址映像與變換、Cache的替換算法及應用、Cache的取算法、Cache的寫策略;虛擬存儲器中重點掌握虛擬存儲器的地址映像與變換、虛擬存儲器的替換算法及應用。指令系統(tǒng)部分；指令系統(tǒng)的發(fā)展與性能要求中重點掌握指令、程序、指令系統(tǒng)、系列機、CISC、RISC的概念,對指令系統(tǒng)性能的要求,以及計算機語言的分類；指令格式中重點掌握操作碼和地址碼的設計方法、指令字長與機器字長的關系；指令和數(shù)據(jù)的尋址方式中重點掌握指令的尋址方式、操作數(shù)的尋址方式、指令格式的分析與設計。中央處理器部分；CPU的功能和組成中重點掌握CPU的四大基本功能、CPU的基本組成、CPU中的主要寄存器及功能、操作控制器的分類、時序產生器的作用和體制;指令周期中重點掌握各類指令針對某ー具體CPU結構的指令周期流程圖;微程序控制器中重點掌握微指令和微程序的概念、微指令格式、微程序控制器的組成和工作原理、微程序設計；微程序設計技術中重點掌握微命令的編碼方法和微地址的形成方法；流水線技術中重點掌握并行性的兩重含義、實現(xiàn)并行處理技術的三種途徑、流水線的工作原理及分類、流水線中的三類相關問題及解決方法、流水線的性能分析。總線結構部分:重點掌握總線的四個特性、單機系統(tǒng)的三種總線結構、總線的仲裁和通信。輸入/輸出系統(tǒng)部分:重點掌握!/O接口的功能、輸入/輸出設備的編址、I/O設備的數(shù)據(jù)傳送控制方式、程序的中斷方式及性能分析、DMA方式及性能分析、通道的種類。(-)課程的難點計算機系統(tǒng)概論部分:計算機性能。運算方法和運算器部分：浮點數(shù)據(jù)的表示范圍、補碼加法減法運算器、直接補碼陣列乘法器、原碼陣列除法器。存儲系統(tǒng)部分:主存儲器容量的擴展、Cache存儲器的地址映像與變換、Cache的替換算法及應用、虛擬存儲器的地址映像與變換。指令系統(tǒng)部分：操作碼和地址碼的設計方法、指令格式的分析與設計。中央處理器部分:各類指令針對某ー具體CPU結構的指令周期流程圖、微程序設計、流水線的性能分析。總線結構部分:總線的仲裁。輸入/輸出系統(tǒng)部分：中斷方式及性能分析、DMA方式及性能分析。習題1.馮?諾依曼型計算機的基本思想是什么?.簡述馮?諾依曼型計算機的基本特點。.按照存儲程序原理,馮?諾依曼型計算機必須具備哪些功能?4,計算機的發(fā)展經歷了哪兒代?.未來計算機的發(fā)展趨勢是什么?.計算機系統(tǒng)可分為哪幾個層次?說明各層次的特點及其相互聯(lián)系。.分別解釋虛擬機器和實際機器的含義。.簡述計算機系統(tǒng)結構和計算機組成的含義,以及兩者研究內容上的區(qū)別。.什么是計算機系統(tǒng)的硬件和軟件?

.計算機的硬件由哪些部件組成,它們各起什么作用?.什么叫計算機的軟件系統(tǒng)?計算機軟件按功能的不同可分為哪幾類?它們各起什么作用?.為什么說計算機系統(tǒng)的硬件和軟件在邏輯功能上是等效的?.假設在一臺40MHz處理機上運行200000條指令的目標代碼,程序主要由四種類型的指令所組成。根據(jù)程序跟蹤實驗結果,已知指令混合比和每類指令的CPI值如表1.4所示。表1.4各類指令的指令混合比及每類指令的CPI值指令類型指令混合比CPI算術和邏輯60%1高速緩存命中的加載/存儲18%2轉移12%4高速緩存餘失的存儲器訪問10%8(1)試計算用上述跟蹤數(shù)據(jù)在單處理機上執(zhí)行該程序時的平均CP1；(2)根據(jù)(1)所得到的CPI,計算相應的MIPS速率及程序的執(zhí)行時間。.某工作站采用時鐘頻率為15MHz、處理速率為10MIPS的處理機來執(zhí)行一個已知混合程序。假定每次存儲器存取為1周期延遲,試問:(1)此計算機的有效CPI是多少?(2)假定將處理機的時鐘頻率提高到30MHz,但存儲器子系統(tǒng)速率不變。這樣,每次存儲器存取需要兩個時鐘周期。如果30%的指令每條只需要一次存儲存取,而另外5%的指令每條需要兩次存儲存取，還假定已知混合程序的指令數(shù)不變，并與原工作站兼容,試求改進后的處理機性能。.電子計算機按信息的形式及處理方式的不同，可分為哪幾類?.電子數(shù)字計算機按用途的不同，可分為哪幾類?.計算機按規(guī)模的不同,可分為哪幾類?.計算機按使用方式的不同，可分為哪幾類?.計算機按結構的不同,可分為哪幾類?.簡述計算機的主要應用領域。.馮?諾依曼型計算機的基本思想是存儲程序。該思想可以概括如ド:計算機要自動完成解題任務,必須將事先設計好的、用以描述計算機解題過程的程序如同數(shù)據(jù)ー樣采用二進制形式存儲在機器中,計算機在工作時自動髙速地從機器中逐條取出指令加以執(zhí)行。.馮?諾依曼型計算機的基本特點如ド:(1)計算機由運算器、控制器、存儲器、輸入設備和輸出設備五大部件組成。(2)采用存儲程序的方式,程序和數(shù)據(jù)存放在同一存儲器中,并且沒有對兩者加以區(qū)分，指令和數(shù)據(jù)ー樣可以送到運算器進行運算,即由指令組成的程序是可以修改的。(3)指令和數(shù)據(jù)均以二進制編碼表示，采用二進制運算。(4)指令由操作碼和地址碼組成，操作碼用來表示操作的類型，地址碼用來表示操作數(shù)和操作結果的地址。操作數(shù)類型由操作碼決定，操作數(shù)本身不能判定其數(shù)據(jù)類型。(5)指令在存儲器中按其執(zhí)行順序存放,由指令計數(shù)器(又稱程序計數(shù)器)指明要執(zhí)行的指令所在的存儲單元的地址。一般情況下,每執(zhí)行完一條指令,指令計數(shù)器順序遞增。指令的執(zhí)行順序可按運算結果或外界條件而改變,但是解題的步驟仍然是順序的。(6)機器以運算器為中心,輸入/輸出設備與存儲器之間的數(shù)據(jù)傳送都通過運算器。.按照存儲程序原理，馮?諾依曼型計算機必須具備五大功能：(1)輸入輸出功能。計算機必須有能力把原始數(shù)據(jù)和解題步驟輸入到機器中，同時也可以把計算結果和計算過程中的情況輸出給使用者。(2)記憶功能。計算機能夠存儲記憶原始數(shù)據(jù)和解題步驟,以及解題過程中產生的ー些中間結果。(3)計算功能。計算機應能進行一些基本的計算，并能利用這些基本計算組合成使用者所需的一切計算。(4)判斷功能。計算機在完成一步操作后，應具備能從預先無法確定的幾種方案中選擇ー種操作方案的能力，以保證解題過程的正確性。(5)自我控制功能。計算機應能保證程序執(zhí)行的正確性和各部件之間的協(xié)調性。.計算機的發(fā)展共經歷了五代。第一代為電子管計算機時代(1946年?1957年)。第二代為晶體管計算機時代(1958年?1964年)。第三代為集成電路計算機時代(1965年?1971年)。第四代為大規(guī)模和超大規(guī)模集成電路計算機時代（1972年?1990年）。第五代為巨大規(guī)模集成電路計算機時代（1991年至今）。.未來的計算機將以巨大規(guī)模集成電路為基礎,向巨型化、微型化、網(wǎng)絡化、智能化和多媒體化的方向發(fā)展。.計算機系統(tǒng)可分為微程序級、傳統(tǒng)機器級、操作系統(tǒng)級、匯編語言級、高級語言級、應用語言級等六個層次。在微程序級,微指令由硬件直接執(zhí)行;在傳統(tǒng)機器級,用微程序解釋機器指令;在操作系統(tǒng)級,一般用機器語言程序解釋作業(yè)控制語句等；在匯編語言級,匯編語言程序經匯編程序翻譯成機器語言程序；在高級語言級,高級語言程序經編譯程序或解釋程序翻譯成匯編語言程序（或是某種中間語言程序,或是機器語言程序）；在應用語言級,應用語言程序經應用程序包翻譯成高級語言程序。計算機各層次之間的相互聯(lián)系表現(xiàn)為,每ー級上都能進行程序設計,并且每ー級的語言總是通過低ー級的語言翻譯（匯編、編譯或解釋）來實現(xiàn)的。.以軟件為主實現(xiàn)的機器,稱之為虛擬機器。由硬件和固件實現(xiàn)的機器稱為實際機器。這里的機器是指能存儲和執(zhí)行程序的算法和數(shù)據(jù)結構的集合體。.計算機系統(tǒng)結構是指由程序設計者所看到的ー個計算機系統(tǒng)的屬性,即概念性結構和功能特性。計算機組成又稱計算機設計,是指計算機系統(tǒng)結構的邏輯實現(xiàn)。計算機系統(tǒng)結構研究的主要內容是計算機系統(tǒng)的多級層次結構中各級之間界面的定義及其上下的功能分配。通常所說的計算機系統(tǒng)結構，主要討論傳統(tǒng)機器級的系統(tǒng)結構，由機器語言設計者或編譯程序設計者所看到的機器物理系統(tǒng)的抽象或定義。它是機器語言程序設計者或是編譯程序生成系統(tǒng)為使其所設計或生成的程序能在機器上正確運行，所需看到和遵循的計算機屬性。計算機組成研究的內容主要包括機器內部的數(shù)據(jù)流和控制流的組成以及邏輯設計等。它著眼于機器內各事件的排序方式與控制機構、各部件的功能以及各部件間的聯(lián)系。計算機組成的設計是按所希望達到的性能價格比，最佳、最合理的把各種設備和部件組成計算機,以實現(xiàn)所確定的計算機系統(tǒng)結構。.硬件是指計算機中的電子線路和物理裝置。軟件是指計算機程序及運用數(shù)據(jù)處理系統(tǒng)所必需的手續(xù)、規(guī)則和文件的總稱。.計算機的硬件由運算器、控制器、存儲器、輸入設備和輸出設備等五大部件組成。運算器的作用是進行算術運算和邏輯運算?？刂破鞯淖饔檬钱a生計算機的全部操作控制信號,対取指令、分析指令和執(zhí)行指令的操作過程進行控制。存儲器的作用是存儲程序和存儲數(shù)據(jù)。輸入設備的作用是將原始數(shù)據(jù)和處理這些數(shù)據(jù)的程序送入計算機。輸出設備的作用是將計算結果轉化為用戶或者設備所能識別或者接收的信息形式。.?臺計算機中全部程序的集合,統(tǒng)稱為這臺計算機的軟件系統(tǒng)。計算機軟件按功能的不同可分為系統(tǒng)軟件和應用軟件兩大類。系統(tǒng)軟件又稱系統(tǒng)程序,它是計算機設計者為了充分發(fā)揮計算機的效能而向用戶提供的ー系列軟件。這些軟件主要用于實現(xiàn)計算機系統(tǒng)的管理、調度、監(jiān)視和服務等功能。應用軟件又稱應用程序,它是用戶利用計算機來解決某些應用問題而編制的各種程序。這些軟件主要用于實現(xiàn)ー些具體的應用,如科學計算、數(shù)據(jù)處理、過程控制、工程設計、企業(yè)管理、情報檢索等。.因為同一邏輯功能既可以用軟件也可以用硬件或固件實現(xiàn)，從原理上講,軟件實現(xiàn)的功能完全可以用硬件或固件完成,同樣,硬件實現(xiàn)的邏輯功能也可以由軟件的模擬來完成，只是性能、價格以及實現(xiàn)的難易程度不同而已。一般而言，用硬件實現(xiàn)的功能可以具有較高的執(zhí)行速度，成本也相對較高，由于硬件不易更改,靈活性也較差。但是硬件是基礎,通常由硬件實現(xiàn)一些最基本的功能,軟件則實現(xiàn)ー些比較復雜的功能，作為硬件的擴充。.(1)2.24CP1；(2)17.86M1PS；0.0112s.(1)1.5CPI；(2)15.8MIPS.電子計算機按信息的形式及處理方式的不同，可分為電子數(shù)字計算機、電子模擬計算機和數(shù)字模擬混合計算機。.電子數(shù)字計算機按用途的不同，可分為專用計算機和通用計算機。.計算機按規(guī)模的不同，可分為嵌入式計算機、微型計算機、工作站、小型計算機、大型計算機和超級計算機六類。.計算機按使用方式的不同，可分為嵌入式計算機、桌面計算機和服務器。.計算機按結構的不同,可分為馮?諾依曼結構(又稱普林斯頓結構)的計算機和非馮?諾依曼結構(又稱哈佛結構)的計算機。.計算機的主要應用領域包括科學計算、數(shù)據(jù)處理、計算機控制、計算機輔助設計與制造、人工智能、嵌入式應用、網(wǎng)絡應用和多媒體技術等。習題2.寫出ド列各數(shù)的原碼、反碼、ネト碼、移碼(用8位二進制表示)，其中MSB是最高位(符號位)，LSB是最低位。如果是小數(shù),則小數(shù)點在MSB之后;如果是整數(shù),則小數(shù)點在LSB之后。(1)-59/64 (2)27/128 (3)-127/128 (4)用小數(shù)表示ー1(5)用整數(shù)表示-1(6)-127 (7)35 (8)-128.設［x］補=Xo.XiX2X3X4，其中Xi取〇或1,若要使X>—0.5,則Xo、Xi、X2、X3、X4的取值應滿足什么條件?.若32位定點小數(shù)的最高位為符號位，用補碼表示,則所能表示的最大正數(shù)為,最小正數(shù)為,最大負數(shù)為,最小負數(shù)為;若32位定點整數(shù)的最高位為符號位,用原碼表示,則所能表示的最大正數(shù)為,最小正數(shù)為,最大負數(shù)為,最小負數(shù)為0.若機器字長為32位，在浮點數(shù)據(jù)表示時階符占1位,階碼值占7位,數(shù)符占1位,尾數(shù)值占23位,階碼用移碼表示,尾數(shù)用原碼表示,則該浮點數(shù)格式所能表示的最大正數(shù)為，最小正數(shù)為,最大負數(shù)為,最小負數(shù)為〇.某機浮點數(shù)字長為18位,格式如圖2.35所示，已知階碼(含階符)用補碼表示,尾數(shù)(含數(shù)符)用原碼表示。(1)將(-1027)］。表示成規(guī)格化浮點數(shù);(2)浮點數(shù)(0EF43)ブ是否是規(guī)格化浮點數(shù)?它所表示的真值是多少?17 16 15 11 10 0數(shù)符階符階碼值尾數(shù)值圖2.35浮點數(shù)的表示格式.有一個字長為32位的浮點數(shù),格式如圖2.36所示,已知數(shù)符占1位;階碼占8位,用移碼表示；尾數(shù)值占23位，尾數(shù)用補碼表示。1位8位 23位數(shù)符階碼尾數(shù)值圖2.36浮點數(shù)的表示格式請寫出:(1)所能表示的最大正數(shù);⑵所能表示的最小負數(shù);(3)規(guī)格化數(shù)所能表示的數(shù)的范圍。.若浮點數(shù)x的IEEE754標準的32位存儲格式為(8FEFC000)⑹求其浮點數(shù)的十進制數(shù)值。.將數(shù)(-7.28125)1〇轉換成IEEE754標準的32位浮點數(shù)的二進制存儲格式。.已知X=?0.X|X2…Xn’求證:［x］補=51Mlー!十0.0〇…01。.已知區(qū)！補=1.X]X2X3X4X5X6,求證:図原+0.000001。.已知x和y,用變形補碼計算x+y,同時指出運算結果是否發(fā)生溢出。(l)x=0.11011 y=-0.10101(2)x=-10110 y=-00011.已知x和y,用變形補碼計算x?y,同時指出運算結果是否發(fā)生溢出。(l)x=0.10111 y=0.11011(2)x=11011 y=-10011.已知［x］補=1.1011000,［y］補=1.0100110,用變形補碼計算2［x］補+1/2?］補=?,同時指出結果是否發(fā)生溢出。.已知x和y,用原碼運算規(guī)則計算x+y,同時指出運算結果是否發(fā)生溢出。(l)x=0.1011,y=-0.1110(2)x=-1101,y=-1010.已知x和y,用原碼運算規(guī)則計算x?y,同時指出運算結果是否發(fā)生溢出。(l)x=0.1101,y=0.0001(2)x=0011,y=1110.已知x和y,用移碼運算方法計算x+y,同時指出運算結果是否發(fā)生溢出。(l)x=-1001,y=1101(2)x=1101,y=1011.已知x和y,用移碼運算方法計算x?y,同時指出運算結果是否發(fā)生溢出。(l)x=1011,y=-0010(2)x=-1101,y=-1010.余3碼編碼的十進制加法規(guī)則如下:兩個一位十進制數(shù)的余3碼相加,如結果無進位,則從和數(shù)中減去3(加上1101)；如結果有進位,則和數(shù)中加上3(加上0011),即得和數(shù)的余3碼。試設計余3碼編碼的十進制加法器單元電路。.已知x和y,分別用原碼一位乘法和補碼一位乘法計算xxy。(l)x=0.10111 y=-0.10011(2)x=-11011 y=-lllll.已知x和y,分別用帶求補器的原碼陣列乘法器、帶求補器的補碼陣列乘法器和直接補碼陣列乘法器計算xxyo(l)x=0.10111 y=-0.10011(2)x=-11011 y=-lllll.已知x和y,分別用原碼加減交替法和補碼加減交替法計算x+y。⑴x=0.10011 y=-0.11011(2)x=-1000100101y=-11101.已知x和y,用原碼陣列除法器計算x+y。(l)x=0.10011 y=-0.11011(2)x=-1000100000y=-11101.設機器字長為8位(含一位符號位),若x=46,y=-46,分別寫出x、y的原碼、補碼和反碼表示的機器數(shù)在左移一位、左移兩位、右移一位和右移兩位后的機器數(shù)及對應的真值。24.某加法器進位鏈小組信號為C4c3c2〇,最低位來的進位信號為Co,請分別按下述兩種方法寫出C4c3c2G的邏輯表達式:(1)串行進位方式;(2)并行進位方式。.用74181和74182設計如下三種方案的64位ALU。(1)組間串行進位方式;(2)兩級組間并行進位方式;(3)三級組間并行進位方式。.設浮點數(shù)的表示格式中階碼占3位,尾數(shù)占6位(都不包括符號位)。階碼和尾數(shù)均采用含雙符號位的補碼表示,運算結果的尾數(shù)取單字長(含符號位共7位)，舍入規(guī)則用“0舍1入”法,用浮點運算方法計算x+y、x-y。(l)x=2'ollx(0.100101) y=2S°x(-O.011110)(2)x=2-'olx(-O.OlOHO)y=2loox(O.010110).設浮點數(shù)的表示格式中階碼占3位,尾數(shù)占6位(都不包括符號位)，階碼采用雙符號位的補碼表示,尾數(shù)用單符號位的補碼表示。要求用直接補碼陣列乘法完成尾數(shù)乘法運算，運算結果的尾數(shù)取單字長(含符號位共7位),舍入規(guī)則用“〇舍1入”法,用浮點運算方法計算xxy。(l)x=2011x(0.110100) y=2-|00x(-0.1〇〇!〇〇)(2)x=2-°"x(-O.lOOlll)y=210,x(-0.101011).設浮點數(shù)的表示格式中階碼占3位,尾數(shù)占6位(都不包括符號位)，階碼采用雙符號位的補碼表示,尾數(shù)用單符號位的原碼表示。要求用原碼陣列除法完成尾數(shù)除法運算,運算結果的尾數(shù)取單字長(含符號位共7位),舍入規(guī)則用“〇舍1入”法，用浮點運算方法計算x+y。(l)x=2'olox(O.OHOlO) y=2'inx(-0.111001)(2)x=2011x(-O.IOHIO) y=2101x(-O.lHOll).定點補碼加減法運算中,產生溢出的條件是什么?溢出判斷的方法有哪幾種?如果是浮點加減運算，產生溢出的條件又是什么?.設有4個數(shù):00001111,11110000,00000000,11111111.請問答:(1)其碼距為多少?最多能糾正或發(fā)現(xiàn)多少位錯?如果出現(xiàn)數(shù)據(jù)00011111,應糾正成什么數(shù)?當已經知道出錯位時如何糾正?(2)如果再加上2個數(shù)00110000,11001111(共6個數(shù))，其碼距是多少?能糾正或發(fā)現(xiàn)多少位錯?.如果采用偶校驗,下述兩個數(shù)據(jù)的校驗位的值是什么?(1)0101010 (2)0011011.設有16個信息位，如果采用海明校驗，至少需要設置多少個校驗位?應放在哪些位置上?.寫出F列4位信息碼的CRC編碼,生成多項式為G(x)=x3+x2+1。(1)1000(2)1111(3)0001(4)0000.當從磁盤中讀取數(shù)據(jù)時,已知生成多項式G(x)=x3+x2+1,數(shù)據(jù)的CRC碼為1110110(試通過計算判斷讀出的數(shù)據(jù)是否正確?.有一個7位代碼的全部碼字為:a：0000000b：0001011c：0010110d：0011101e：0100111f：0101100g：0110001h：0111010i：1000101j：1001110k：10100111：1011000m：1100010n：1101001〇：1110100p：1111111(1)求這個代碼的碼距;(2)這個代碼是不是CRC碼。習題2.數(shù)的各種機器碼表示見附表2.1。附表2.1數(shù)的各種機器碼表示序號真值原碼皮碼補碼移碼(1)-o.monoi.mono1.00010011.0001010—C2)0.00110110.00110110.00110110.0011011—(3)-0.1111111i.limn1.00000001.0000001—(4)-1.0000000一一1.0000000—⑸-000000110000001111111101111111101111111(6)-111111111111111100000001000000100000001CF)010001100100011001000110010001110100011(8)-10000000——1000000000000000.應滿足的條件是:①X()=0:②當Xo=l時，X1=1且X2、X3、X4不全為〇。.3；2-31；-2叫-1；23|-1；1；-1；-(231-1)4.(l-2-23)x2127；2-1S,；-2-is,；Y1-2勺x21275.(l)(25C03)16(2)是規(guī)格化浮點數(shù);它所表示的真值是1859x2186,(1)(1-2-23)x2127(2)-2127(3)規(guī)格化數(shù)所能表示的正數(shù)的范圍:2セ9?(1-2ぶ))<2127;所能表示的負數(shù)的范圍:--(2'1+2_23)><2128(-959x2や小.(C0E90000)16.證明:因為xVO,按照定義,有[x]*=2+x=2-0.X]X2…Xn=l+(l-0.XiX2...Xn)=1+(0.11…11-O.X1X2…Xn+0.0〇…01)=14?tal+0.00…01+0.00...01.證明:因為[x]補=1ス的メ3屮5乂6，即X〈0,按照定義,有[x]補=2+乂=1的X2X3X4X5X6X=1.X1X2X3X4X5X6-2=-l+O.X|X2X3X4X5X6=-(l-0.XiX2X3X4X5X6)=_(Q>1M53A)-0,000001)因為x<0,按照定義,有[x]wi=l-x=1+( +0,000001)アド+0.000001.(1)[x+y]tt=00.00110,x+y=0.00110,運算結果未發(fā)生溢出(2)[x+y]?b=l100111,x+y=-11001,運算結果未發(fā)生溢出.(l)[x-y]?=ll.11100,x-y=-0.00100,運算結果未發(fā)生溢出(2)[x-y]?i.=0101110,運算結果發(fā)生正溢.2[x],h+l/2[y]4=l1.0000011,運算結果未發(fā)生溢出.(l)[x+yレ=1.0011,x+y=-0.0011i運算結果未發(fā)生溢出(2)因為完成|x|+|y|操作且操作結果的符號位為1,被加數(shù)為負數(shù),所以運算結果發(fā)生負溢。.(l)[x-y]g,=0.1100,x-y=0.1100,運算結果未發(fā)生溢出(2)[x-y]e=11011,x-y=-1011,運算結果未發(fā)生溢出.(l)[x+y]收=010100,x+y=0100,運算結果未發(fā)生溢出(2)[x+yレ=101000,運算結果發(fā)生正溢.(l)[x-y]K=011101,x-y=1101,運算結果未發(fā)生溢出(2)[x-y]?=001101,x-y=-0011,運算結果未發(fā)生溢出.余3碼編碼的十進制加法器單元電路如附圖2.1所示。附圖2.1余3碼編碼的十進制加法器單元電路.(lXD[xxy]H=1.0110110101,xxy=-0.0110110101@[xXy]H=],1001001011,Xxy=-0,011011010](2)①[xxy>=01101000101,xxy=+H01000101②[xxyトト=01101000101,Xxy=+1101000101.(D①帶求補器的原碼陣列乘法器[xxy]K=1.0110110101,xxy=-0,0110110101②帶求補器的補碼陣列乘法器|xxy]H=1.10010010H,xxy=-0,0110110101③直接補碼陣列乘法器[xxy]^=l.1001001011,Xxy=-0.0110110101(2)①帶求補器的原碼陣列乘法器[xxy]te=0110]00010],Xxy=+1101000101②帶求補器的補碼陣列乘法器[xxy]n=01101000101,xxy=+l101000101③直接補碼陣列乘法器[xxy]"=01101000101,xxy=+l101000101.(1)①原碼加減交替法[x-y]s=1.10110,[余數(shù)ル=0.0000001110x+尸ー〇.10110,余數(shù)=0.0000001110②補碼加減交替法[x-y]?=l.01001,[余數(shù)トト=1.1111110011x-y=-0.10111,余數(shù)=-0.0000001101(2)①原碼加減交替法[x+y1=010010,[余數(shù)]腐=111011x+尸+10010,余數(shù)=-11011②補碼加減交替法x-y=+10011.余數(shù)=+00010.(1)[x+y加=1.10110,[余數(shù)ル=0.0000110011x-y=-0.10110.余數(shù)=0.0000110011(2)[x-y]te=010010,[余數(shù)]原=111001x-y=+10010t余數(shù)=-11001.(l)x=46=(101110)2x的三種機器碼表示及移位結果如附表2.2所示。附表2.2對x=46算術移位后的結果移位操作機器數(shù)對應的真值移位前00101110+46左移一位01011100+92左移兩位00111000+56右移一位00010111+23右移兩位00001011+11移位:前00101116―+46左移一位ネト01011100+92左移兩位TI碼10111000-72右移一位00010111+23右移兩位00001011+11(2)y=-46=(-101110),y的三種機器碼表示及移位結果如附表2.3所示。附表2.3對y=-46算術移位后的結果移位操作機器數(shù)對應的真值移位前10101110-46左著一位瘴 11011100-92左移兩位[ 10111000-56右移一位10010111二23右移兩位10001011-11移位前11010010-46左移一位補 10100100-92左移兩位[ 01001000+72右移一位11101001-23右移兩位11110100-12移位前11010001-46左移一位后 !0100011-92左移兩位11000111-56右移一位11101000 -23 右移兩位11110100:11.(1)串行進位方式C]=Go+P（）CoC2=G|+P]GC3=Gz+P2c2C4=Gj+P3c3(2)并行進位方式C|=Go+P（）CoC2=Gj+GqPj+PoPjCoC3W2+G1P2+G0P1P2+P0P1P2coC4=G3+G2P3+G1P2P3+G0PF2P3+P0PF2P3co.(1)組間串行進位方式的ALU如附圖2.2所示。CoCo附圖2.2組間串行進位方式的ALU(2)兩級組間并行進位方式的ALU如附圖2.3所示。Ci&Fl同1

CU（74182）P3 2CsiePiGiC.zPoGo74181GCi&Fl同1

CU（74182）P3 2CsiePiGiC.zPoGo74181GPP741817418174181附圖2.3兩級組間并行進位方式的ALU(3)三級組間并行進位方式的ALU如附圖2.4所示。

PI同CLA(74182】CIA(74102)PsGxQnP2G2jP*GiCtPoGoCLk(74102)PxGxCmmP2GPlGlCaHPoGo741817418174181pGCa<-*74181ppFCaT4181C>741817418174181PI同CLA(74182】CIA(74102)PsGxQnP2G2jP*GiCtPoGoCLk(74102)PxGxCmmP2GPlGlCaHPoGo741817418174181pGCa<-*74181ppFCaT4181C>741817418174181附圖2.4三級組間并行進位方式的ALU.(l)[x+y]i7=11100,11.010010,[x-y]浮=11110,00.110001,和、差均無溢出x+y=2“°°x(-0.101110),x-y=2-°l0x(0.110001)(2)[x+y]；?=11010,00.101100,[x-y]i?=11100,11.011111,和、差均無溢出x+y=2"°x(0.101100),x-y=2-loox(-O.!〇〇〇〇1).(l)[xxy]浮=11110,1.000110,乘積無溢出Xxy=2j°iox(-O.l11010)(2)[xxy]if=00001,0.110100,乘積無溢出xxy=2001x(0.110100).(l)[x-y]；?=00100,1.111010,商無溢出x-y=2loox(.o.inow)(2)[x-y]；?=11110,0.110001,商無溢出x-y=2'olox(0.110001).定點補碼加減運算中,產生溢出的條件是:定點補碼加減運算結果超出了定點數(shù)的表示范圍。溢出判斷的方法有三種:①采用單符號位法;②采用進位判斷法;③采用雙符號位法，這種方法又稱為‘‘變形補碼’’或“模4補碼”。

浮點加減運算中,產生溢出的條件是:浮點加減運算結果中階碼超出了它的表示范圍。.(1)碼距為4;最多能糾正1位錯或發(fā)現(xiàn)2位錯:出現(xiàn)數(shù)據(jù)00011111,應糾正成00001111i當已經知道出錯位時,將該位數(shù)值取反即可糾正錯誤。(2)碼距為2;能發(fā)現(xiàn)1位錯,不能糾錯。.(1)1； (2)0.至少需要設置6個校驗位；設16個信息位為Di6?D1,6個校驗位為P6?P”22位的海明碼為H22?曰，則校驗位的位置安排如下:H22H21H20Hl9H18Hl7H16Hl5H14Hl3HgHuHioH9H8H7H6H5H4H3H2HlP6D16D15D14D13D12P；5D]IDloDgDgDjDgDsP4D4D3D2P3D1P2P1即6個校驗位P6?P1對應的海明碼位號分別為H22、H16、%、m、H2,Hl。33.(1)1000110(2)1111111(3)0001101(4)0000000.讀出的數(shù)據(jù)錯誤。.(1)代碼的碼距為3；(2)這個代碼是CRC碼。習題3.Cache一主存存儲系統(tǒng)和主存一輔存存儲系統(tǒng)有何不同?.SRAM和DRAM的主要差別是什么?.假設某存儲器具有32位地址線和32位數(shù)據(jù)線，請問:(1)該存儲器能存儲多少個字節(jié)的信息?(2)如果存儲器由1M/8位SRAM芯片組成,需要多少片?.某32位計算機系統(tǒng)采用半導體存儲器，其地址碼是32位,若使用4Mx8位的

DRAM芯片組成64MB主存,并采用內存條的形式,問:(1)若每個內存條為4Mx32位,共需要多少內存條?(2)每個內存條內共有多少片DRAM芯片?(3)主存需要多少DRAM芯片?.ー個512Kxi6的存儲器,由64Kxi的2164DRAM芯片構成(芯片內是4個128/128結構)，問:(1)共需要多少個DRAM芯片?(2)若采用分散式刷新方式,單元刷新間隔不超過2ms,則刷新信號的周期是多少?(3)若采用集中式刷新方式,讀寫周期為0.1ピ，存儲器刷新一遍最少用多少時間?.某主存系統(tǒng)中,其地址空間0000H?1FFFH為ROM區(qū)域,ROM芯片為8Kx8位，從地址6000H開始，用8Kx4位的SRAM芯片組成一個16Kx8位的RAM區(qū)域,假設RAM芯片有和信號控制端。CPU地址總線為A15?A0,數(shù)據(jù)總線為D7?D0,讀/寫控制信號為R7ヌ,訪存允許信號為?0,要求:(1)寫出地址譯碼方案;(2)畫出主存與CPU的連接圖。.設主存儲器容量為64M字,字長為64位，模塊數(shù)m=8,分別用順序方式和交叉方式進行組織。主存儲器的存儲周期T=100ns,數(shù)據(jù)總線寬度為64位，總線傳送周期x=50nso若按地址順序連續(xù)讀取16個字，問順序存儲器和交叉存儲器的帶寬各是多少?.設某計算機訪問一次主存儲器的時間如下:傳送地址需1個時鐘周期,讀/寫需4個時鐘周期,數(shù)據(jù)傳送1個時鐘周期,采用下述主存結構按地址順序連續(xù)讀取16個字的數(shù)據(jù)塊,各需多少時鐘周期?(1)單字寬主存，一次只能讀/寫1個字。4模塊交叉存儲器,每個存儲器模塊為單字寬。CPU執(zhí)行一段程序時，Cache完成存取的次數(shù)為2400次,主存完成存取的次數(shù)為100次,已知Cache的存儲周期為50ns,主存的存儲周期為250ns,求Cache-主存系統(tǒng)的平均訪問時間和效率。一臺計算機的主存容量為1M字,Cache容量為8K字,每塊的大小為128個字,請設計在下列條件下的主存地址格式和Cache地址格式:

(1)主存和Cache之間采用直接映像。(2)主存和Cache之間采用組相聯(lián)映像,假設每組為4塊。在以下有關虛擬存儲器的描述中,哪些是不正確的?(1)所有的頁表都存放在主存中。(2)頁表大時，可將頁表放在輔存屮，而將當前用到的頁表調到主存屮。(3)頁表中的快表(TLB)采用全相聯(lián)查找。(4)頁表中的快表存放在主存中。(5)采用快表的依據(jù)是程序訪問的局部性。一個虛擬存儲器有8個頁面,頁面大小為1024字,主存有4個頁面,內頁表內容如表3.5所示。表3.5內頁表慮頁號實頁號03112-3-425-607-那么,虛擬地址4098對應的主存地址是什么?13,某程序對頁面要求訪問的序列為P3P4P2P6P4P3P7P4P3P6P3P4P8P4P6。(1)設主存容量為3個頁面時，求FIFO和LRU替換算法的命中率(假設開始時主存為空)。(2)當主存容量為4個頁面時,上述兩種替換算法各自的命中率又是多少?習題3略DRAM需要刷新，SRAM則不需要。(1)16GB；(2)214片。(1)4條;(2)4片；(3)16片。(1)128片;(2)刷新信號的周期應小于或等于15.6ピ；(3)存儲器刷新一遍最少要用12.8ド。(1)地址譯碼方案如下:將地址的高3位A15、A14、A13經3；8譯碼器74LS138譯碼后實現(xiàn)片選,具體連接如下:將￥?作為8Kx8位ROM的E；將エ、エ分別作為2組8K“8位RAM的面；將3：8譯碼器74LS138的一個使能端モ與CPU發(fā)出的訪存允許信り1.相連,其它兩個使能端Gh、％置均為無效信號。(2)主存與CPU的連接圖如附圖3.1所示。附圖3.1主存與CPU的連接圖(1)640Mb/s；(2)1205Mb/s。(1)96個時鐘周期;(2)2フ個時鐘周期。h=0.96；ta=58ns；e-0.862o(1)主存地址格式為:TOC\o"1-5"\h\z7位6位 7位I區(qū)號 I一號I 塊內地址 |Cache地址格式為:6隹 7隹I塊號1塊內地址 ](2)主存地址格式為:7位 4位 2位 7位「區(qū)號]'組號]塊號「 塊內地址 ]Cache地址格式為:4位2位 7位「組號I塊號丁 塊內地址 |(1)和(4)?12.2050(1)頁面調度過程略。當采用F圧〇替換算法時,命中率為20%;當采用LRU替換算法時,命中率為40%。(2)頁面調度過程略。當采用F圧〇替換算法時,命中率為40%;當采用LRU替換算法時，命中率/r/