第二章大規(guī)?？删幊踢壿嬈骷滩恼n件

可編程邏輯器件（PLD--ProgrammableLogicDevices）：用戶構(gòu)造邏輯功能傳統(tǒng)數(shù)字系統(tǒng)由固定功能標(biāo)準(zhǔn)集成電路74/54系列、4000、4500系列構(gòu)成。設(shè)計無靈活性,芯片種類多，數(shù)目大。第2章大規(guī)?？删幊踢壿嬈骷?可編程邏輯器件（PLD--ProgrammableLogi可編程邏輯器件(PLD)是用來實現(xiàn)定制邏輯功能的、用戶可自由配置的數(shù)字集成電路(ICs)。可編程邏輯器件可以利用其內(nèi)部邏輯結(jié)構(gòu)實現(xiàn)任何的布爾表達(dá)式或者寄存器功能。相反，象TTL器件等現(xiàn)有的邏輯集成電路（Ics）只能提供特定的邏輯功能，不能通過修改來滿足具體電路的設(shè)計要求。2可編程邏輯器件(PLD)是用來實現(xiàn)定制邏輯功能的、用戶可近年P(guān)LD的發(fā)展密度：單片已達(dá)1億系統(tǒng)門速度：達(dá)1000MHz以上線寬：已達(dá)60nm，屬甚深亞微米技術(shù)（VDSM—VeryDeepSubMicrometer）PLD最顯著的特點：

高集成度、高速度、高可靠、在系統(tǒng)編程（ISP_InSystemProgramming）PLD已占整個IC產(chǎn)值的40%以上。PLD的產(chǎn)量、集成度每年增加35%，成本降低40%。3近年P(guān)LD的發(fā)展3

Altera產(chǎn)品系列主要性能

4AlteraAltera公司千萬門級的FPGA(SOC):Stratix5Altera公司千萬門級的FPGA(SOC):Strat2.1可編程邏輯器件的兩種主要結(jié)構(gòu)

PLD（FPGA、CLPD）種類繁多，特點各異。共同之處包括三大部分：a.一個二維的邏輯塊陣列，構(gòu)成了PLD器件的邏輯核心。b.I/O(輸入/輸)出塊。c.連接邏輯塊的互連資源，用于邏輯塊之間、邏輯塊與輸入/輸出塊之間的連接。62.1可編程邏輯器件的兩種主要結(jié)構(gòu)PLD結(jié)構(gòu)圖輸入/輸出塊互連資源邏輯塊(邏輯陣列）7PLD結(jié)構(gòu)圖輸入/輸出塊互連資源邏輯塊(邏輯陣列）7FPGA（FieldProgrammableGatesArray）CPLD（ComplexProgrammableLogicDevice）FPGA：現(xiàn)場可編程門陣列型FPGA具有門陣列的結(jié)構(gòu)形式，它有許多可編程單元（或稱邏輯功能塊）排成陣列組成。邏輯單元的核心為由靜態(tài)存儲器（SRAM）構(gòu)成的函數(shù)發(fā)生器，即查找表。特點：由多種長度不同的連線資源組成，每次布線的延遲可不同，屬統(tǒng)計型結(jié)構(gòu)，即每次執(zhí)行的功能相同，卻能給出不同的布線形式。8FPGA（FieldProgramm一個N輸入查找表(LUT，LookUpTable)可以實現(xiàn)N個輸入變量的任何邏輯功能，如N輸入“與”、N輸入“異或”等。輸入多于N個的函數(shù)、方程必須分開用幾個查找表（LUT）實現(xiàn)輸出查黑找盒表子輸入1輸入2輸入3輸入4什么是查找表?9一個N輸入查找表(LUT，LookUpTable)可以0000010100000101輸入A輸入B輸入C輸入D查找表輸出16x1RAM查找表原理多路選擇器100000010100000101輸入A輸入B用查找表實現(xiàn)4輸入與門的原理11用查找表實現(xiàn)4輸入與門的原理11含查找表的邏輯單元：（FPGA）12含查找表的邏輯單元：（FPGA）12CPLD：以邏輯宏單元為基礎(chǔ)，加上內(nèi)部的與或陣列和外圍的I/O模塊組成。邏輯單元主要由“與或陣列”構(gòu)成。

任意一個組合邏輯都可以用“與—或”表達(dá)式來描述，所以該“與—或陣列”的“乘積項”結(jié)構(gòu)能實現(xiàn)大量的組合邏輯功能。特點：內(nèi)部互連結(jié)構(gòu)由固定長度的連線資源組成，布線的延遲確定，屬確定型結(jié)構(gòu)。13CPLD：以邏輯宏單元為基礎(chǔ)，加上內(nèi)簡單的“與或”陣列：（PAL、GAL、CPLD）14簡單的“與或”陣列：（PAL、GAL、CPLD）14右圖邏輯：O2=!I2&!I1&I0#I2&I0#I1&!I0

O1=I2&!I1&!I0#I1&!I0O0=!I1&!I0#I2&!I1&!I0PAL結(jié)構(gòu)邏輯功能可變化的硬件結(jié)構(gòu)。15右圖邏輯：PAL結(jié)構(gòu)15EPM7128系列CPLD的邏輯宏單元：16EPM7128系列CPLD的邏輯宏單元：16CPLD和FPGA的主要區(qū)別：1、結(jié)構(gòu)上的不同（邏輯單元的構(gòu)成不同）2、集成度的不同

CPLD：500~50000門；FPGA：1K~10M門3、應(yīng)用范圍的不同

CPLD邏輯能力強而寄存器少（1K左右），適用于控制密集型系統(tǒng)；FPGA邏輯能力較弱但寄存器多（100多K），適于數(shù)據(jù)密集型系統(tǒng)。17CPLD和FPGA的主要區(qū)別：1、結(jié)構(gòu)上的不同（邏輯單元的構(gòu)

Altera器件結(jié)構(gòu)

1818

Altera器件的用戶I/0引腳和可用門

19Altera器件的用戶I2.2CPLD的結(jié)構(gòu)與工作原理-以ALTERAMAX7000S系列為例LogicArrayBlock可編程連線陣列202.2CPLD的結(jié)構(gòu)與工作原理-以ALTERAMAPRNCLRNENA邏輯陣列全局清零共享邏輯擴展項清零時鐘清零選擇寄存器旁路并行擴展項通往I/O模塊通往PIA乘積項選擇矩陣來自I/O引腳全局時鐘QDEN來自PIA（可編程連線陣列）的36個信號快速輸入選擇2MAX7000的宏單元結(jié)構(gòu)21PRNCLRNENA邏輯陣列全局共享清零時鐘清零選擇寄存器旁2.3FPGA的結(jié)構(gòu)與工作原理I/OBlockLogicBlockProgrammableInterconnect222.3FPGA的結(jié)構(gòu)與工作原理I/OBlockLogFPGA分類基于查找表（Look-Uptable）技術(shù)，SRAM(10,000門以上)工藝的大規(guī)模FPGA?；诜慈劢z（Anti-fuse）多路開關(guān)技術(shù)的FPGA。23FPGA分類基于查找表（Look-Uptable）技術(shù)，S基于查找表（LUT:Look-Uptable）：可編程邏輯塊是查找表，由查找表構(gòu)成函數(shù)發(fā)生器24基于查找表（LUT:Look-Uptable）：可編程邏輯多路開關(guān)類型：可編程邏輯塊采用多路開關(guān)實現(xiàn)邏輯。ABFieldOxideDiffusionPolysiliconPLICEDielectric25多路開關(guān)類型：可編程邏輯塊采用多路開關(guān)實現(xiàn)邏輯。ABFiel編程后的邏輯連接示例ABAB+AB26編程后的邏輯連接示例ABAB+AB26...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCAlteraFLEX10K系列FPGA結(jié)構(gòu)圖...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式陣列塊邏輯陣列塊(LAB)邏輯宏單元（LE)快速通道互連27.IOCIOC.IOCIOC.IOCIOC.IOCIOC.I嵌入式陣列塊EAB(EmbeddedArrayBlock)EAB模塊圖1、EAB結(jié)構(gòu)2048位RAM

數(shù)據(jù)線最寬8位地址線最寬11位28嵌入式陣列塊1、EAB結(jié)構(gòu)28EAB可用于實現(xiàn)：FIFO、ROM、RAM、乘法器、數(shù)字濾波器、微處理器利用輸入輸出可編程寄存器EAB可實現(xiàn)：同步設(shè)計、異步設(shè)計29EAB可用于實現(xiàn)：29EAB與分布式RAM的比較：分布式RAM：4輸入查找表構(gòu)成(16x1)RAM。由分布式RAM組成大RAM時，存取時間變長，并占用大量器件資源。使用EAB占用器件資源少，速度快。30EAB與分布式RAM的比較：30EAB與邏輯單元（LE）比較：EAB用作LUT，能實現(xiàn)較復(fù)雜的邏輯功能，占用器件面積更小，速度更快。邏輯單元實現(xiàn)相對簡單的功能。如要實現(xiàn)較復(fù)雜功能，則所需邏輯單元較多，占用器件面積較大，速度變慢。31EAB與邏輯單元（LE）比較：31邏輯單元（LE）LE(LogicElement)是FLEX10K結(jié)構(gòu)中的最小單元。32邏輯單元（LE）32FPGA結(jié)構(gòu)特點分段布線－性能不可預(yù)測，并且，設(shè)計每重復(fù)一次，性能都會改變SourceDest#1Dest#2傳統(tǒng)FPGA的分段布線SourceDest#1:第一次布線:SourceDest#2:第二次布線:延遲大幅增加!!33FPGA結(jié)構(gòu)特點分段布線－性能不可預(yù)測，SourceD2.4如何選用CPLD/FPGA?適于實現(xiàn)復(fù)雜的組合邏輯適于實現(xiàn)復(fù)雜的狀態(tài)機適于實現(xiàn)控制量多的邏輯應(yīng)用舉例：存儲總線控制器譯碼邏輯適于實現(xiàn)數(shù)據(jù)通路功能適于實現(xiàn)寄存器用量大的設(shè)計適于實現(xiàn)算術(shù)功能：加法器、計數(shù)器等應(yīng)用舉例：DSP功能PCI接口乘積項結(jié)構(gòu)/CPLD查找表結(jié)構(gòu)/FPGA342.4如何選用CPLD/FPGA?適于實現(xiàn)復(fù)雜的組合邏輯適第二章思考題1、Altera器件有哪些類型？各自特點是什么？2、FLEX10K系列器件的主要組成部分是什么？3、FLEX10K系列器件中的EAB的特點及其作用是什么？4、ISP有什么意義？5、CPLD和FPGA有什么差異？在實際應(yīng)用中各有什么特點？35第二章思考題35可編程邏輯器件（PLD--ProgrammableLogicDevices）：用戶構(gòu)造邏輯功能傳統(tǒng)數(shù)字系統(tǒng)由固定功能標(biāo)準(zhǔn)集成電路74/54系列、4000、4500系列構(gòu)成。設(shè)計無靈活性,芯片種類多，數(shù)目大。第2章大規(guī)?？删幊踢壿嬈骷?6可編程邏輯器件（PLD--ProgrammableLogi可編程邏輯器件(PLD)是用來實現(xiàn)定制邏輯功能的、用戶可自由配置的數(shù)字集成電路(ICs)?？删幊踢壿嬈骷梢岳闷鋬?nèi)部邏輯結(jié)構(gòu)實現(xiàn)任何的布爾表達(dá)式或者寄存器功能。相反，象TTL器件等現(xiàn)有的邏輯集成電路（Ics）只能提供特定的邏輯功能，不能通過修改來滿足具體電路的設(shè)計要求。37可編程邏輯器件(PLD)是用來實現(xiàn)定制邏輯功能的、用戶可近年P(guān)LD的發(fā)展密度：單片已達(dá)1億系統(tǒng)門速度：達(dá)1000MHz以上線寬：已達(dá)60nm，屬甚深亞微米技術(shù)（VDSM—VeryDeepSubMicrometer）PLD最顯著的特點：

高集成度、高速度、高可靠、在系統(tǒng)編程（ISP_InSystemProgramming）PLD已占整個IC產(chǎn)值的40%以上。PLD的產(chǎn)量、集成度每年增加35%，成本降低40%。38近年P(guān)LD的發(fā)展3

Altera產(chǎn)品系列主要性能

39AlteraAltera公司千萬門級的FPGA(SOC):Stratix40Altera公司千萬門級的FPGA(SOC):Strat2.1可編程邏輯器件的兩種主要結(jié)構(gòu)

PLD（FPGA、CLPD）種類繁多，特點各異。共同之處包括三大部分：a.一個二維的邏輯塊陣列，構(gòu)成了PLD器件的邏輯核心。b.I/O(輸入/輸)出塊。c.連接邏輯塊的互連資源，用于邏輯塊之間、邏輯塊與輸入/輸出塊之間的連接。412.1可編程邏輯器件的兩種主要結(jié)構(gòu)PLD結(jié)構(gòu)圖輸入/輸出塊互連資源邏輯塊(邏輯陣列）42PLD結(jié)構(gòu)圖輸入/輸出塊互連資源邏輯塊(邏輯陣列）7FPGA（FieldProgrammableGatesArray）CPLD（ComplexProgrammableLogicDevice）FPGA：現(xiàn)場可編程門陣列型FPGA具有門陣列的結(jié)構(gòu)形式，它有許多可編程單元（或稱邏輯功能塊）排成陣列組成。邏輯單元的核心為由靜態(tài)存儲器（SRAM）構(gòu)成的函數(shù)發(fā)生器，即查找表。特點：由多種長度不同的連線資源組成，每次布線的延遲可不同，屬統(tǒng)計型結(jié)構(gòu)，即每次執(zhí)行的功能相同，卻能給出不同的布線形式。43FPGA（FieldProgramm一個N輸入查找表(LUT，LookUpTable)可以實現(xiàn)N個輸入變量的任何邏輯功能，如N輸入“與”、N輸入“異或”等。輸入多于N個的函數(shù)、方程必須分開用幾個查找表（LUT）實現(xiàn)輸出查黑找盒表子輸入1輸入2輸入3輸入4什么是查找表?44一個N輸入查找表(LUT，LookUpTable)可以0000010100000101輸入A輸入B輸入C輸入D查找表輸出16x1RAM查找表原理多路選擇器450000010100000101輸入A輸入B用查找表實現(xiàn)4輸入與門的原理46用查找表實現(xiàn)4輸入與門的原理11含查找表的邏輯單元：（FPGA）47含查找表的邏輯單元：（FPGA）12CPLD：以邏輯宏單元為基礎(chǔ)，加上內(nèi)部的與或陣列和外圍的I/O模塊組成。邏輯單元主要由“與或陣列”構(gòu)成。

任意一個組合邏輯都可以用“與—或”表達(dá)式來描述，所以該“與—或陣列”的“乘積項”結(jié)構(gòu)能實現(xiàn)大量的組合邏輯功能。特點：內(nèi)部互連結(jié)構(gòu)由固定長度的連線資源組成，布線的延遲確定，屬確定型結(jié)構(gòu)。48CPLD：以邏輯宏單元為基礎(chǔ)，加上內(nèi)簡單的“與或”陣列：（PAL、GAL、CPLD）49簡單的“與或”陣列：（PAL、GAL、CPLD）14右圖邏輯：O2=!I2&!I1&I0#I2&I0#I1&!I0

O1=I2&!I1&!I0#I1&!I0O0=!I1&!I0#I2&!I1&!I0PAL結(jié)構(gòu)邏輯功能可變化的硬件結(jié)構(gòu)。50右圖邏輯：PAL結(jié)構(gòu)15EPM7128系列CPLD的邏輯宏單元：51EPM7128系列CPLD的邏輯宏單元：16CPLD和FPGA的主要區(qū)別：1、結(jié)構(gòu)上的不同（邏輯單元的構(gòu)成不同）2、集成度的不同

CPLD：500~50000門；FPGA：1K~10M門3、應(yīng)用范圍的不同

CPLD邏輯能力強而寄存器少（1K左右），適用于控制密集型系統(tǒng)；FPGA邏輯能力較弱但寄存器多（100多K），適于數(shù)據(jù)密集型系統(tǒng)。52CPLD和FPGA的主要區(qū)別：1、結(jié)構(gòu)上的不同（邏輯單元的構(gòu)

Altera器件結(jié)構(gòu)

5318

Altera器件的用戶I/0引腳和可用門

54Altera器件的用戶I2.2CPLD的結(jié)構(gòu)與工作原理-以ALTERAMAX7000S系列為例LogicArrayBlock可編程連線陣列552.2CPLD的結(jié)構(gòu)與工作原理-以ALTERAMAPRNCLRNENA邏輯陣列全局清零共享邏輯擴展項清零時鐘清零選擇寄存器旁路并行擴展項通往I/O模塊通往PIA乘積項選擇矩陣來自I/O引腳全局時鐘QDEN來自PIA（可編程連線陣列）的36個信號快速輸入選擇2MAX7000的宏單元結(jié)構(gòu)56PRNCLRNENA邏輯陣列全局共享清零時鐘清零選擇寄存器旁2.3FPGA的結(jié)構(gòu)與工作原理I/OBlockLogicBlockProgrammableInterconnect572.3FPGA的結(jié)構(gòu)與工作原理I/OBlockLogFPGA分類基于查找表（Look-Uptable）技術(shù)，SRAM(10,000門以上)工藝的大規(guī)模FPGA?；诜慈劢z（Anti-fuse）多路開關(guān)技術(shù)的FPGA。58FPGA分類基于查找表（Look-Uptable）技術(shù)，S基于查找表（LUT:Look-Uptable）：可編程邏輯塊是查找表，由查找表構(gòu)成函數(shù)發(fā)生器59基于查找表（LUT:Look-Uptable）：可編程邏輯多路開關(guān)類型：可編程邏輯塊采用多路開關(guān)實現(xiàn)邏輯。ABFieldOxideDiffusionPolysiliconPLICEDielectric60多路開關(guān)類型：可編程邏輯塊采用多路開關(guān)實現(xiàn)邏輯。ABFiel編程后的邏輯連接示例ABAB+AB61編程后的邏輯連接示例ABAB+AB26...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCAlteraFLEX10K系列FPGA結(jié)構(gòu)圖...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式陣列塊邏輯陣列塊(LAB)邏輯宏單元（LE)快速通道互連62.IOCIOC.IOCIOC.IOCIOC.IOCIOC.I嵌入式陣列塊EAB(EmbeddedArrayBlock)EAB模塊圖1、EAB結(jié)構(gòu)2048位RAM

數(shù)據(jù)線最寬8位地址線最寬11位63嵌入式陣列塊1、EAB結(jié)構(gòu)28EAB可用于實現(xiàn)：FIFO、ROM、RAM、乘法器、數(shù)字濾波器、微處理器利用輸入輸出可編程寄存器EAB可實現(xiàn)：