直流電機的設(shè)計說明書

.PAGE.>--.--考試資料.課程設(shè)計報告課程設(shè)計報告題目：直流電機PWM控制姓名：**學號：**專業(yè)：電子信息工程班級：**指導(dǎo)教師：**2012年11月09日摘要PWM是脈沖寬度調(diào)制(PulseWidthModula-tion)的簡稱。脈沖寬度調(diào)制產(chǎn)生電路,通常稱為PWM電路,是利用半導(dǎo)體功率晶體管或IGBT等開關(guān)器件的導(dǎo)通和關(guān)斷,把直流電壓變成電壓脈沖列,控制電壓脈沖的寬度或周期以到達變壓變頻目的的一種變換電路。針對通常采用的單片機對PWM輸出控制實時性差的缺點,本文采用ALTERA公司的MA*9000系列芯片,運用VerilogHDL語言編程,通過QuartusⅡ開發(fā)平臺,設(shè)計了PWM輸出控制系統(tǒng)PWM在自動控制和計算機技術(shù)領(lǐng)域中都有非常廣泛的用途,因此,設(shè)計支持PWM輸出的芯片使用價值很大。隨著集成電路規(guī)模越來越大,數(shù)字系統(tǒng)設(shè)計越來越復(fù)雜,VerilogHDL語言在硬件電路設(shè)計中的優(yōu)越性越來越突出。目前,數(shù)百萬門規(guī)模的FPGA/CPLD已進入實用,VerilogHDL強大的系統(tǒng)描述能力、標準的設(shè)計構(gòu)造和簡潔、靈活的編程風格使其必將用來完成大數(shù)字系統(tǒng)、超大規(guī)模數(shù)字系統(tǒng)的幾乎全部設(shè)計任務(wù),具有廣闊的開展前景。關(guān)鍵詞：直流電機；PWM；FPGA；有源晶振；VerilogHDL..>目錄TOC\o"1-3"\h\u29447設(shè)計要求1123171、方案156612、設(shè)計原理及其實現(xiàn)過程127271設(shè)計總原理 132632設(shè)計總原理圖 222982關(guān)于VerilogHDL220589新建VerilogHDL對程序設(shè)計與VerilogHDL中的仿真步驟3104841.話框如以下圖3169892.輸入相應(yīng)的程序如以下圖4173683.點擊START檢查程序并進入仿真429236模塊設(shè)計和相應(yīng)模塊程序5150781.邏輯控制模塊 524808615436正/反轉(zhuǎn)控制仿真66359仿真結(jié)果分析729253課程設(shè)計結(jié)論及心得體會810039附錄9..>設(shè)計要求設(shè)計一個直流電機PWM調(diào)速控制器，并能進展正反轉(zhuǎn)控制；1、方案基于FPGA的直流電機調(diào)速方案用FPGA產(chǎn)生PWM波形，只需要FPGA內(nèi)部資源就可以實現(xiàn)，如數(shù)字比較器、鋸齒波發(fā)生器等均為FPGA內(nèi)部資源，我們只要直接調(diào)用就可以。其工作原理是：旋轉(zhuǎn)方向控制電路控制直流電動機轉(zhuǎn)向和啟/停,該電路由兩個2選1的多路選擇器組成,Z/F鍵控制選擇PWM波形是從正端Z進入H橋，還是從負端F進入H橋，以控制電機的旋轉(zhuǎn)方向。當Z/F=1時，PWM輸出波形從正端Z進入H橋，電機正轉(zhuǎn)。當Z/F=0時，PWM輸出波形從負端F進入H橋，電機反轉(zhuǎn)。Start鍵通過"與〞門控制PWM輸出,實現(xiàn)對電機的工作停頓/控制。當START=1時，與門翻開，允許電機工作。當START=0時，與門關(guān)閉，電機停頓轉(zhuǎn)動。H橋電路由大功率晶體管組成，PWM輸出波形通過方向控制電路送到H橋,經(jīng)功率放大以后對直流電機實現(xiàn)四象限運行。FPGA外部連線很少，電路更加簡單，便于控制。FPGA的直流電機PWM控制具有精度高，反響快，外部連線少，電路簡單，便于控制等優(yōu)點，2、設(shè)計原理及其實現(xiàn)過程設(shè)計總原理基于FPGA的直流電機PWM控制電路主要由四局部組成：控制命令輸入模塊、控制命令處理模塊、控制命令輸出模塊、電源模塊。鍵盤電路、時鐘電路是系統(tǒng)的控制命令輸入模塊，向FPGA芯片發(fā)送命令，F(xiàn)PGA芯片是系統(tǒng)控制命令的處理模塊，負責接收、處理輸入命令并向控制命令輸出模塊發(fā)出PWM信號，是系統(tǒng)的控制核心。控制命令輸出模塊由H型橋式直流電機驅(qū)動電路組成，它負責接收由FPGA芯片發(fā)出的PWM信號，從而控制直流電機的正反轉(zhuǎn)、加速以及在線調(diào)速。電源模塊負責給整個電路供電，保證電路能夠正常的運行。START是電機的開啟端，Z_F是電機的方向端口，選擇電機運行的方向。Z_F鍵是電機運轉(zhuǎn)的方向按鍵，當把Z_F鍵按下時，Z_F=1，電機正轉(zhuǎn)；反之Z/F=0時，電機反轉(zhuǎn)。START是電機的開啟鍵，當START=1，允許電機工作；當START=0時，電機停頓轉(zhuǎn)動。H橋電路由大功率晶體管組成，PWM輸出波形通過由兩個二選一電路組成的方向控制電路送到H橋,經(jīng)功率放大以后對直流電機實現(xiàn)四象限運行。設(shè)計總原理圖圖1總電路設(shè)計圖關(guān)于VerilogHDL傳統(tǒng)的硬件設(shè)計,電路及功能的調(diào)試一般只有在系統(tǒng)硬件完成后進展。一旦所設(shè)計的硬件存在缺陷,就有可能要重新設(shè)計和制作系統(tǒng),這樣一來就造成了設(shè)計周期的延長。如今數(shù)字電路設(shè)計的EDA(ElectronicDesignAutomation)軟件具有仿真功能,通過系統(tǒng)仿真驗證其結(jié)果的正確性后進展實際電路的測試。由EDA軟件驗證的結(jié)果十分接近實際結(jié)果。因此,極大地提高了電路設(shè)計的效率。其中QuartusⅡ是一種比較實用的EDA軟件,它具有原理圖輸入和文本輸入兩種方式。VerilogHDL是一種硬件描述語言,可以在算法級、門級到開關(guān)級的多種抽象設(shè)計層次上對數(shù)字系統(tǒng)建模。VerilogHDL可以描述設(shè)計的行為特性、數(shù)據(jù)流特性、構(gòu)造組成以及包含響應(yīng)監(jiān)控和設(shè)計驗證方面的延時和波形產(chǎn)生機制。此外,VerilogHDL提供了編程語言接口,通過該接口用戶可以在模擬、驗證期間從外部訪問設(shè)計,包括模擬的具體控制和運行。VerilogHDL具有以下優(yōu)點:1)VerilogHDL作為一種通用硬件描述語言,易學易用。它的語法與C語言類似,因此對于具有C語言編程經(jīng)歷的設(shè)計者來說,很容易學習和掌握。2)VerilogHDL允許在同一個電路模型內(nèi)進展不同抽象層次的描述。3)絕大多數(shù)流行的綜合工具都支持VerilogHDL,這是VerilogHDL成為設(shè)計者的首選語言的重要原因之一。4)所有的制造廠商都提供用于VerilogHDL綜合之后的邏輯仿真的元件庫。5)編程語言接口(PLI)是Verilog語言最重要的特性之一,它使得設(shè)計者可以通過自己編寫C代碼來訪問Verilog內(nèi)部的數(shù)據(jù)構(gòu)造。設(shè)計者可以使用PLI按照自己的需要來配置VerilogHDL仿真新建VerilogHDL對程序設(shè)計與VerilogHDL中的仿真步驟話框如以下圖點擊VerilogHDLFile按OK鍵點擊VerilogHDLFile按OK鍵輸入相應(yīng)的程序如以下圖點擊START檢查程序并進入仿真模塊設(shè)計和相應(yīng)模塊程序1.邏輯控制模塊如圖12所示FPGA中的工作/停頓控制和正/反轉(zhuǎn)方向控制電路，其兩個二選一多路選擇器加上兩個與門根據(jù)邏輯原理組合而成。START鍵通過"與〞門控制PWM輸出,實現(xiàn)對電機的工作/停頓控制。當START端接高電平時，表示電源接通，電機開場運轉(zhuǎn)；當START端接低電平時，電機停頓運轉(zhuǎn)。Z/F鍵控制選擇PWM波形是從正端Z進入H橋，還是從負端F進入H橋，以控制電機的旋轉(zhuǎn)方向。當Z/F=1時PWM輸出波形從正端Z進入H橋，電機正轉(zhuǎn)。當Z/F=0時PWM輸出波形從負端F進入H橋，電機反轉(zhuǎn)。仿真如圖。圖正/反轉(zhuǎn)工作控制電路波形當START=1時，與門翻開，允許電機工作。當START=0時，與門關(guān)閉，電機停頓轉(zhuǎn)動。仿真如圖14所示。圖14工作/停頓電路波形正/反轉(zhuǎn)控制仿真鍵盤Z_F是電機的方向控制鍵。當要求電機正轉(zhuǎn)時，只需要按下鍵Z_F，表示Z_F輸出高電平，即Z_F=1，電機正轉(zhuǎn)，如圖17所示。當鍵Z_F松開時，Z_F＝0時，電機反轉(zhuǎn)，如圖。圖電機正轉(zhuǎn)圖電機反轉(zhuǎn)圖電機正反轉(zhuǎn)2.4.2啟/?？刂品抡鍿TART鍵是電機的啟動鍵，當按下START鍵時，START=1,電機進入運行狀態(tài)，如圖18所示。反之，START=0時，電機停頓，如以下圖。圖啟動仿真波形圖停頓仿真波形圖啟/停仿真波形仿真結(jié)果分析本設(shè)計中的各項功能夠很好的實現(xiàn)。在時鐘脈沖的作用下，計數(shù)器CNTA和CNTB都能按照事先設(shè)定好的規(guī)則進展計數(shù)。。Z_F是電機的方向按鍵，選擇PWM波形的進入方向，當其為1時，電機正轉(zhuǎn)，反之，反轉(zhuǎn)。至于電機的控制，是在它的輸入端加上兩個與門來控制電機的啟動與停頓。其具體的操作如下：當按下鍵Z_F鍵時，電機正轉(zhuǎn)，松開鍵時，電機反轉(zhuǎn)。當按下鍵START時，電機開場工作，松開時，電機停頓工作。電路中省去了D/A轉(zhuǎn)換器使電路變得更加簡潔,同時也降低控制器的本錢。FPGA內(nèi)部采用狀態(tài)機構(gòu)造,遇到干擾時,能很快從異常狀態(tài)轉(zhuǎn)入正常工作狀態(tài),保證了控制系統(tǒng)具有高的可靠性。從以上的仿真中可以看出，基于FPGA的直流電機的控制能夠到達很好的預(yù)期效果。課程設(shè)計結(jié)論及心得體會數(shù)據(jù)挖掘過程可視化與交互式一般內(nèi)容的建構(gòu)為實現(xiàn)具有過程可視化和交互式支持的數(shù)據(jù)挖掘系統(tǒng)提供了功能需求規(guī)格。同時,以過程對象和過程粒度等概念為根底給出的粗細選擇參考方案為考慮系統(tǒng)實現(xiàn)規(guī)模指明了思路。今后的研究要在細分化、層次化、實用化上做進一步的探討和實踐。本次EDA課程設(shè)計題目為直流電機調(diào)速器設(shè)計，實現(xiàn)用PWM對于電機的控制。此次課設(shè)需要用硬件描述語言〔VHDL〕編寫程序，并在QuartusII軟件平臺上進展程序的編譯和仿真，鎖定引腳并下載到可編程邏輯器件〔試驗箱〕中，進展硬件的測試。EDA技術(shù)對于我們電子信息工程專業(yè)的學生來說是一本很重要的專業(yè)技術(shù)課程，EDA技術(shù)極大地提高了電路設(shè)計的效率和可操作性，減輕了設(shè)計者的勞動強度，是一門實際應(yīng)用很廣泛的技術(shù)?，F(xiàn)在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學、軍事等各個領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。例如在飛機制造過程中，從設(shè)計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。所以，EDA課程的學習對于我們自身素質(zhì)和能力的提高有十分重要的積極作用，應(yīng)該很認真的學習。參考文獻[1]TomSoukup,IanDavidson.可視化數(shù)據(jù)挖掘:數(shù)據(jù)可視化和數(shù)據(jù)挖掘的技術(shù)與工具[M].朱建秋,蔡偉杰譯.:電子工業(yè)出版社,2004.[2]HanJ.W.,KamberM.數(shù)據(jù)挖掘概念與技術(shù)[M].范明,孟小峰譯.:機械工業(yè)出版社,2006.[3]劉緒崇.基于OLAM的可視化數(shù)據(jù)挖掘技術(shù)研究[D].:國防科學技術(shù)大學研究生院,2002.附錄程序如下：modulepwm(start,pwm,z_f,z,f);inputz_f,pwm,start;outputregz,f;always(pwm)beginif(start)beginif(z_f)beginz<=pwm;f<=0;end