《FPGACPLD原理及應用》考核大綱(理論+實驗課)

PAGEPAGE3FPGA/CPLD原理及應用課程考核大綱適應對象修讀完本課程規(guī)定內(nèi)容的電子科學與技術、光電信息科學與工程專業(yè)本科學生；提出并獲準免修本課程、申請進行課程水平考核的電子科學與技術、光電信息科學與工程專業(yè)的本科學生；提出并獲準副修第二專業(yè)、申請進行課程水平考核的非電子科學與技術專業(yè)、非光電信息科學與工程的本科學生；考核目的考核學生對《FPGA/CPLD原理及應用》的設計方法，設計流程和基本語法的掌握情況及知識的綜合應用能力?？己诵问脚c方法基于本課程應用性、工程實踐性強的特點，考核方式將結(jié)合平時作業(yè)、上機實驗、期末項目設計的各個環(huán)節(jié)。使學生能夠注重平時學習的過程，改變學生從應試型到能力型?？荚噧?nèi)容側(cè)重于知識的綜合應用。突出平時課堂表現(xiàn)與實踐環(huán)節(jié)，平時成績含課堂表現(xiàn)、作業(yè)完成質(zhì)量；實踐環(huán)節(jié)含實驗方案設計、實驗操作、實驗結(jié)果分析與報告完成質(zhì)量。課程考核成績構成考核成績構成：平時作業(yè)(30%)+上機實驗(30%)+期末項目設計(40%)考核內(nèi)容與要求(一) 理論知識考核內(nèi)容及要求第一章：緒論考核內(nèi)容1.1EDA技術及其發(fā)展；1.2Top_down設計與IP復用1.3數(shù)字設計的流程考核要求：闡明EDA技術在電子領域所起的重要作用，硬件描述語言在數(shù)字系統(tǒng)設計中的重要作用。第二章：PLD器件考核內(nèi)容：2.1PLD器件簡介2.2PLD器件的基本原理與結(jié)構2.3低密度PLD的基本原理與結(jié)構2.4CPLD的原理與結(jié)構2.5FPGA的原理與結(jié)構2.6FPGA/CPLD的編程與配置2.7FPGA/CPLD器件概述考核要求：本章重點可編程邏輯器件的基本原理和使用方法、CPLD與FPGA基本結(jié)構。第三章：QuartusII集成開發(fā)平臺考核內(nèi)容：3.1QuartusⅡ原理圖設計；3.2QuartusⅡ的優(yōu)化設置；3.3QuartusⅡ的時序分析；3.4基于宏功能模塊的設計考核要求：掌握QuartusII平臺的原理圖設計輸入方式和HDL語言設計輸入方式；初步掌握QuartusII時序分析技術；掌握SignalTap嵌入式邏輯分析儀進行實際數(shù)字系統(tǒng)的在線仿真測試技術；掌握宏模塊LPM的應用第四章：Verilog程序結(jié)構考核內(nèi)容：4.1VerilogHDL建模4.2VerilogHDL模塊4.3VerilogHDL語言要素4.4VerilogHDL數(shù)據(jù)類型4.5VerilogHDL運算符4.6VerilogHDL數(shù)據(jù)流行為建模4.7VerilogHDL順序行為建模4.8VerilogHDL順序行為建模4.9VerilogHDL結(jié)構建模4.10VerilogHDL狀態(tài)機建?？己艘螅褐攸c掌握Verilog語言的基本程序結(jié)構。理解VerilogHDL結(jié)構建模的基本概念；了解VerilogHDL內(nèi)置基元；掌握用戶自定義基元的定義；熟練掌握利用模塊例化進行數(shù)字系統(tǒng)結(jié)構建模的設計方法.第五章：Modelsim仿真測試平臺考核內(nèi)容：5.1ModelsimSE仿真測試平臺簡介；5.2VerilogHDL仿真測試文件考核要求：了解常用仿真測試平臺；熟練掌握ModelsimSE仿真測試平臺的使用；掌握VerilogHDL測試文件的編寫方法。(二)實驗項目考核內(nèi)容及要求實驗一全加器設計、仿真與下載考核內(nèi)容：掌握使用verilog語言設計四位全加器?？己艘螅菏炀氄莆誕ARTUSII的使用。掌握CPLD/FPGA開發(fā)系統(tǒng)硬件電路的下載及測試。實驗二復雜數(shù)字鐘設計與掃描顯示考核內(nèi)容：熟練掌握Verilog語言設計分頻，計數(shù)、串形掃描顯示電路的方法?？己艘螅菏煜な褂肅PLD/FPGA實驗箱的數(shù)碼管顯示。熟悉CPLD/FPGA開發(fā)系統(tǒng)硬件電路中的每個開關、數(shù)碼管八段中的每段與FPGA芯片對應的引腳。實驗三交通燈控制器復雜數(shù)字鐘設計與掃描顯示考核內(nèi)容：設計交通燈控制器，掌握狀態(tài)機和減法計數(shù)器的應用?？己艘螅菏炀氄莆誚erilog語言設計熟悉CPLD/FPGA開發(fā)系統(tǒng)硬件電路中的每個開關、每個發(fā)光LED管與FPGA芯片對應的引腳。實驗四數(shù)字電壓表復雜數(shù)字鐘設計與掃描顯示考核內(nèi)容：設計數(shù)字電壓表，學