現(xiàn)代微機(jī)結(jié)構(gòu)微機(jī)總線課件

1、第三節(jié) 總線仲裁技術(shù)應(yīng)用于多機(jī)系統(tǒng)中, 對(duì)系統(tǒng)總線 共享資源的分時(shí)使用?？偩€仲裁的最初形式: CPU與DMAC之間一、總線仲裁的方式1、鏈?zhǔn)街俨?一) 集中仲裁方式總線控制邏輯集中在某一控制部件中。每一個(gè)連接在總線上的設(shè)備有相應(yīng)的邏輯, 能夠產(chǎn)生請(qǐng)求信號(hào), 在獲準(zhǔn)使用總線的情況下能夠接收允許信號(hào)。 多個(gè)設(shè)備的請(qǐng)求和允許信號(hào)串行發(fā)送和接收。第三節(jié) 總線仲裁技術(shù)應(yīng)用于多機(jī)系統(tǒng)中, 對(duì)系統(tǒng)總線 共原理如下圖所示:總線系統(tǒng)控制邏輯主控設(shè)備 1主控設(shè)備 2主控設(shè)備 n請(qǐng)求請(qǐng)求請(qǐng)求允許允許允許仲裁過(guò)程:(1) “請(qǐng)求”信號(hào)逐級(jí)傳遞, 直到系統(tǒng)控制邏輯;(2) “允許”信號(hào)逐級(jí)傳遞, 直到提出請(qǐng)求的設(shè)備;(

2、3) 未提出請(qǐng)求的設(shè)備將“允許”信號(hào)傳遞到下一級(jí), 提出“請(qǐng)求”的設(shè)備不再將“允許”信號(hào)后傳;(4) 提出請(qǐng)求并收到“允許”信號(hào)的設(shè)備占有總線。原理如下圖所示:總線主控設(shè)備 主控設(shè)備 主控設(shè)備 請(qǐng)求請(qǐng)求請(qǐng)鏈?zhǔn)街俨脵C(jī)制:優(yōu)點(diǎn):線路簡(jiǎn)單;速度慢;先請(qǐng)求者優(yōu)先, 并占有總線;多個(gè)設(shè)備同時(shí)請(qǐng)求時(shí), 邏輯上越靠近總線系統(tǒng)控制邏輯的設(shè)備, 優(yōu)先級(jí)越高, 并占有總線。缺點(diǎn): 對(duì)電路故障很敏感;優(yōu)先級(jí)固定, 低優(yōu)先級(jí)設(shè)備可能較長(zhǎng)時(shí)間不能占有總線(如高優(yōu)先級(jí)設(shè)備頻繁請(qǐng)求)。應(yīng)用場(chǎng)合:小系統(tǒng)鏈?zhǔn)街俨脵C(jī)制:優(yōu)點(diǎn):線路簡(jiǎn)單;速度慢;先請(qǐng)求者優(yōu)先, 并占有2、改進(jìn)的鏈?zhǔn)街俨谜?qǐng)求信號(hào)不再串行傳遞, 允許信號(hào)仍然串行。增加

3、反映總線當(dāng)前狀態(tài)的信號(hào)線“總線忙”。原理如下圖所示:總線系統(tǒng)控制邏輯主控設(shè)備 1主控設(shè)備 2主控設(shè)備 n請(qǐng)求總線“忙”允許允許允許2、改進(jìn)的鏈?zhǔn)街俨谜?qǐng)求信號(hào)不再串行傳遞, 允許信號(hào)仍然串行。仲裁線路過(guò)程：(2) 任何設(shè)備的“請(qǐng)求” 直接送到系統(tǒng)控制邏輯;(3) “允許”信號(hào)逐級(jí)傳遞, 直到提出請(qǐng)求的設(shè)備;(4) 未提出請(qǐng)求的設(shè)備傳遞“允許”信號(hào)到下一級(jí), 提出“請(qǐng)求”的設(shè)備不再將“允許”信號(hào)后傳。(5) 提出請(qǐng)求并收到“允許”信號(hào)的設(shè)備占有總線; 并置“總線忙”有效。(1) 設(shè)備提出“請(qǐng)求”的前提是“總線忙”無(wú)效。(也可采用系統(tǒng)控制邏輯發(fā)出“允許”信號(hào)的前提是“總線忙”無(wú)效。)優(yōu)缺點(diǎn): 與鏈?zhǔn)?/p>

4、仲裁相似。仲裁線路過(guò)程：(2) 任何設(shè)備的“請(qǐng)求” 直接送到系統(tǒng)控制邏3、計(jì)數(shù)查詢方式基本原理:為每一個(gè)主設(shè)備分配一個(gè)地址號(hào), 一個(gè)主設(shè)備接口中具有一個(gè)地址號(hào)識(shí)別電路。系統(tǒng)控制邏輯中設(shè)置一計(jì)數(shù)器, 一旦收到請(qǐng)求信號(hào), 該計(jì)數(shù)器開(kāi)始計(jì)數(shù), 直到計(jì)數(shù)值等于提出請(qǐng)求的設(shè)備的設(shè)備號(hào)為止。原理如下圖所示:3、計(jì)數(shù)查詢方式基本原理:為每一個(gè)主設(shè)備分配一個(gè)地址號(hào), 一主設(shè)備分配有一地址號(hào), 比如m1、m2、 mn系統(tǒng)控制邏輯收到請(qǐng)求且總線“忙”無(wú)效, 計(jì)數(shù)器開(kāi)始計(jì)數(shù); 計(jì)數(shù)器將每一計(jì)數(shù)值通過(guò)設(shè)備地址線送往各設(shè)備, 設(shè)備將該計(jì)數(shù)值與自身的設(shè)備號(hào)進(jìn)行比較;主控設(shè)備 1主控設(shè)備 2主控設(shè)備 n請(qǐng)求系統(tǒng)控制邏輯計(jì)數(shù)

5、器.設(shè)備地址線總線“忙”主設(shè)備分配有一地址號(hào), 比如m1、m2、 mn系統(tǒng)控制邏輯收直到某一次的計(jì)數(shù)值與提出請(qǐng)求的設(shè)備的設(shè)備號(hào)相等, 該設(shè)備置總線“忙”有效, 計(jì)數(shù)器停止計(jì)數(shù), 該設(shè)備占有總線。優(yōu)先級(jí)的確定：(1) 如果計(jì)數(shù)器從“0”開(kāi)始作加“1”計(jì)數(shù),(2) 如果計(jì)數(shù)器從最大值開(kāi)始作減“1”計(jì)數(shù),(3) 計(jì)數(shù)器從上一次中斷值開(kāi)始計(jì)數(shù),則設(shè)備號(hào)越小, 優(yōu)先級(jí)越高;則設(shè)備號(hào)越大, 優(yōu)先級(jí)越高;則為動(dòng)態(tài)優(yōu)先級(jí)。還可以設(shè)置其他不同的計(jì)數(shù)方式，可很容易改變?cè)O(shè)備優(yōu)先級(jí)直到某一次的計(jì)數(shù)值與提出請(qǐng)求的設(shè)備的設(shè)備號(hào)相等, 該設(shè)備置總4、并行仲裁方式(獨(dú)立請(qǐng)求方式)請(qǐng)求與允許信號(hào)相互獨(dú)立。原理如下圖所示：“請(qǐng)求

6、”信號(hào)與“允許”信號(hào)直接送到總線系統(tǒng)控制邏輯, 無(wú)需逐級(jí)傳遞, 速度快。總線系統(tǒng)控制邏輯主設(shè)備1主設(shè)備2主設(shè)備n請(qǐng)求1總線“忙”允許1請(qǐng)求2允許2.請(qǐng)求n允許n4、并行仲裁方式(獨(dú)立請(qǐng)求方式)請(qǐng)求與允許信號(hào)相互獨(dú)立。原理如何決定優(yōu)先級(jí):(1) 系統(tǒng)控制邏輯內(nèi)置的優(yōu)先權(quán)算法;(2) 系統(tǒng)控制邏輯內(nèi)置硬件優(yōu)先權(quán)排隊(duì)電路。 一種硬件優(yōu)先權(quán)排隊(duì)電路的實(shí)現(xiàn)方法 編碼器簡(jiǎn)介(以8:3編碼器為例) 8:3 編 碼 器I1I2I3I4I5I6I7I0O1O2O0如何決定優(yōu)先級(jí):(1) 系統(tǒng)控制邏輯內(nèi)置的優(yōu)先權(quán)算法;(2)I7 I6 I5 I4 I3 I2 I1 I0 O2 O1 O00 0 0 0 0 0 0

7、 10 0 0 0 0 0 0 0 0 1 00 0 1 0 0 0 0 0 1 0 00 1 0 0 0 0 0 1 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 1 0 0 0 0 01 0 10 1 0 0 0 0 0 01 1 01 0 0 0 0 0 0 01 1 1當(dāng)有多個(gè)輸入同時(shí)為1時(shí), 輸出對(duì)應(yīng)輸入值最大的編碼。比如: I5I4I3同時(shí)為1, 則輸出101。 硬件排隊(duì)電路構(gòu)成 將所有主設(shè)備請(qǐng)求信號(hào)連接到編碼器輸入端, 從而把請(qǐng)求信號(hào)轉(zhuǎn)換成大小不同的編碼值。將高優(yōu)先級(jí)設(shè)備的請(qǐng)求連接到更大編碼值對(duì)應(yīng)的輸入;I7 I6 I5 I4 I3 I2 I1 I0 O

8、2 將編碼器輸出作為一個(gè)3:8譯碼器輸入, 用譯碼器輸出信號(hào)作為“允許”信號(hào)。電路原理圖如下: 將編碼器輸出作為一個(gè)3:8譯碼器輸入, 用譯碼器輸出信號(hào) 8:3 編 碼 器請(qǐng)求1請(qǐng)求2請(qǐng)求3請(qǐng)求4請(qǐng)求5請(qǐng)求6請(qǐng)求7請(qǐng)求0O1O2O0I1I2I3I4I5I6I7I0 3:8 譯 碼 器允許0允許1允許2允許3允許4允許5允許6允許7000001010011100101110111 8:3請(qǐng)求1請(qǐng)求2請(qǐng)求3請(qǐng)求4請(qǐng)求5請(qǐng)求6請(qǐng)求7請(qǐng)求0O假設(shè): 按設(shè)備號(hào)高則優(yōu)先級(jí)高的設(shè)計(jì)。當(dāng)多個(gè)設(shè)備同時(shí)請(qǐng)求, 比如設(shè)備3、設(shè)備4、設(shè)備5, 則I3I4I5同時(shí)為1, 則輸出101, 譯碼器只輸出允許信號(hào)“允許5”,

9、 則設(shè)備5占有總線。(二) 分布式仲裁方式判優(yōu)硬件分布在各個(gè)總線主設(shè)備中，基本原理：為每一個(gè)主設(shè)備分配一個(gè)優(yōu)先權(quán)編碼, 每一主設(shè)備設(shè)置有一個(gè)判優(yōu)器。主設(shè)備提出請(qǐng)求時(shí), 將優(yōu)先權(quán)編碼送往判優(yōu)器, 同時(shí)將該編碼送往一個(gè)公共的比較器與其它請(qǐng)求設(shè)備的優(yōu)先權(quán)編碼進(jìn)行比較。1、優(yōu)先權(quán)編碼法假設(shè): 按設(shè)備號(hào)高則優(yōu)先級(jí)高的設(shè)計(jì)。(二) 分布式仲裁方式判電路原理圖如下:主設(shè)備1主設(shè)備2主設(shè)備n.總線忙總線請(qǐng)求優(yōu)先權(quán)編碼比較電路分布式判優(yōu)器允許1編碼AP1分布式判優(yōu)器允許2編碼AP2分布式判優(yōu)器允許n編碼APn.電路原理圖如下:主設(shè)備1主設(shè)備2主設(shè)備n.總線忙總線仲裁過(guò)程：請(qǐng)求設(shè)備將設(shè)備優(yōu)先權(quán)編碼送到自身的分布式

10、判優(yōu)器, 再通過(guò)判優(yōu)器送到優(yōu)先權(quán)編碼比較電路, 該電路對(duì)收到的所有優(yōu)先權(quán)編碼進(jìn)行比較, 并產(chǎn)生結(jié)果AP (AP為收到的優(yōu)先權(quán)編碼中最大的優(yōu)先權(quán)編碼)。提出請(qǐng)求設(shè)備的判優(yōu)器讀回比較結(jié)果AP, 并與自身優(yōu)先權(quán)編碼APi比較:如果 APi = AP, 則該判優(yōu)器產(chǎn)生“允許”信號(hào), 對(duì)應(yīng)設(shè)備占有總線。如果 APi AP, 則該判優(yōu)器不產(chǎn)生“允許”信號(hào), 對(duì)應(yīng)設(shè)備不能占有總線。仲裁過(guò)程：請(qǐng)求設(shè)備將設(shè)備優(yōu)先權(quán)編碼送到自身的分布式判優(yōu)器, 2、令牌環(huán)優(yōu)先級(jí)仲裁方式 基本原理與令牌環(huán)網(wǎng)絡(luò)協(xié)議類似。為總線主控設(shè)備分配令牌，提出總線請(qǐng)求且持有令牌的主控設(shè)備可以占有總線。令牌持有者(某主控設(shè)備)在完成數(shù)據(jù)傳送以后,

11、 將令牌發(fā)送給下一個(gè)主控設(shè)備, 若該設(shè)備有總線請(qǐng)求, 則占有總線并進(jìn)行數(shù)據(jù)傳送,完成后再將令牌傳送至下一個(gè)主控設(shè)備;若令牌者持有者無(wú)總線請(qǐng)求, 則直接將令牌傳送至下一個(gè)主控設(shè)備。令牌環(huán)仲裁方式屬于循環(huán)優(yōu)先級(jí)仲裁方式。2、令牌環(huán)優(yōu)先級(jí)仲裁方式 基本原理與令牌環(huán)網(wǎng)絡(luò)協(xié)議類似。為總主控設(shè)備1仲裁邏輯1仲裁邏輯2主控設(shè)備2主控設(shè)備3仲裁邏輯3仲裁邏輯主控設(shè)備nn傳遞令牌主控設(shè)備1仲裁邏輯1仲裁邏輯2主控設(shè)備2主控設(shè)備3仲裁邏輯3二、總線仲裁例 Intel 8289總線仲裁器Intel 8289是為Intel 8086配套仲裁芯片。Intel 8086的最大和最小工作模式:引腳MN/MX=1 單機(jī)模式=

12、0 多機(jī)模式多機(jī)模式下, 系統(tǒng)總線控制信號(hào)由系統(tǒng)控制器Intel 8288提供。最小模式下的引腳:M/IODT/RDEN最大模式下標(biāo)識(shí)為:S2S1S0二、總線仲裁例 Intel 8289總線仲裁器Intel最大模式下由Intel 8288 將 轉(zhuǎn)換為總線控制信號(hào)。S2S1S0如下圖所示:多機(jī)系統(tǒng)的的組成：8086MN/MXS2S1S08288總線控制器INTAMRDCMWTCIORCIOWCDENDT/RALEOE最大模式下由Intel 8288 將 80868288 8289處理器模板1 80868288 8289處理器模板2 80868288 8289處理器模板n.系 統(tǒng) 總 線 在一個(gè)處

13、理器模板內(nèi), 可以有存儲(chǔ)器和I/O接口, 稱為“私有存儲(chǔ)器和I/O接口”, 統(tǒng)稱為獨(dú)享區(qū)。 系統(tǒng)存儲(chǔ)器 系統(tǒng)I/O 獨(dú)享區(qū)和共享區(qū)有不同的地址空間共享區(qū) 80868288 8289處理器模板1 8086821、8289引腳功能(1) 工作方式控制IOBRESB Intel 8289IOBRESB其狀態(tài)有一個(gè)模板獨(dú)享區(qū)的配置情況而設(shè)置。 I/O總線方式IOBRESB=00模板配置情況:因此:處理器訪問(wèn)存儲(chǔ)器時(shí), 需要提出總線請(qǐng)求;一個(gè)處理器模板有自身的I/O接口, 且不訪問(wèn)共享區(qū)I/O接口; 模板無(wú)存儲(chǔ)器。處理器訪問(wèn)I/O時(shí), 無(wú)需提出總線請(qǐng)求;1、8289引腳功能(1) 工作方式控制IOBRE

14、SBIOB 常駐總線方式IOBRESB=11模板配置情況:因此:地址譯碼。一個(gè)處理器模板有自身的I/O接口, 也有自身存儲(chǔ)器。處理器既要訪問(wèn)自身的I/O接口和存儲(chǔ)器, 也要訪問(wèn)共享區(qū)I/O接口和存儲(chǔ)器。處理器訪問(wèn)I/O時(shí)或訪存時(shí), 需要區(qū)分訪問(wèn)獨(dú)享區(qū)還是共享區(qū), 以決定是否需要提出總線請(qǐng)求;區(qū)分方法: 常駐總線方式IOBRESB=11模板配置情況:因此:地 I/O總線/常駐總線方式IOBRESB=01模板配置情況:因此:地址譯碼。一個(gè)處理器模板有自身的I/O接口, 也有自身的存儲(chǔ)器。處理器不訪問(wèn)共享區(qū)I/O接口。處理器訪問(wèn)I/O時(shí), 不需要提出總線請(qǐng)求;訪存時(shí), 需區(qū)分訪問(wèn)獨(dú)享區(qū)還是共享區(qū)存儲(chǔ)

15、器, 以決定是否需要提出總線請(qǐng)求;區(qū)分方法: 單一總線方式IOBRESB=10模板配置情況:一個(gè)處理器模板既無(wú)I/O接口, 也無(wú)存儲(chǔ)器。處理器訪問(wèn)I/O和存儲(chǔ)器, 都需要提出總線請(qǐng)求。 I/O總線/常駐總線方式IOBRESB=01模板配置情況(2) 獨(dú)立請(qǐng)求信號(hào)BREQIOBRESB Intel 8289BREQ一般用于在并行仲裁方式時(shí), 8289通過(guò)該引腳提出請(qǐng)求信號(hào)。(3) 公共請(qǐng)求信號(hào)CBEQ一般用于在鏈?zhǔn)街俨梅绞綍r(shí), 8289通過(guò)該引腳提出請(qǐng)求信號(hào)。CBRQ(4) 優(yōu)先級(jí)輸入信號(hào)BPRNBPRN即“允許”信號(hào)。當(dāng)8289收到該信號(hào)時(shí), 所在處理器模板的則可占有總線的使用權(quán)。(2) 獨(dú)立

16、請(qǐng)求信號(hào)BREQIOBRESBBREQ一般用于在IOBRESB Intel 8289BREQCBRQBPRN(5) 優(yōu)先級(jí)輸出信號(hào)BPRO即鏈?zhǔn)街俨脮r(shí), 用于連接到下一個(gè)仲裁器的BPRN(6) 總線忙BUSY當(dāng)前有處理器模板占有總線。BUSYBPRO(7) 處理器信號(hào)S2S1S0S2S1S0使8289了解處理器當(dāng)前工作狀態(tài)。(8) S/RS/R地址譯碼后, 通知8289是否需要提出總線請(qǐng)求。若訪問(wèn)共享區(qū), 則1 ,S/R8289提出總線請(qǐng)求。若訪問(wèn)獨(dú)享區(qū), 則0 ,S/R8289不提出總線請(qǐng)求。IOBRESBBREQCBRQBPRN(5) 優(yōu)先級(jí)輸出信號(hào)(9) ANYRQSTIOBRESB I

17、ntel 8289BREQCBRQBPRNBUSYBPROS2S1S0S/RANYRQST用于剝奪某一模塊對(duì)總線的控制權(quán)。以防止某一模板長(zhǎng)期占有總線。ANYRQST =0:有優(yōu)先級(jí)更高的請(qǐng)求時(shí), 剝奪當(dāng)前占有總線的模板的控制權(quán);ANYRQST =1:無(wú)論優(yōu)先權(quán)高低, 只要其它模板提出請(qǐng)求(通過(guò) 感知), 在當(dāng)前周期結(jié)束后, 該模板釋放總線控制權(quán)。CBRQ(9) ANYRQSTIOBRESBBREQCBRQBPRN用8289構(gòu)成鏈?zhǔn)街俨眠壿嬂?BPRN BPRO 8289(1)BPRN BPRO 8289(2)BPRN BPRO 8289(3)CBRQBUSY用8289構(gòu)成鏈?zhǔn)街俨眠壿嬂?BPR

18、N BPROBPRN用8289構(gòu)成并行仲裁邏輯例: 8289(1) 8289(3) 8289(2) 8289(4) 4:2 優(yōu)先權(quán) 編碼器 2:4譯碼器BREQ1BREQ2BREQ3BREQ4BPRN1BPRN2BPRN3BPRN4CBRQBUSY用8289構(gòu)成并行仲裁邏輯例: 8289(1) 828(10) AENIOBRESB Intel 8289BREQCBRQBPRNBUSYBPROS2S1S0S/RANYRQSTAEN如果8289取得總線控制權(quán), 處理器占有總線; 若8289未取得控制權(quán), 則處理器不能占有總線。怎樣反映處理器是否占有總線？當(dāng)8289收到允許信號(hào), 應(yīng)使8289所在模板與系統(tǒng)總線連通; 若8289未收到允許信號(hào), 則8289所在模板不