深入大規(guī)模芯片設計全過程

1、深入大規(guī)模芯片設計全過程介紹了navida公司設計圖象處理芯片（GPU）的全過程，本站對文章中一些專業(yè)內容進行了修改和補充，讓大家可以對大規(guī)模芯片設計的過程，以及FPGA在IC設計中的作用，有一個形象的了解。 前言 人類對視覺信號天生的敏感決定了對圖形處理硬件性能的渴求成了現(xiàn)階段硬件產業(yè)最炙手可熱的話題。 與滿足聽覺的音頻設備相比，現(xiàn)在的圖形處理技術水平給圖形處理還留有很大的發(fā)展空間， 這就決定了這個產業(yè)的競爭充滿了變數(shù)，在技術開發(fā)和市場推廣策略上稍有不慎就會別別人趕超。 為了應付激烈的行業(yè)競爭， 設計出更高性能的圖形處理芯片已經成為各個廠商保持自身競爭力水平最重要的手段。 今天我就來大家做一

2、次特殊的旅行，了解圖形芯片設計研發(fā)的全過程，事實上現(xiàn)在絕大多數(shù)的芯片設計廠商都是依照這個程序來進行新品研發(fā)的。 確定研發(fā)方案和硬件語言描述 與任何一個靠生產產品謀求發(fā)展的企業(yè)一樣，設計推出一款新的 GPU 的第一步理所當然的是市場的調研和產品的開發(fā)規(guī)劃。在這段時間內，未來產品的相關定位，主要占領的市場范圍等話題都被提到桌面上討論，這些問題討論的結果 最終將決定產品最終的研發(fā)方案的大體內容：研發(fā)成本，研發(fā)周期以及開發(fā)過程中需要的資源等等。 接下來就要在研發(fā)方案確定的大方向的技術上研究從生產工藝，芯片代工等具體的細節(jié)問題進行商議。在成本的限制范圍內決定諸如集成晶體管數(shù)量等物理參數(shù)；緊 接著就要在符

3、合生產工藝的芯片代工廠中做出選擇了，決定這個的因素很多，當然第一點是能提供生產芯片要求的工藝水平，比如0.15微米，0.13微米，甚 至90納米，其次是代工廠的產品質量和價格因素。當然很多時候芯片在設計的時候就計劃使用比較超前的工藝，保證選擇的代工廠（即芯片生產的公司比如 TSMC ）在芯片設計完成開始投片的時候完成相關工藝改造是十分重要的，如果你在這一點上面做出錯誤的判斷，那對公司造成的損失是巨大的，因為圖形芯片行業(yè)是一個 最求速度的產業(yè)，在生產工藝已經決定的情況下，如果要在回過頭來修訂工藝指標，那進行的工作又會持續(xù)幾個月，其中的工作量不比重新一塊芯片要少多少！當這一切前期環(huán)節(jié)確定以后，就開

4、始我們這篇文章最主要的部分了，顯示芯片構架的設計。一個設計團隊被組織起來定義GPU 支持的技術特征并且制定整個設計工作的日程表（比如團隊1在三周內完成反鋸齒單元的設計)。在我們深入介紹芯片的設計過程之前，我們先來了解一下現(xiàn)在芯片制造公司一般的設計流程。 現(xiàn)在，芯片構架的設計一般是通過專門的硬件設計語言Hardware Description Languages (HDL)來完成，所謂硬件設計語言（ HDL）顧名思義，是一種用來描述硬件工作過程的語言。現(xiàn)在被使用的比較多的有 Verilog 、 VHDL。 這些語言寫成的代碼能夠用專門的合成器生成邏輯門電路的連線表和布局圖，這些都是將來發(fā)給芯片代

5、工廠的主要生產依據(jù)。對于硬件設計語言（ HDL）一般的人都基本上不會接觸到，我們在這里只給大家簡略的介紹一下：在程序代碼的形式上HDL和C也沒有太大的不同，但他們的實際功能是完全的不 同。比如下面這個Verilog語言中非?；镜囊粭l語句： always(posedge clock) Q = D;這相當于C里面的一條條件判斷語句，意思就是在時鐘有上升沿信號的時候，輸出信號 D 被儲存在Q。 就是通過諸如此類的語句描述了觸發(fā)器電路組成的緩存和顯存之間數(shù)據(jù)交換的基本方式。綜合軟件就是依靠這些代碼描述出來的門電路的工作方式關系生成電路的。 在芯片的設計階段基本上都是通過工程師們通過Verilog語言

6、編制HDL代碼來設計芯片中的所有工作單元，也決定該芯片所能支持的所有技術特征。這個階 段一般要持續(xù)3到4個月（這取決于芯片工程的規(guī)模），是整個設計過程的基礎。 在上述的工作完成后，就進入了產品設計的驗證階段，一般也有一兩個月的時間。這個階段的任務就是保證在芯片最后 交付代工廠的設計方案沒有缺陷的，就是我們平時所說的產品的“bug”。這一個階段對于任何芯片設計公司來說都是舉足輕重的一步，因為如果芯片設計在投片 生產出來以后驗證出并不能像設計的那樣正常工作，那就不僅意味著繼續(xù)投入更多的金錢修改設計，重新投片，還會在圖形芯片產業(yè)最為重視的產品推出速度方面失 去先機。整個驗證工作分為好幾個過程，基本功

7、能測試驗證芯片內的所有的門電路能正常工作，工作量模擬測試用來證實門電路組合能達到的性能。當然，這時候還 沒有真正物理意義上真正的芯片存在，這些所有的測試依舊是通過HDL 編成的程序模擬出來的。 /alignalign=left接下來的驗證工作開始進行分支的并行運作，一個團隊負責芯片電路的靜態(tài)時序分析，保證成品芯片能夠達到設計的主 頻 ；另外一個主要由模擬電路工程師組成的團隊進行關于儲存電路，供電電路的分析修改。 和數(shù)字電路的修正工作相比，模擬工程師們的工作要辛苦的多，他們要進行大量的復數(shù)，微分方程計算和信號分析，即便是借助計算機和專門的軟件也是一件很頭疼 的事情。同樣，這時候的多有測試和驗證工

8、作都是在模擬的狀態(tài)下進行的，最終，當上述所有的工作完成后，一份由綜合軟件生成的用來投片生產門電路級別的連線 表和電路圖就完成了。但是，圖形芯片設計者不會立即把這個方案交付廠家，因為它還要接受最后一個考驗，那就是我們通常所說的FPGA (Field Programmable Gate Array)現(xiàn)場可編程門陣列來對設計進行的最終功能進行驗證。 對于NV30那樣集成一億多個晶體管超級復雜芯片，在整個使用硬件設計語言（ HDL）設計和模擬測試的過程中，要反復運行描述整個芯片的數(shù)十億條的指令和進行真正“海量”的數(shù)據(jù)儲存，因此對執(zhí)行相關任務的的硬件有著近乎變態(tài)的考 驗。我們從下面NVIDIA實驗室的配

9、備可見一斑。 align=centerimg=450,337 /icdesign_example/002.jpg/img/align11臺Sun微系統(tǒng)公司提供的SunFire 6800架式服務器，身高6英尺，每一臺都配備有 196GB的 內存 ，單價都在百萬美元左右。align=centerimg=450,337/img /align/alignalign=leftRacksaver公司的1U單元組成的架式服務器，每一個1U單元可以配置兩塊 主板 ，24塊Pentium 4處理器 ，整套系統(tǒng)包括2800塊CPU并行運行。 /alignalign=centerimg=450,337/img /a

10、lignalign=left這是NVIDIA的 硬盤 陣列機柜，每一臺都放滿了硬盤，給上面的那些服務器提供“深不見底”儲存容量。 /align（編者：以上設備是用于一億門級超大規(guī)模集成電路設計的，對于普通中大規(guī)模IC設計，一臺普通的PC工作站或UNIX工作站就能夠滿足要 求了） align=leftb可編程門陣列FPGA模擬驗證 /b/alignalign=left現(xiàn)場可編程門陣列FPGA可以能完成任何數(shù)字器件的功能，上至高性能CPU下至簡單的74電路，都可以 用它來實現(xiàn)。FPGA其實是一個包含有大量門電路的邏輯元件,但是它的每一個門的定義可以有使用者來定義,如同一張白紙或是一堆積木，工程師可

11、以通過傳統(tǒng) 的原理圖輸入法，或是硬件描述語言自由的設計一個數(shù)字系統(tǒng)。通過軟件仿真，我們可以事先驗證設計的正確性。在PCB完成以后，還可以利用FPGA的在線修 改能力，隨時修改設計而不必改動硬件電路。所以說使用FPGA來開發(fā)數(shù)字電路，可以大大縮短設計時間，更為重要的是大大減少了再出現(xiàn)成品芯片以后反復修 改,投片資金和時間的消耗,一塊幾千美元的FPGA(這里指目前最大容量的FPGA）和花費數(shù)百萬美元得到一塊成品芯片相比,消耗是微不足道的.（編者：呵呵，以上文字引用了本站url=color=#0000ff新手入門/color/url中的文字,看來新手入門這篇文章已經流傳很廣咯）在這個方面,ATI 和

12、 NVIDIA 公司都使用了名為IKOS的FPGA驗證系統(tǒng)。 IKOS內部是由多塊插卡構成，每塊插卡都是一個FPGA陣列，由許多塊大規(guī)模FPGA組成。 因為到了R300和NV30世代,圖形芯片已經成了最復雜的ASIC芯片了，無法用一兩塊FPGA就能完成驗證工作，必須使用這樣的專業(yè)FPGA驗證設 備. 當然, FPGA也不是完美無缺的,它固有的缺點就是運行速度還沒有ASIC芯片這么快. 和現(xiàn)在動不動運行頻率都在200-300MHz 的GPU相比,IKOS 的運行主頻大概只有可憐的幾十兆Hz左右.當然這些缺點在應用在產品的設計過程中沒什么大不了的.它負責的工作就是最終驗證芯片設計功能的實現(xiàn),你可以

13、讓 IKOS作為顯示部分的系統(tǒng)正常運行,進行驅動程序的開發(fā)和驗證,當然如果你硬要在這樣的系統(tǒng)上運行游戲也不是不可能,不過能維持在每秒幾幀就不錯了. align=centerimg=450,337/img/alignalign=centerNVIDIA 驗證實驗室/alignalign=centerimg=450,436 /icdesign_example/006.jpg/img/alignalign=left這就是NVIDIA IKOS 實驗室中用IKOS 模擬NV30的情形，是不是很不可思議，很難把這樣一個紅色的大盒子和顯卡芯片聯(lián)系在一起。試驗人員正在這樣的NV30下運行WINDOWS200

14、0。 /alignalign=centerimg=450,337/img/alignalign=center /align /alignalign=leftb投片生產樣片和修正 /b/alignalign=left經過前面一系列的驗證工作,這道工序就可以告一段落了,幾經修訂的設計方案被送到了芯片代工廠開始投片 生產.代工廠從拿到設計方案到第一批產品下線一般需要四周的時間,不過在這段時間里,設計人員仍舊馬不停蹄,繼續(xù)進行芯片的模擬測試和上市產品 PCB(Printed Circuit Boards印刷電路板) 的設計,這就產生了一般官方欽定的“公板”.四周以后,第一批產品下線了,這就是我們一般稱

15、為的”A0”版本。（編者：就是常說的“工程樣片”） /alignalign=left一般情況下， A0版本的產量不會很多，它們的主要用途還是用來進行測試和修改，一些被送到開發(fā)小組繼續(xù)測試和查錯，另一部分被送到相關的卡板廠商處進行相關的測試和設 計。由于現(xiàn)在是有了真正的芯片到手了，查錯的手段當然也要和前面的模擬手段不同。FIB (Focused Ion Beam聚焦離子束) 系統(tǒng)在這里被引入查錯過程。簡單的說FIB系統(tǒng)相當于我們平時在醫(yī)院看到的各種依靠波束能量進行外科類手術的儀器，它們能在不破壞芯片功能的前提下，對芯 片進行門電路級別的修改切斷原有的或者是布置新的門連線，不管你需要修改的電路是在

16、芯片金屬布線的哪一層，也不會對芯片造成任何的物理損壞。 /alignalign=leftalign=centerimg=450,480 /others/icdesign_example/008.jpg/img/alignalign=center這就是nvidia使用的 一臺FIB 設備 /alignalign=center /alignalign=centerimg=450,392 /icdesign_example/009.jpg/img/align當然，除了FIB設備外，還要使用很多其他的測試手段，像上圖這臺機器 同樣是一臺探測芯片缺陷的設備，工作原理又完全不同，實際上它是一臺高性能原子級

17、別電子顯微鏡。下面這張圖顯示的就是一塊NVIDIA 芯片在45,000X放大倍數(shù)下的面目。 我們在下圖中用紅線框圍繞的部分就是該芯片的缺陷。一般這種缺陷都是在生產過程中造成的， 由于某種其他物質的原子混進高純度硅晶體中造成的。這臺機器能夠辨別出混入的這種原子的種類并且判斷可能是什么原因這些原子會進入到芯片的這個部分，從而 能采取措施避免這種情況的發(fā)生，改善成品率。 align=centerimg=450,462/img /align/alignalign=left當“所有”的缺陷都得到了修正之后，最終的設計被交付到代工廠進行投片生產，這時的產量就不會 像A0版本那么少了，但也不是最終的量產版本

18、，在前面驗證基本功無誤的情況下，這次生產的芯片要進行各種各樣的和正式上市產品相關的測試：產品兼容性，工 作溫度，外圍供電電路的穩(wěn)定性，信號完整性等等，直到產品能達到作為產品上市的程度，這時芯片生產方就可以投入量產了。 /alignalign=centerimg=450,430/img /alignalign=left在最后的這些測試過程中，要測試大量的GPU，方便期間，顯卡上面都做出了GPU的插座，一個個獨立的GPU芯 片只要插接在上面就能進行測試了。當然這些插座都是為特定的GPU芯片所設計的，只能來測試引腳定義相同的GPU。也許有朋友說，要是現(xiàn)在市面上的顯卡也 做成這種插座式的設計，并且能夠不斷進行升級該有多好，我們先不說每一款芯片針腳定義不同。假設這方面不是問題，那我們至少也要保證顯存有能力向新核心提 供數(shù)據(jù)的帶寬同步增長才有意義。所以說，顯卡上GPU插座的設計注定只能存在在實驗室。 /alignalign=centerimg=450,337 /icdesign_example/012.jpg/img/alignalign=left其實芯片設計過程中的插座原則也適用于其它產 品，在主板 芯片組 的測試過程中也很常見，瞧瞧上面這塊nFor