把學(xué)長給的DCTcode放到Keil上模擬將變數(shù)作記憶體位子的課件

1、DCT on 8051 coreDCT on 8051 core3/2把學(xué)長給的DCT code放到Keil上模擬。將變數(shù)作記憶體位子的分配。將asm code縮短至2000 B以下。Program Size: data=49.0 xdata=128 code=19213/2DCT vars and Test codeDCT vars and Test codememorymemory3/17將DCT的C code，透過Keil轉(zhuǎn)成 8051 assemble code，放到ModelSim上作pre-sim。透過Keil debugger支援的單步執(zhí)行，觀察wave的訊號(hào)。3/17ACALL

2、 (orig)ACALL需要兩個(gè)ins cycle去執(zhí)行，但是PC卻早了一個(gè)ins cycle跳去，且隨著ins cycle的增加而改變(+2)。ACALL (orig)ACALL需要兩個(gè)ins cycle把學(xué)長給的DCTcode放到Keil上模擬將變數(shù)作記憶體位子的課件ACALL (new)為了讓PC能delay一個(gè)ins cycle，把更新PC的地方多加個(gè)-2。(?)ACALL (new)為了讓PC能delay一個(gè)ins cyALU carry value (orig)Carry(C_out)在不對(duì)的T cycle時(shí)update。ALU carry value (orig)Carry(C_

3、ALU carry value (after)多設(shè)了一個(gè)暫存器(C_in_D)紀(jì)錄control訊號(hào)送達(dá)ALU前的carry。 (?)ALU carry value (after)多設(shè)了一個(gè)暫存以上兩個(gè)問題經(jīng)過修改後，ModelSim的simulation結(jié)果是正確的。Download到FPGA目前還是有問題。以上兩個(gè)問題經(jīng)過修改後，ModelSim的simulatio3/24Download to FPGA。跟Gary的TLM bus接起來。修改ACALL和ALU carry。3/24ACALL (last time)之前為了讓PC能delay一個(gè)ins cycle，把更新PC的地方多加個(gè)-

4、2。ACALL (last time)之前為了讓PC能delayACALL (now)把PC的conj訊號(hào)延後一個(gè)ins cycle。ACALL (now)把PC的conj訊號(hào)延後一個(gè)ins cALU carry value (last time)多設(shè)了一個(gè)暫存器(C_in_D)紀(jì)錄control訊號(hào)送達(dá)ALU前的carry。 ALU carry value (last time)多設(shè)了ALU carry value (now)將ALU carry改的和ALU output一樣，只有在T=5的時(shí)候才會(huì)接收，其他時(shí)間則擋住。ALU carry value (now)將ALU carr3/31On

5、 Xilinx3/314/14P51 memoryP51SysCtrlezIFFIFO_INFIFO_OUTAPP_CH4/14P51 memoryP51SysCtrlFIFO_ImemoryexampleezIFFIFO_INFIFO_OUTAPP_CHmemorymemoryexampleFIFO_INFIFO_OUTAP4/20memory的資料可以寫入並讀出來，但是總是有部分讀取的數(shù)值錯(cuò)誤。是 xilinx core gen產(chǎn)生的memory的問題4/20input & address options原本設(shè)定成non registered，這會(huì)造成write data時(shí)memory寫入

6、的data不穩(wěn)定之後改成 registered就解決了部份讀取數(shù)值錯(cuò)誤的問題了。input & address options原本設(shè)定成no因此又多一個(gè)問題， address registered會(huì)造成讀取data delay一個(gè)cycleinput address後要等一個(gè)cycle才會(huì)output出對(duì)應(yīng)的data。但是我的8051 core是設(shè)定成沒有那一個(gè)cycle delay的。因此又多一個(gè)問題， address registered會(huì)造5/12降低選擇器的複雜度，以解決訊號(hào)不穩(wěn)的問題。ROMRAMxRAM?MUXHost5/12ROMRAMxRAM?MUXHost修正DCT程式的錯(cuò)誤。目前FPGA裡是塞兩個(gè)8051 core。正在和gary的bus接起來作測(cè)試