單片機和FPGA的頻率特性測試儀的設(shè)計

1、【W(wǎng)ord版本下載可任意編輯】 單片機和FPGA的頻率特性測試儀的設(shè)計 1 引言 頻率特性是網(wǎng)絡(luò)的性能直觀反映。頻率特性測試儀是測量網(wǎng)絡(luò)的幅頻特性和相頻特性，并顯示相應(yīng)曲線的一種快速、方便、動態(tài)、直觀的測量儀器，可廣泛應(yīng)用于電子工程領(lǐng)域。 該測試儀以掃頻外差為基本原理，并以單片機和FPGA構(gòu)成的系統(tǒng)為控制，很好地完成對有源雙T網(wǎng)絡(luò)開展頻率在100 Hz100 kHz范圍內(nèi)的幅頻響應(yīng)和相頻響應(yīng)特性的測試，并實現(xiàn)在通用數(shù)字示波器上同時顯示幅頻和相頻響應(yīng)特性曲線。 2 系統(tǒng)設(shè)計方案 2.1 總體方案 該設(shè)計采用單片機和FPGA結(jié)合的方式。將輸出頻率可步進(jìn)的正弦信號的掃描信號源作為被測網(wǎng)絡(luò)的輸入信號V

2、i，則被測網(wǎng)絡(luò)的輸出信號Vo為頻率可步進(jìn)的信號。通過測量各頻率點的幅度就可得到Vo和Vi的有效值，兩者之比就是該點的幅度頻率響應(yīng)；對Vo和Vi開展過零比較、整形，再送到FPGA測量相位差。 Vi的上升沿啟動計數(shù)，Vo的上升沿停止計數(shù)，所得時間值與信號周期之比，就是該點的相位頻率響應(yīng)。此方案采用FPGA測量相位差，而且便于制作DDS掃描信號源。 2.2 掃頻信號源設(shè)計方案 該設(shè)計采用直接數(shù)字合成(DDS)信號源。DDS信號源是由數(shù)字量控制的頻率源，如圖 1所示，其具體實現(xiàn)過程是：將輸出波形一個完整周期的幅度值按相位步進(jìn)順序量化存儲于雙端口RAM中，按一定的地址間隔讀出，經(jīng)DA轉(zhuǎn)換成模擬信號，再經(jīng)

3、低通濾波器濾去DA轉(zhuǎn)換帶來的小臺階和數(shù)字電路產(chǎn)生的毛刺，即可獲得高精度、高純度的正弦信號。理論上只要累加器的位數(shù)足夠多，便可實現(xiàn)任意小的頻率步進(jìn)，且頻率分辨率很高，十分接近于連續(xù)變化。通過預(yù)設(shè)相位累加器初值可很方便地實現(xiàn)精細(xì)相位調(diào)節(jié)。 2.3 幅度測量模塊的方案 該模塊采用集成真有效值變換器件。測量被測信號的真有效值，然后將其換算為幅值。即可實現(xiàn)對正弦波的幅值測量。該方案硬件、軟件都很簡單，而且精度高，效果理想。 2.4 相位測量模塊的方案 該模塊采用相位一時間轉(zhuǎn)化法。兩個頻率相同、相位不同的正弦信號經(jīng)整形異或運算后產(chǎn)生脈寬為Tx、周期為T的方波,相位差與(TX/T)之間始終存在一一對應(yīng)關(guān)系。

4、因此無論頻率如何變化，只要測出(TxT)，相位差的大小也就確定。 3 理論分析與計算 3.1 DDS相關(guān)計算 由DDS原理可得： 式中，N為相位累加器位數(shù)，K為頻率控制字。 當(dāng)K=1時，可知DDS的輸出頻率為： 此即DDS的頻率分辨率。 (1)移相信號發(fā)生器部分DDS由于輸出級DA轉(zhuǎn)換器DAC0800的建立時間為100 ns，則時鐘頻率應(yīng)小于10 MHz，取時鐘頻率fout=8.388 608 MHz，相位累加器N=23bit，則： (2)掃頻信號部分DDS 由于FPGA片內(nèi)資源豐富，為保證足夠的掃頻精度，取參考時鐘頻率fclk為40 MHz。通過控制頻率控制字K的變化范圍，完全可以滿足DAC

5、0800的速度要求。 3.2 相位測量相關(guān)計算 由FPGA利用等精度法測得被測信號和基準(zhǔn)時鐘的頻率分別為f0、fCP，對被測信號鑒相后，由得到的相位差脈沖寬度T控制計數(shù)器計數(shù)，其計數(shù)值設(shè)為M，則被測信號的相位差為： (1)相位測量誤差計算 若讓計數(shù)器在1 s內(nèi)累計記數(shù)，則累計數(shù)：M1=Mf0，式(5)改為 其測量誤差為： (2)相位測量分辨率計算 數(shù)字移相信號發(fā)生器頻率范圍為20 Hz20 kHz，相位差測量范圍為0359，因此計數(shù)器時鐘頻率fclk至少為72 MHz，取fCP=100 MHz，由于計數(shù)器分辨率為1，對應(yīng)相位分辨率(f0=20 kHz時)： 4 系統(tǒng)整體框圖 系統(tǒng)設(shè)計發(fā)揮FPG

6、A穩(wěn)定、可靠、可編程的特點，讓FP-GA實現(xiàn)盡可能多的功能，從而減少模擬部分的工作，使整個設(shè)計更加可靠。系統(tǒng)整體框圖如圖2所示。 5.主要功能電路的設(shè)計 5.1掃頻信號輸出部分 雙T網(wǎng)絡(luò)掃頻，用AD637測量輸出信號電壓有效值再換算為幅值，送至示波器顯示。為保證DDS輸出信號純凈，在其輸出前加由LF356組成的低通濾波，截止頻率為300KHZ。具體電路如圖3所示。 5.2 示波器顯示部分 系統(tǒng)除實現(xiàn)LCD顯示外，還可借助示波器顯示曲線。為分別顯示幅頻和相頻特性曲線，用疊加直流電平的方法使兩種曲線顯示在示波器熒光屏適當(dāng)位置(示波器上方為幅頻曲線，下方為相頻曲線)。根據(jù)需要，亦可獨立顯示某一種曲線。幅度、相位數(shù)據(jù)均取256 bit，DA轉(zhuǎn)換采用DAC0800完成。圖4為共電路圖。 5.3 系統(tǒng)軟件的設(shè)計 軟件設(shè)計由C和Verilog HDL語言編寫完成，前者由單片機運行完成實時顯示、鍵值讀取、數(shù)據(jù)處理等系統(tǒng)的主控功能；后者寫入FPGA完成鍵盤掃描。 并在其中寫入濾波模塊對波形開展處理，DDS控制產(chǎn)生終波形的顯示并充當(dāng)單片機與外圍電路的橋梁。系統(tǒng)軟件流程如圖5所示。 6 結(jié)束語 系統(tǒng)很好地完成對有源雙T網(wǎng)絡(luò)開展100 Hz