半導體存儲器課件

1、關于半導體存儲器第1頁，共35頁，2022年，5月20日，1點58分，星期四9.1概述 主要要求： 了解半導體存儲器的作用、類型與特點。第2頁，共35頁，2022年，5月20日，1點58分，星期四 主要由與陣列、或陣列、輸出緩沖級等部分組成，為大規(guī)模組合邏輯電路。二、半導體存儲器的類型與特點 只讀存儲器(ROM，即Read-Only Memory)隨機存取存儲器(RAM，即Random Access Memory) 主要由地址譯碼器、存儲矩陣、讀 / 寫控制電路等部分組成，為大規(guī)模時序邏輯電路。 一、半導體存儲器的作用 存放二進制信息 ROM 是只讀存儲器，在正常工作時，其內存數據只能讀出，而

2、不能寫入。但斷電后其內部數據不會丟失。常用于存放一些不變的數據，如一些重要的常數、系統(tǒng)管理程序等。 RAM是隨機存取存儲器，既能讀出信息又能寫入信息。但斷電后其數據將丟失。它用于存放一些臨時數據和中間處理數據結果，如計算機內存。第3頁，共35頁，2022年，5月20日，1點58分，星期四主要要求： 理解 ROM 的電路結構、工作原理。 理解用 ROM 實現組合邏輯函數的方法。 9.2只讀存儲器（ROM）第4頁，共35頁，2022年，5月20日，1點58分，星期四按數據寫入方式不同分固定 ROM 可編程 ROM (Programmable ROM，簡稱 PROM) 可擦除可編程ROM (Eras

3、able PROM，簡稱EPROM) 其存儲數據在制造時確定，用戶不能改變。用于批量大的產品。 其存儲數據由用戶寫入。但只能寫一次。 用戶可以多次改寫存儲的數據。ROM 的類型及其特點 第5頁，共35頁，2022年，5月20日，1點58分，星期四9.2.1 ROM 的電路結構 由地址譯碼器、存儲距陣和輸出緩沖器組成 ROM 的電路結構圖 存儲器的存儲容量為 2n m 字位。第6頁，共35頁，2022年，5月20日，1點58分，星期四1. 電路組成 9.2.2 固定ROM 的工作原理 一、 二極管 ROMD0D1D2D344 二極管 ROM 結構圖 &A1A0字線信號位線輸出信號&11W3W2W

4、1W0 地址譯碼器。 A1 、 A0 為地址輸入端，W3 W0 為譯碼器輸出的 4 條字線。 存儲矩陣由二極管或門組成，D3 D0 為存儲矩陣輸出的 4 條位線。第7頁，共35頁，2022年，5月20日，1點58分，星期四1. 電路組成 一、 二極管 ROMD0D1D2D344 二極管 ROM 結構圖 &A1A0字線信號位線輸出信號&11W3W2W1W09.2.2 固定ROM 的工作原理 在 W3 W0 中任一個輸出高電平時，則在 D3 D0 4 條線上輸出一組 4 位二進制代碼，每組代碼表示一個字。第8頁，共35頁，2022年，5月20日，1點58分，星期四2. 讀數 一、 二極管 ROMD

5、0D1D2D344 二極管 ROM 結構圖 &A1A0字線信號位線輸出信號&11W3W2W1W09.2.2 固定ROM 的工作原理 當輸入一組地址碼時，則在ROM 的輸出端可讀出該地址碼對應的存儲內容。如A1 A0 = 0 0 時，則字線 W0 = A1 A0 = 1，其它字線都為 0，這時和W0 相連的兩個二極管導通，位線 D2 = 1、 D0= 1,而 D3 和D1 都為 0 ,在輸出端得到D3D2D1D0=0101數據輸出?？梢姡?. 交叉處接有二極管的相當于存儲 1，沒有接二極管的相當于存儲 0。2. 當某字線被選中時，相應存儲單元數據從位線D3 D0 輸出。第9頁，共35頁，2022

6、年，5月20日，1點58分，星期四4 4 存儲矩陣示意圖 W3W2W1W0D0D1D2D3字線位線交叉處的圓點 “ ”表示存儲 “1”；交叉處無圓點表示存儲 “0”。 交叉點的數目表示存儲器存儲容量。 存儲容量 字數 位數存儲矩陣可簡化表示為：字線數位線數第10頁，共35頁，2022年，5月20日，1點58分，星期四3. 輸出邏輯表達式 D0D1D2D344 二極管 ROM 結構圖 &A1A0字線信號位線輸出信號&11W3W2W1W0由此可看出， D3 D0都為最小項之和。最小項由譯碼器產生，而和項由或門產生。因此，二極管 ROM 是由譯碼器的與陣列和存儲矩陣的或陣列級聯(lián)而成的。第11頁，共3

7、5頁，2022年，5月20日，1點58分，星期四MOS 管 ROM 電路結構圖 二、 MOS 管 ROM有二極管的地方對應換成了NMOS管。第12頁，共35頁，2022年，5月20日，1點58分，星期四PROM 出廠時，全部熔絲都連通，全部存儲單元相當于存儲 1。用戶在編程時，可根據要求，借助編程工具將不需要存儲單元中的熔絲燒斷 即可。 熔絲燒斷后不可恢復，故 PROM 只能進行一次性編程。 二極管 ROM TTL - ROM MOS - ROM Wi Dj Wi Dj VCC Wi Dj +VDD 1熔絲熔絲熔絲9.2.3 可編程只讀存儲器( PROM )第13頁，共35頁，2022年，5月

8、20日，1點58分，星期四用一個特殊的浮柵 MOS 管替代熔絲。 用紫外線擦除信息的，稱為EPROM。 用電信號擦除信息的，稱為EEPROM，即E2PROM。 按擦除方式不同分 EPROM 只能整體擦除，擦除時間較長。 E2PROM 中的存儲單元可逐個擦除逐個改寫，它的編程和擦除都用電信號完成，速度比 EPROM 快得多。 9.2.4 可擦除可編程只讀存儲器( EPROM ) 第14頁，共35頁，2022年，5月20日，1點58分，星期四由于 PROM 中的地址譯碼器為固定的與陣列，輸出為輸入地址變量的全部最小項。存儲矩陣為可編程的或陣列，它輸出的為相應的輸入最小項的和，為標準與 或表達式。而

9、任何組合邏輯函數都可變換為標準與 - 或式，因此，用 PROM 可實現組合邏輯函數。 9.2.5 PROM 的應用第15頁，共35頁，2022年，5月20日，1點58分，星期四例 試用 PROM 構成一個 1 位全加器。解：(1) 設在第 i 位的二進制數相加，輸入變量為被加數 Ai 、 加數Bi，低位來的進位數為Ci-1。輸出為本位和Si 、向 相鄰高位的進位數為 Ci。由此可列出全加器的真值表。1111110011101010100110110010100110000000CiSiCi-1BiAi輸 出輸入第16頁，共35頁，2022年，5月20日，1點58分，星期四Ai1BiCi-11m

10、0m1m2m3m4m5m6m7地址譯碼器CiSi(2) 畫出用 PROM 實現的邏輯圖第17頁，共35頁，2022年，5月20日，1點58分，星期四9.3 隨機存取存儲器 主要要求： 理解 RAM 的電路結構和工作原理。 理解 RAM 的擴展存儲容量的方法。 第18頁，共35頁，2022年，5月20日，1點58分，星期四 RAM 的電路結構 9.3.1 RAM 的電路結構 為了能方便地選擇到存儲器中的任一個存儲單元，將地址譯碼器分為行、列地址譯碼器，然后根據行、列地址去選通相應的存儲單元進行讀出或寫入數據。第19頁，共35頁，2022年，5月20日，1點58分，星期四 RAM 的電路結構 由于

11、單片 ROM 的存儲容量是很有限的，往往不能滿足計算機和其它信息處理系統(tǒng)的要求，因此，需用多片 RAM 來擴展存儲容量。因此，在每片 RAM 上設有片選端和讀/寫控制端。9.3.1 RAM 的電路結構第20頁，共35頁，2022年，5月20日，1點58分，星期四 RAM 的電路結構 輸入 / 輸出線數多少取決于每個地址中寄存器的位數。如在512 4 位的 RAM 中 ，每個地址中有 4 個存儲單元，所以有 4 條 I / O 線。9.3.1 RAM 的電路結構第21頁，共35頁，2022年，5月20日，1點58分，星期四 RAM 的電路結構 在 RAM中存儲單元被排列成矩陣的形式，所以稱為存儲

12、矩陣。每個存儲單元只有被行輸出線和列輸出線同時選中的才能被訪問。存儲單元可以是靜態(tài)的，也可以是動態(tài)的。9.3.1 RAM 的電路結構第22頁，共35頁，2022年，5月20日，1點58分，星期四RAM 與 ROM 的比較 相同處 都含有地址譯碼器和存儲矩陣 尋址原理相同 相異處 ROM 的存儲矩陣是或陣列，是組合邏輯電路。 ROM 工作時只能讀出不能寫入。掉電后數據 不會丟失。 RAM 的存儲矩陣由觸發(fā)器或動態(tài)存儲單元構 成， 是時序邏輯電路。RAM 工作時能讀出， 也能寫入。讀或寫由讀 / 寫控制電路進行控制。 RAM 掉電后數據將丟失。第23頁，共35頁，2022年，5月20日，1點58分

13、，星期四9.3.2 RAM 中的存儲單元六管 CMOS 靜態(tài) 存儲 單元 一、靜態(tài)隨機存取存儲器（SRAM）的存儲單元 由V1、V2和V3、V4兩個CMOS 反相器輸出和輸入交叉耦合組成的基本觸發(fā)器，可用來存儲一位二進制信息。1. 電路組成第24頁，共35頁，2022年，5月20日，1點58分，星期四六管 CMOS 靜態(tài) 存儲 單元 一、 靜態(tài)隨機存取存儲器（SRAM）的存儲單元 V5、V6為由行線 X 控制的門控管。 V7、V8為由列線 Y 控制的門控管。9.3.2 RAM 中的存儲單元1. 電路組成第25頁，共35頁，2022年，5月20日，1點58分，星期四六管 CMOS 靜態(tài) 存儲 單

14、元 一、靜態(tài)隨機存取存儲器（SRAM）的存儲單元2. 工作原理9.3.2 RAM 中的存儲單元讀操作： 在X=1、Y=1時，V5、V6和V7、V8都導通，觸發(fā)器和位線接通，數據線和位線也接通，這時，觸發(fā)器中存儲的數據通過數據線讀出。第26頁，共35頁，2022年，5月20日，1點58分，星期四六管 CMOS 靜態(tài) 存儲 單元 一、靜態(tài)隨機存取存儲器（SRAM）的存儲單元2. 工作原理9.3.2 RAM 中的存儲單元寫操作： 在 X=1、Y=1 時，將要寫入存儲單元的數據送到數據線D 和 D 上。如寫數據 1時，由于 V7、V5 導通，D=1 通過這兩個 MOS 管送到 Q 端；由于 V8、V6

15、 導通，D=0 送到 Q 端，使 V1 截止、V3 導通，這時 Q = D = 1、Q = D = 0，觸發(fā)器置 1，表示輸入的數據 D = 1 已被寫入存儲單元。第27頁，共35頁，2022年，5月20日，1點58分，星期四 二、動態(tài)隨機存取存儲器（DRAM）的存儲單元9.3.2 RAM 中的存儲單元 靜態(tài) RAM 存儲單元的主要缺點是靜態(tài)功耗大，使集成度受到限制，采用動態(tài) MOS RAM 可克服這個缺點。動態(tài) RAM 存儲單元是利用 MOS 管柵極與源極之間的高阻抗及柵極電容來存儲信息的。由于電容存在漏電，柵極電容上存儲的信息不可能長期保存，為了防止信息丟失，必須定時給電容補充電荷。第28

16、頁，共35頁，2022年，5月20日，1點58分，星期四四管 MOS 動態(tài) 存儲 單元 二、動態(tài)隨機存取存儲器（DRAM）的存儲單元 C1、C2為 MOS 管的柵極輸入電容，數據以電荷的形式存儲在 C1、C2 上。9.3.2 RAM 中的存儲單元第29頁，共35頁，2022年，5月20日，1點58分，星期四二、動態(tài)隨機存取存儲器（DRAM）的存儲單元單管 MOS 動態(tài)存儲單元 9.3.2 RAM 中的存儲單元第30頁，共35頁，2022年，5月20日，1點58分，星期四9.3.3 RAM 的擴展 (一) RAM的位擴展如一片 RAM 的字數已夠用，而每個字的位數不夠用，則采用位擴展的方法來擴展

17、每個字的位數。其方法是將各片 RAM 的 地址輸入端、讀/寫控制端 R/W 和片選端 CS 對應地并接在一起。RAM 的 位 擴 展 接 法 第31頁，共35頁，2022年，5月20日，1點58分，星期四RAM的字擴展接法 (二) RAM的字擴展如一片RAM的位數已夠用，而字數不夠用，則采用字擴展的方法來擴展存儲器的字數。字擴展通常需用外加譯碼器來控制芯片的片選輸入信號 CS 實現。如字數和位數都不夠用，則可將字數和位數同時進行擴展，便組成了大容量的存儲器。第32頁，共35頁，2022年，5月20日，1點58分，星期四半導體存儲器由許多存儲單元組成，每個存儲單元可存儲一位二進制數 。根據存取功能的不同，半導體存儲器分為只讀存儲器(ROM)和隨機存取存儲器(RAM)，兩者的存儲單元結構不同。ROM 屬于大規(guī)模組合邏輯電路，RAM 屬于大規(guī)模時序邏輯電路。本 章 小 結第33頁，共35頁，2022年，5月20日，1點58分，星期四ROM 用于存放固定不變的數據，存儲內容不能隨意改寫。工作時，只能根據地址碼讀出數據。斷電后其數