數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書

1、實(shí)驗(yàn)須知1、實(shí)驗(yàn)前，必須認(rèn)真閱讀實(shí)驗(yàn)指導(dǎo)書，分析掌握實(shí)驗(yàn)電路的元件原理。2、使用本實(shí)驗(yàn)箱前必須了解其性能，操作方法及注意事項(xiàng)，特別是電源的正負(fù)極不能接反，電壓值不能超過規(guī)定的范圍。3、實(shí)驗(yàn)時(shí)，接線要認(rèn)真，特別應(yīng)注意電路的輸出切勿與電源線或地線短路。4、實(shí)驗(yàn)時(shí)，應(yīng)注意元器件有無發(fā)燙、異味、冒煙，若發(fā)現(xiàn)應(yīng)立即關(guān)斷電源，保持現(xiàn)場(chǎng)并報(bào)告指導(dǎo)老師。找出原因，排除故障，經(jīng)指導(dǎo)老師同意后再繼續(xù)實(shí)驗(yàn)。5、實(shí)驗(yàn)過程中，需要改動(dòng)接線時(shí)，應(yīng)先關(guān)斷電源后才能拆、接連線。6、實(shí)驗(yàn)完畢整理數(shù)據(jù)，經(jīng)指導(dǎo)老師同意后，可關(guān)斷電源拔出電源插頭，拆除連線，并整理好放在實(shí)驗(yàn)箱內(nèi)。7、每位同學(xué)必須按要求獨(dú)立完成實(shí)驗(yàn)報(bào)告。數(shù)字邏輯實(shí)驗(yàn)指

2、導(dǎo)書目 錄實(shí)驗(yàn)一 邏輯門電路功能測(cè)試1實(shí)驗(yàn)二 組合邏輯電路分析與實(shí)現(xiàn) 3實(shí)驗(yàn)三 時(shí)序邏輯電路分析和設(shè)計(jì) 7實(shí)驗(yàn)四 電子秒表的電路實(shí)現(xiàn) 10附 錄 14數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書實(shí)驗(yàn)一 邏輯門電路功能測(cè)試、實(shí)驗(yàn)?zāi)康?、掌握數(shù)字電路實(shí)驗(yàn)儀的使用；2、熟悉門電路邏輯功能。二、實(shí)驗(yàn)儀器及材料l、DJ-SG數(shù)字邏輯實(shí)驗(yàn)儀；2、器件74LS0074LS08二輸入端四與非門1片l片l片l片二輸入端四與門二輸入端四異或門六反相器74LS8674LS04三、預(yù)習(xí)要求l、復(fù)習(xí)門電路工作原理及相應(yīng)邏輯表達(dá)式。2、熟悉所用集成電路的引線位置及各引線用途。四、實(shí)驗(yàn)內(nèi)容與步驟 Vcc照附錄熟識(shí)各管腳的功能。（一）測(cè)試門電路邏輯功

3、能真值表，并填入測(cè)試結(jié)果，寫出邏輯表達(dá)式。（二）實(shí)現(xiàn)其它邏輯門的功能1、按圖 11 和圖 12 組成邏輯電路。測(cè)試輸出與輸入的邏輯關(guān)系并列出真值表。填寫實(shí)驗(yàn)結(jié)果。寫出表達(dá)式。1數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書圖圖2、利用與非門組成下列邏輯門電路，畫出電路。列出真值表并填寫測(cè)試結(jié)果。（1（2（3 Z A B A BZ A B A B Z A B A B A B （4 Z A B AB AB五、報(bào)告要求整理實(shí)驗(yàn)數(shù)據(jù)，根據(jù)實(shí)驗(yàn)結(jié)果及觀察到的現(xiàn)象回答下列問題：1、與非門什么情況下輸出高電平？什么情況下輸出低電平？與非門中不用的輸入端應(yīng)如何處理？2、圖 11 和圖 12 所示電路的邏輯功能是否相同？試用邏輯代數(shù)的公式

4、進(jìn)行驗(yàn)證，哪個(gè)電路結(jié)構(gòu)較合理？2數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書實(shí)驗(yàn)二 組合邏輯電路分析與實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康模ㄒ唬┱莆战M合邏輯電路的分析方法；（二）驗(yàn)證半加器和全加器的邏輯功能；（三）了解二進(jìn)制數(shù)的運(yùn)算規(guī)律；（四）掌握常用組合邏輯電路的使用。二、實(shí)驗(yàn)器材（一）DJ-SD 數(shù)字邏輯實(shí)驗(yàn)儀（二）集成塊74LS0074LS0474LS862 片1 片1 片2 輸入四與非門六反向器2 輸入四異或門三、實(shí)驗(yàn)內(nèi)容與步驟1、分析半加器的邏輯功能（1）用與非門和非門組成半加器，寫出圖 2-1 所示電路的邏輯表達(dá)式，根據(jù)邏輯表達(dá)式列出真值表（表2-1 2-2）看能否簡(jiǎn)化。測(cè)試半加器的邏輯功能，將測(cè)試結(jié)果填入表 2-2，并與表

5、2-1比較，測(cè)試完畢后電路保留不動(dòng)。（2）用異或門組成半加器圖 2-3 為用異或門組成的半加器，測(cè)試其邏輯功能，并將測(cè)試結(jié)果填入表 2-3，電路保留。X =1X =2X =3S =C=i圖3數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書表 A0011B0101XXXCS123i圖 表AB0101CSi0011圖 表 AB00010111CiS4數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書2、分析全加器的邏輯功能用上述兩個(gè)半加器組成全加器，原理圖如圖 2-4。測(cè)試其邏輯功能。并將測(cè)試結(jié)果填入表 2-4。圖 表 A00110011BCCSiii - 1ii01010101000011115數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書四、報(bào)告要求（一）整理實(shí)驗(yàn)數(shù)據(jù)、圖表，并對(duì)實(shí)

6、驗(yàn)結(jié)果進(jìn)行分析討論。（二）總結(jié)組合邏輯電路的分析方法和設(shè)計(jì)方法。五、預(yù)習(xí)要求（一）掌握組合邏輯電路的分析方法和設(shè)計(jì)方法。設(shè)計(jì)出表決器電路，在實(shí)驗(yàn)時(shí)驗(yàn)證。（二）復(fù)習(xí)半加器、全加器的工作原理。6數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書實(shí)驗(yàn)三 時(shí)序邏輯電路分析和設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握常用時(shí)序電路分析、設(shè)計(jì)及測(cè)試方法。2、訓(xùn)練獨(dú)立進(jìn)行實(shí)驗(yàn)的技能。二、實(shí)驗(yàn)器材74LS11274LS74雙 J-K 觸發(fā)器雙 D觸發(fā)器2 片2 片1 片74LS00二輸入端四與非門三、實(shí)驗(yàn)原理計(jì)數(shù)器是最典型的時(shí)序電路之一。它可對(duì)脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)。計(jì)數(shù)器的種類繁多，分類方法也有多種，例如，按進(jìn)位數(shù)值來分類，可分為二進(jìn)制異步計(jì)數(shù)器；按計(jì)數(shù)過程中計(jì)

7、數(shù)器數(shù)字的增減來分類，可以分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器等。圖 3-1為異步二進(jìn)制加法計(jì)數(shù)器，由 JK 觸發(fā)器構(gòu)成。除第一級(jí)觸發(fā)器由計(jì)數(shù)脈沖CP 直接驅(qū)動(dòng)外，其它各級(jí)觸發(fā)器的動(dòng)作都要由其前一級(jí)觸發(fā)器 Q 的狀態(tài)變化來確定，可見這些觸發(fā)器的動(dòng)作時(shí)間各異。計(jì)數(shù)器由 輸入負(fù)脈沖置零后，計(jì)數(shù)脈沖從 CP 端RD輸入，第一個(gè)計(jì)數(shù)脈沖輸入后，計(jì)數(shù)器狀態(tài)均為 Q Q Q Q = 0001，隨著計(jì)數(shù)脈沖的繼4 3 2 1為 1111。第十六個(gè)脈沖輸入后，計(jì)數(shù)器恢復(fù)起始狀態(tài)0000，并在R 端送出一個(gè)進(jìn)位脈D沖。如果繼續(xù)輸入脈沖，則重復(fù)上述過程。異步二進(jìn)制減法計(jì)數(shù)器的計(jì)數(shù)過程是每輸入一個(gè) CP 1設(shè)計(jì)數(shù)

8、器原狀態(tài)為 0000 CP 1111 CP 脈沖后，變?yōu)?1110依次類推。 與Q后級(jí)的 CP 連接。用的寄存器型計(jì)數(shù)器有環(huán)形計(jì)數(shù)器。7數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書圖 3-2是由 74LS74觸發(fā)器組成的環(huán)形計(jì)數(shù)器。第四級(jí)的 端與第一級(jí)的 1D端相CP 1000010000100001（有效狀態(tài)）中循環(huán)，但工作時(shí)，必須先用啟動(dòng)脈沖（清零、置1）將計(jì)數(shù)器置入有效狀態(tài)。由于不能自啟動(dòng)，倘若由于電源故障可信號(hào)干擾，使電路進(jìn)入非使用狀態(tài) （無異步二 - 十進(jìn)制加法計(jì)數(shù)器如圖 3-3所示。它由兩片 74LS112雙 J-K 觸發(fā)器和一片 74LS00二輸入端四與非門組成。前九個(gè)計(jì)數(shù)脈沖輸入后計(jì)數(shù)器的狀態(tài)變化與異步

9、二進(jìn)制數(shù)據(jù)相同；當(dāng)?shù)谑畟€(gè)脈沖輸入后，計(jì)數(shù)器狀態(tài)恢復(fù)為 0000，并從 端送出一個(gè)進(jìn)QD位脈沖。四、預(yù)習(xí)要求1、預(yù)習(xí)有關(guān)計(jì)數(shù)器部分內(nèi)容。2、擬出各實(shí)驗(yàn)內(nèi)容所需的測(cè)試記錄表格。3、熟悉實(shí)驗(yàn)所用各集成塊的邏輯功能，及引腳排列圖。五、實(shí)驗(yàn)內(nèi)容及步驟1、異步二進(jìn)制計(jì)數(shù)器（1）按圖 3-1接線。圖 （2）Q1、Q2、Q3、Q4 四個(gè)輸出端分別接發(fā)光管二極管顯示；（3）由 CP 端輸入單脈沖，測(cè)試并記錄 Q1Q4 端狀態(tài)及波形。（4）試將異步二進(jìn)制加法計(jì)數(shù)改為減法計(jì)數(shù)，參考加法計(jì)數(shù)器，要求實(shí)驗(yàn)并記錄。8數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書2、自循環(huán)移位寄存器 環(huán)形計(jì)數(shù)器。按圖 3-2接線，將 A、B、C、D置為 1000，用

10、單脈沖計(jì)數(shù)，記錄各觸發(fā)器狀態(tài)。圖3、異步二十進(jìn)制加法計(jì)數(shù)器（1QQQQCP端接連續(xù)脈沖或單脈CABD沖。（2）在 CP端接連續(xù)脈沖，觀察 CP、Q、Q、Q、Q的波形。CABD（3）畫出 CP、Q、Q、Q、Q的波形。CABD圖 六、實(shí)驗(yàn)報(bào)告1、畫出實(shí)驗(yàn)內(nèi)容要求的波形及記錄表格。2、總結(jié)時(shí)序電路特點(diǎn)。9數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書實(shí)驗(yàn)四 電子秒表的電路實(shí)現(xiàn)一、實(shí)驗(yàn)?zāi)康?、學(xué)習(xí)數(shù)字電路中基本RS觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、時(shí)鐘發(fā)生器及計(jì)數(shù)、譯碼顯示等單元電路的綜合應(yīng)用。2、學(xué)習(xí)電子秒表的調(diào)試方法。二、實(shí)驗(yàn)設(shè)備及器件1、5V直流電源3、數(shù)字萬用表5、單次脈沖源7、邏輯電平開關(guān)9、譯碼顯示器2、雙蹤示波器4、數(shù)字頻率計(jì)

11、6、連續(xù)脈沖源8、邏輯電平顯示器10、74LS002 5551 74LS903電位器、電阻、電容若干三、實(shí)驗(yàn)原理圖 41為電子秒表的電原理圖。按功能分成四個(gè)單元電路進(jìn)行分析。圖 41 電子秒表原理圖10數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書1、基本 RS觸發(fā)器圖 41中單元 I為用集成與非門構(gòu)成的基本 RS器，有直接置位、復(fù)位的功能。它的一路輸出Q作為單穩(wěn)態(tài)觸發(fā)器的輸入，另一路輸出Q作為與非門 5的輸入控制信號(hào)。按動(dòng)按鈕開關(guān) K 1輸出Q1；門 2輸2出 Q0，K復(fù)位后 Q、Q狀態(tài)保持不變。再按動(dòng)按鈕開關(guān) K ,則 Q由 0變?yōu)?1，門 5開21啟, 為計(jì)數(shù)器啟動(dòng)作好準(zhǔn)備。Q由 1變 0，送出負(fù)脈沖，啟動(dòng)單穩(wěn)態(tài)觸

12、發(fā)器工作?；?RS觸發(fā)器在電子秒表中的職能是啟動(dòng)和停止秒表的工作。2、單穩(wěn)態(tài)觸發(fā)器圖 412為各點(diǎn)波形圖。單穩(wěn)態(tài)觸發(fā)器的輸入觸發(fā)負(fù)脈沖信號(hào)V 由基本 RS觸發(fā)器Q端提供，輸出負(fù)脈沖ViO通過非門加到計(jì)數(shù)器的清除端 R。靜態(tài)時(shí)，門4應(yīng)處于截止?fàn)顟B(tài)，故電阻R必須小于門的關(guān)門電阻 R 。定時(shí)元件 RC取值不同，輸出脈沖寬度也不同。當(dāng)觸發(fā)脈沖寬度小于Off輸出脈沖寬度時(shí)，可以省去輸入微分電路的 R 和 C 。PP單穩(wěn)態(tài)觸發(fā)器在電子秒表中的職能是為計(jì)數(shù)器提供清零信號(hào)。3、時(shí)鐘發(fā)生器圖 41中單元為用 555定時(shí)器構(gòu)成的多諧振蕩器，是一種性能較好的時(shí)鐘源。調(diào)節(jié)電位器 R ，使在輸出端3獲得頻率為 50H

13、Z的矩形波信號(hào)，當(dāng)基本RS觸發(fā)器WQ1時(shí)，門5開啟，此時(shí)50HZ脈沖信號(hào)通過門 5作為計(jì)數(shù)脈沖加于計(jì)數(shù)器的計(jì)數(shù)輸入端 CP。24、計(jì)數(shù)及譯碼顯示二 -五 -十 進(jìn)制加法計(jì)數(shù)器 74LS90構(gòu)成電子秒表的計(jì)數(shù)單元，如圖 41中單元所示。其中計(jì)數(shù)器接成五進(jìn)制形式，對(duì)頻率為 50HZ的時(shí)鐘脈沖進(jìn)行五分頻，在輸出端 Q 取得周期為 0.1SD接成 8421碼十進(jìn)制形式，其輸出端與實(shí)驗(yàn)裝置上譯碼顯示單元的相應(yīng)輸入端連接，可顯示 0.10.9秒；19.9秒計(jì)時(shí)。通 過 改 變 計(jì)數(shù)器及計(jì)數(shù)器的連接，可將其接成 60進(jìn)制和 12進(jìn)制。注：集成異步計(jì)數(shù)器 74LS9074LS90是異步二 -五 -十 進(jìn)制加法

14、計(jì)數(shù)器，它既可以作二進(jìn)制加法計(jì)數(shù)器，又可以作五進(jìn)制和十進(jìn)制加法計(jì)數(shù)器。圖 43為 74LS90引腳排列，表 41為功能表。通過不同的連接方式，74LS90 R(1)、0R(2)對(duì)計(jì)數(shù)器清零，借助 S(1)、S(2)將計(jì)數(shù)器置 9。其具體功能詳述如下：099（1）計(jì)數(shù)脈沖從 CP輸入，Q作為輸出端，為二進(jìn)制計(jì)數(shù)器。1A（2）計(jì)數(shù)脈沖從 CP輸入，QQQ作為輸出端，為異步五進(jìn)制加法計(jì)數(shù)器。2D C B（3）若將 CP和 Q相連，計(jì)數(shù)脈沖由CP輸入，Q、Q、Q、Q作為輸出端，2A1DCBA11數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書則構(gòu)成異步 8421碼十進(jìn)制加法計(jì)數(shù)器。（4）若將 CP與 Q相連，計(jì)數(shù)脈沖由CP輸入，Q

15、、Q、Q、Q作為輸出端，1D2ADCB則構(gòu)成異步 5421碼十進(jìn)制加法計(jì)數(shù)器。（5）清零、置 9功能。a) 異步清零當(dāng) R(1)R(2)1S(1)S(2)0 QQQQ0099DCBA0000。b) 置 9功能當(dāng) S(1)、S(2)均為“1R(1)、R(2)中有“0”時(shí)，實(shí)現(xiàn)置 9功能，即 QQQQ9900DCBA1001。圖 42單穩(wěn)態(tài)觸發(fā)器波形圖圖 43 74LS90引腳排列表 4-1 74LS90的功能表入 輸 出二進(jìn)制計(jì)數(shù)五進(jìn)制計(jì)數(shù)00Q十進(jìn)制計(jì)數(shù)B8421BCD碼00十進(jìn)制計(jì)數(shù)保 持11不 變12數(shù)字邏輯實(shí)驗(yàn)指導(dǎo)書四、實(shí)驗(yàn)內(nèi)容由于實(shí)驗(yàn)電路中使用器件較多，實(shí)驗(yàn)前必須合理安排各器件在實(shí)驗(yàn)裝

16、置上的位置，使電路邏輯清楚，接線較短。基本 RS 觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、時(shí)鐘發(fā)生器及計(jì)數(shù)器的邏輯功能，待各單元電路工作這樣的測(cè)試方法有利于檢查和排除故障，保證實(shí)驗(yàn)順利進(jìn)行。1、基本 RS 觸發(fā)器的測(cè)試2、單穩(wěn)態(tài)觸發(fā)器的測(cè)試（1）靜態(tài)測(cè)試用數(shù)字萬用電壓表測(cè)量 A、B、D、F 各點(diǎn)電位值。記錄之。（2）動(dòng)態(tài)測(cè)試輸入端接 1KHz 連續(xù)脈沖源，用示波器觀察并描繪D V F V ）波形，如果0D單穩(wěn)輸出脈沖持續(xù)時(shí)間太短，難以觀察，可適當(dāng)加大微分電容 C（如改為 0.1）待測(cè)試完畢，再恢復(fù) 4700p。3、時(shí)鐘發(fā)生器的測(cè)試用示波器觀察輸出電壓波形并測(cè)量其頻率，調(diào)節(jié) R ，使輸出矩形波頻率為 50Hz。W

17、4、計(jì)數(shù)器的測(cè)試（1）計(jì)數(shù)器接成五進(jìn)制形式，R (1)R(2)S (1)S (2)接邏輯開關(guān)輸出插口，OO9CP 接單次脈沖源,CP 接高電平“1Q Q 接實(shí)驗(yàn)設(shè)備上譯碼顯示輸入端 D、C、B、A，921DA按表 21 測(cè)試其邏輯功能，記錄之。（2） 計(jì)數(shù)器及計(jì)數(shù)器接成 8421 碼十進(jìn)制形式，同內(nèi)容（1）進(jìn)行邏輯功能測(cè)試。記錄之。（3） 將計(jì)數(shù)器、級(jí)連，進(jìn)行邏輯功能測(cè)試。記錄之。5、電子秒表的整體測(cè)試各單元電路測(cè)試正常后，按圖 41 把幾個(gè)單元電路連接起來，進(jìn)行電子秒表的總體測(cè)試。先按一下按鈕開關(guān) K ，此時(shí)電子秒表不工作，再按一下按鈕開關(guān)K ，則計(jì)數(shù)器清零21后便開始計(jì)時(shí)，觀察數(shù)碼管顯示計(jì)數(shù)情況是否正常，如不需要計(jì)時(shí)或暫停計(jì)時(shí)，按一下開關(guān) K ，計(jì)時(shí)立即停止，但數(shù)碼管保留所計(jì)時(shí)之值。26、電子秒表準(zhǔn)確度的測(cè)試?yán)秒娮隅娀蚴直淼拿胗?jì)時(shí)