2023年9月份考試計(jì)算機(jī)組成原理第一次作業(yè)

1、2023年 9月份考試計(jì)算機(jī)組成原理第一次作業(yè)一、單項(xiàng)選擇題(本大題共 100分,共 40 小題,每題 2.5 分1. 目前的計(jì)算機(jī),從原理上講 ( 。 A. 指令以二進(jìn)制形式存放,數(shù)據(jù)以十進(jìn) 制形式存放 B. 指令以十進(jìn)制形式存放,數(shù)據(jù)以二進(jìn)制形式存放 C. 指令和數(shù) 據(jù)都以二進(jìn)制形式存放 D. 指令和數(shù)據(jù)都以十進(jìn)制形式存放2. 假設(shè)十進(jìn)制數(shù)據(jù)為 137.625,那么其二進(jìn)制數(shù)為(。 A. 10001001.11 B. 10001001.101 C. 10001011.101 D. 1011111.1013. EPROM是指 ( 。 A. 讀寫(xiě)存儲(chǔ)器 B. 只讀存儲(chǔ)器 C. 可編程的只讀存儲(chǔ)

2、器 D. 光擦除可編程的只讀存儲(chǔ)器4. 一張 CD -ROM 光盤(pán)的存儲(chǔ)容量可達(dá) ( MB。 A. 400 B. 600 C. 200 D. 4005. 完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括 ( . A. 運(yùn)算器、存儲(chǔ)器、控制器 B. 外部設(shè)備和 主機(jī) C. 主機(jī)和實(shí)用程序 D. 配套的硬件設(shè)備和軟件系統(tǒng)6. 同步控制是 ( . A. 只適用于 CPU 控制的方式 B. 只適用于外圍設(shè)備控制的 方式 C. 由統(tǒng)一時(shí)序信號(hào)控制的方式 D. 所有指令控制時(shí)間都相同的方式7. 在小型或微型計(jì)算機(jī)里,普遍采用的字符編碼是 ( 。 A. BCD碼 B. 16進(jìn) 制 C. 格雷碼 D. ASC碼8. 長(zhǎng)度相同但格式不同

3、的兩種浮點(diǎn)數(shù),假設(shè)前者階碼長(zhǎng)、尾數(shù)短,后者階碼 短、尾數(shù)長(zhǎng),其他規(guī)定均相同,那么它們可表示的數(shù)的范圍和精度為:( 。 A. 兩者可表示的數(shù)的范圍和精度相同 B. 前者可表示的數(shù)的范圍大但精度低 C. 后者可表示的數(shù)的范圍大且精度高 D. 前者可表示的數(shù)的范圍大且精度高9. 某 SRAM 存儲(chǔ)器芯片的存儲(chǔ)容量為 8K12位,那么它的地址線(xiàn)為 ( 。 A. 11 B. 12 C. 13 D. 1410. 軟磁盤(pán)、硬磁盤(pán)、磁帶機(jī)、光盤(pán)屬于 ( 設(shè)備 A. 遠(yuǎn)程通信 B. 外存儲(chǔ)器 C. 內(nèi)存儲(chǔ)器 D. 人機(jī)界面的 I/O11. 試題內(nèi)容:設(shè)變址存放器為 X, 形式地址為 D, (X 表示存放器 X

4、的內(nèi)容 , 這 種尋址方式的有效地址為 ( . A. EA=(X+D B. EA=(X+(D C. EA=(X+D D. EA=(X+(D12. 目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于 ( . A. 巨型機(jī) B. 中型機(jī) C. 小型 機(jī) D. 微型機(jī)13. 以下數(shù)中最小的數(shù)為: ( A. (101001 2 B. (528C. (101001 BCDD.(281614. 計(jì)算機(jī)硬件能直接執(zhí)行的只有 ( A. 符號(hào)語(yǔ)言 B. 機(jī)器語(yǔ)言 C. 匯編語(yǔ)言 D. 機(jī)器語(yǔ)言和匯編語(yǔ)言15. 運(yùn)算器雖有許多部件組成 , 但核心局部是 ( . A. 數(shù)據(jù)總線(xiàn) B. 算術(shù)邏輯運(yùn) 算單元 C. 多路開(kāi)關(guān) D. 累加存

5、放器16. 采用虛擬存儲(chǔ)器的主要目的是 ( 。 A. 提高主存儲(chǔ)器的存取速度 B. 擴(kuò)大 存儲(chǔ)器空間,并能進(jìn)行自動(dòng)管理; C. 提高外存儲(chǔ)器的存取速度 D. 擴(kuò)大外存 儲(chǔ)器的存儲(chǔ)空間17. 在主存和 CPU 之間增加 CACHE 存儲(chǔ)器的目的是 ( 。 A. 增加內(nèi)存容量 B. 提高內(nèi)存可靠性 C. 解決 CPU 和主存之間的速度匹配問(wèn)題 D. 增加內(nèi)存容量, 同時(shí)加快存取速度18. 磁盤(pán)驅(qū)動(dòng)器向盤(pán)片磁層記錄時(shí)采用 ( 方式寫(xiě)入 . A. 并行 B. 串行 C. 并 串行 D. 串并行19. x=+0.1011, y=+0.0110,那么用補(bǔ)碼運(yùn)算 x-y補(bǔ) =( A. 0.0101 B. 0

6、.0001C. 1.1011 D. 1.111120. 動(dòng)態(tài) RAM 利用(。 A. 電容存儲(chǔ)信息 B. 觸發(fā)器存儲(chǔ)信息 C. 門(mén)電路存 儲(chǔ)信息 D. 存放器存儲(chǔ)信息21. 采用 DMA 方式傳送數(shù)據(jù)時(shí),每傳送一個(gè)數(shù)據(jù)要占用 ( 的時(shí)間。 A. 一個(gè)指 令周期 B. 一個(gè)機(jī)器周期 C. 一個(gè)時(shí)鐘周期 D. 一個(gè)存儲(chǔ)周期22. 郵局把信件進(jìn)行自動(dòng)分揀 , 使用的計(jì)算機(jī)技術(shù)是 ( A. 機(jī)器翻譯 B. 自然 語(yǔ)言理解 C. 機(jī)器證明 D. 模式識(shí)別23. 算術(shù)右移指令執(zhí)行的操作是 ( A. 符號(hào)位填 0, 并順次右移 1位 , 最低位移 至進(jìn)位標(biāo)志位 B. 符號(hào)位不變 , 并順次右移 1位 , 最

7、低位移至進(jìn)位標(biāo)志位 C. 進(jìn) 位標(biāo)志位移至符號(hào)位 , 順次右移 1位 , 最低位移至進(jìn)位標(biāo)志位 D. 符號(hào)位填 1, 并 順次右移 1位 , 最低位移至進(jìn)位標(biāo)志位24. DMA傳送通常在(。 A. 外設(shè)與 CPU 之間進(jìn)行 B. 外設(shè)與主存之間進(jìn)行 C. 外設(shè)與主機(jī)之間進(jìn)行 D. 外設(shè)與存放器之間進(jìn)行25. 某單片機(jī)的系統(tǒng)程序 , 不允許用戶(hù)在執(zhí)行時(shí)改變 , 那么可以選用 ( 作為存儲(chǔ)芯 片 . A. SRAM B. EPROM C. Cache D. 輔助存儲(chǔ)器26. 運(yùn)算器的主要功能是進(jìn)行 ( _。 A. 邏輯運(yùn)算 B. 算術(shù)運(yùn)算 C. 邏輯運(yùn)算 和算術(shù)運(yùn)算 D. 只作加法27. 在微型機(jī)

8、系統(tǒng)中 , 外圍設(shè)備通過(guò) ( 與主板的系統(tǒng)總線(xiàn)相連接 . A. 適配器 B. 設(shè)備控制器 C. 計(jì)數(shù)器 D. 存放器28. Pentium微型計(jì)算機(jī)中乘除法部件位于 ( 中 A. CPU B. 接口 C. 控制器 D. 專(zhuān)用芯片29. 下溢指的是:( 。 A. 運(yùn)算結(jié)果的絕對(duì)值小于機(jī)器所能表示的最小絕對(duì)值 B. 運(yùn)算的結(jié)果小于機(jī)器所能表示的最小負(fù)數(shù) C. 運(yùn)算的結(jié)果小于機(jī)器所能表示 的最小正數(shù) D. 運(yùn)算結(jié)果的最低有效位產(chǎn)生的錯(cuò)誤30. 以下各條中,不屬于微指令結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)是:( 。 A. 提高微程 序的執(zhí)行速度 B. 提高微程序設(shè)計(jì)的靈活性 C. 縮短微指令的長(zhǎng)度 D. 增大控 制存

9、儲(chǔ)器的容量31. 假定以下字符碼中有奇偶校驗(yàn)位 , 但沒(méi)有數(shù)據(jù)錯(cuò)誤 , 采用奇校驗(yàn)的字符碼有 ( (四個(gè)數(shù)為10011010110100001101011110111100 A. B. C. D. 32. 某 DRAM 芯片 , 其存儲(chǔ)容量為 1024K8位 , 該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)目為 ( A. 17 B. 18 C. 19 D. 2033. 某 SRAM 存儲(chǔ)器芯片的存儲(chǔ)容量為 16K7位 , 那么它的地址線(xiàn)和數(shù)據(jù)線(xiàn)引腳相 加的和為 ( A. 12 B. 13 C. 21 D. 2234. 50年代 , 為了發(fā)揮 ( 的效率 , 提出了 ( 技術(shù) , 從而開(kāi)展了操作系統(tǒng) , 通過(guò)它 對(duì)

10、 ( 進(jìn)行管理和調(diào)度 . A. 計(jì)算機(jī) 操作系統(tǒng) 計(jì)算機(jī) B. 計(jì)算 并行 算法 C. 硬件設(shè)備 多道程序 硬軟資源 D. 硬件設(shè)備 晶體管 計(jì)算機(jī)35. 設(shè)字長(zhǎng) 32位 , 使用 IEEE754格式 , 那么階碼采用 ( 表示 A. 補(bǔ)碼 B. 原碼 C. 移碼 D. 反碼36. 硬布線(xiàn)控制器是一種 ( A. 用微程序技術(shù)設(shè)計(jì)的控制器 B. 由門(mén)電路和觸 發(fā)器構(gòu)成的復(fù)雜樹(shù)形網(wǎng)絡(luò)所形成的邏輯電路 C. 用存儲(chǔ)邏輯技術(shù)設(shè)計(jì)的控制器 D. 用微程序技術(shù)和存儲(chǔ)邏輯技術(shù)設(shè)計(jì)的控制器37. 以下陳述正確的是: ( 。 A. 在 DMA 周期內(nèi), CPU 不能執(zhí)行程序 B. 中 斷發(fā)生時(shí), CPU 首先執(zhí)

11、行入棧指令將程序計(jì)數(shù)器的內(nèi)容保護(hù)起來(lái) C. DMA傳送方式中, DMA 控制器每傳送一個(gè)數(shù)據(jù)就竊取一個(gè)指令周期 D. 輸入輸出操作的最 終目的是要實(shí)現(xiàn) CPU 與外設(shè)之間的數(shù)據(jù)傳輸38. 磁盤(pán)存儲(chǔ)器的等待時(shí)間通常是指 ( A. 磁盤(pán)旋轉(zhuǎn)半周所需的時(shí)間 B. 磁盤(pán) 轉(zhuǎn) 2/3周所需時(shí)間 C. 磁盤(pán)轉(zhuǎn) 1/3周所需時(shí)間 D. 磁盤(pán)轉(zhuǎn)一周所需時(shí)間39. 計(jì)算機(jī)的存儲(chǔ)器系統(tǒng)是指 ( A. RAM存儲(chǔ)器 B. ROM存儲(chǔ)器 C. 主存儲(chǔ)器 D. 主存儲(chǔ)器和外存儲(chǔ)器40. 請(qǐng)?jiān)谝韵卤磉_(dá)中選出兩個(gè)正確描述的句子是 ( . (1同一個(gè) CPU 周期中 , 可 以并行執(zhí)行的微操作叫相容微操作 . (2同一個(gè) CPU 周期中 , 不可以并行執(zhí)行的 微操作叫相容微操作 (3同一個(gè) CPU 周期中 , 可以并行執(zhí)行的微操作叫相斥微操 作 (4同一個(gè) CPU 周期中 , 不可以并行執(zhí)行的微操作叫相斥微操作 A. (1(3 B. (2(4 C. (2(3 D. (1(4答案:一、單項(xiàng)選擇題(100分,共 40 題,每題 2.5 分1. C 2. B 3. D 4. B 5. D 6. C 7. D 8. B 9. C 1