4數(shù)字電子基礎(chǔ)-組合邏輯電路

1、本章內(nèi)容組合邏輯電路的分析與設(shè)計(jì) 常用中規(guī)模集成電路南京大學(xué)金陵學(xué)院肇瑩2021/9/121組合邏輯電路Output = Function (Input)2021/9/122組合邏輯電路的分析2021/9/123組合邏輯電路設(shè)計(jì)2021/9/124組合邏輯電路設(shè)計(jì)設(shè)計(jì)一個(gè)3位奇偶校驗(yàn)電路，當(dāng)輸入變量中有奇數(shù)個(gè)“1”時(shí)，輸出為 “1”, 否則，輸出為“0”.用與非門來實(shí)現(xiàn)。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011110002021/9/125組合邏輯電路設(shè)計(jì)111101ABC000110112021/9/126&ABCF組合邏輯電路設(shè)計(jì)2

2、021/9/127組合邏輯電路設(shè)計(jì)2021/9/128組合邏輯電路設(shè)計(jì)2021/9/129組合邏輯電路設(shè)計(jì)2021/9/1210譯碼器用二極管組成的譯碼器2021/9/1211譯碼器3-to-8 譯碼器 74LS1382021/9/1212G1ABCY0Y1Y2Y3Y4Y5Y6Y774x13815141312111097645123Pin-8 is GNDPin-16 is VCC表示低電平有效譯碼器2021/9/1213譯碼器4線-16線譯碼器2021/9/1214譯碼器的應(yīng)用用譯碼器來實(shí)現(xiàn)邏輯函數(shù)。當(dāng)譯碼器在工作狀態(tài)下2021/9/1215譯碼器的應(yīng)用 例G1G2AG2BABCY0Y1Y2

3、Y3Y4Y5Y6Y774x13815141312111097645123&100XYZ2021/9/1216二十進(jìn)制譯碼器 74LS422021/9/1217七段顯示譯碼器BS201A2021/9/1218滅零輸入端 ：滅燈輸入/滅零輸出 ：74x48A3A2A1A0abcdefg00001001七段顯示譯碼器燈測(cè)試端 ：2021/9/1219七段顯示譯碼器2021/9/1220七段顯示譯碼器2021/9/1221編碼器Request EncoderREQ1REQ2REQ3REQNRequestors number2021/9/1222優(yōu)先權(quán)編碼器74x14874x148EII7I6I5I4I

4、3I2I1I0A2A1A0GSEO54321131211106791415EOInputOutputEII0I1I2I3I4I5I6I7A2A1A0GS1000000000XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX00XXX00000011111111111111111111111111111111111111111100000011001010011101001010110110101111011101EI-EnableGS-表示編碼器工作，并且有編碼信號(hào)輸入(Got Someting)EO-表示編碼器工作，但是沒有編碼信號(hào)輸入。2021/9/122374x148EI

5、I7I6I5I4I3I2I1I0A2A1A0GSEO54321131211106791415EII7I6I5I4I3I2I1I0A2A1A0GSEO5432113121110679141516線-4線編碼器Request 15Request 14Request 13Request 12Request 11Request 10Request 9Request 8Request 7Request 6Request 5Request 4Request 3Request 2Request 1Request 0&A3A2A1A02021/9/1224數(shù)據(jù)選擇器74x1532021/9/1225數(shù)據(jù)選擇器

6、ENABCD0D1D2D3D4D5D6D7YY74x151711104932115141312562021/9/1226數(shù)據(jù)選擇器的擴(kuò)展 AY0Y1ENBC擴(kuò)展位數(shù)2021/9/1227數(shù)據(jù)選擇器的應(yīng)用 用數(shù)據(jù)選擇器來實(shí)現(xiàn)邏輯函數(shù)ENABCD0D1D2D3D4D5D6D7YY74x1517111049321151413125600001111試用4選1數(shù)據(jù)選擇器來實(shí)現(xiàn)2021/9/1228數(shù)值比較器+AB1位數(shù)值比較器如何比較 2021/9/1229數(shù)值比較器 (74x85)2021/9/1230數(shù)值比較器 (74x85)A0B0A1B1A2B2B3A374x85234109121113141

7、517652021/9/1231數(shù)值比較器(74x85)注意: 當(dāng)只比較兩個(gè)四位二進(jìn)制數(shù)時(shí)， 例:+5VX0Y0X1Y1X2Y2X3Y3X4Y4X5Y5X6Y6X7Y4A0B0A1B1A2B2B3A374x85A0B0A1B1A2B2B3A374x852021/9/1232數(shù)值比較器 (CC14585)2021/9/1233數(shù)值比較器 (CC14585)2021/9/1234半加器XY0011S11CoutXY001112021/9/1235全加器 全加器的真值表ABCin0100011110SABCin0100011110Cout11111111?Cin 是進(jìn)位輸入信號(hào)Cout 是進(jìn)位輸出信

8、號(hào)2021/9/1236全加器 A BCoSFA全加器邏輯符號(hào)Ci進(jìn)位傳輸信號(hào)Propagate進(jìn)位產(chǎn)生信號(hào)Generate2021/9/1237全加器如何設(shè)計(jì) 4-bit全加器? A BCoSFACi A BCoSFACi A BCoSFACi A BCoSFACiCOUT2021/9/1238超前進(jìn)位加法器對(duì)于四位二進(jìn)制數(shù)的加法，2021/9/123974x2832021/9/124074x283C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283C0C0A0B0A1B1A2B2A3B3S0S1S2S3C474x283A0B0A1B1B2B3A2A3B7B6B5B4A7A6

9、A5A4C8S3:0S7:4如何實(shí)現(xiàn)8位二進(jìn)制數(shù)的加法？2021/9/1241組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象&+10假設(shè)X=Y=10型冒險(xiǎn)2021/9/1242組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象A1型冒險(xiǎn)2021/9/1243消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法ZXY00011110011111存在0型冒險(xiǎn)2021/9/1244消除競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象的方法WXYZ00000111100111101111111111WXYZ00000111100111101111111111 存在0型冒險(xiǎn)2021/9/1245組合邏輯電路設(shè)計(jì)設(shè)計(jì)一個(gè)組合邏輯電路，實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的加法和減法運(yùn)算。 用門電路實(shí)現(xiàn)；用3-to-8譯碼器實(shí)現(xiàn)2021/9/1246組合邏輯電路設(shè)計(jì)2021/9/1247組合邏輯電路設(shè)計(jì)11111111111111112021/9/1248組合邏輯電路設(shè)計(jì)2021/9/1249例：設(shè)計(jì)一