2022年國家開放大學(xué)計算機組成原理期末復(fù)習(xí)指導(dǎo)及答案

1、計算機構(gòu)成原理期末復(fù)習(xí)指引期末考試題型舉例題型涉及選擇題（單選）、判斷題、簡答題和計算題。下面給每種題型列舉1-2道樣題，以及相應(yīng)的參照答案及評分原則。1選擇題（每題3分，共36分）（1）在定點二進制運算器中，加法運算一般通過來實現(xiàn)。A原碼運算的二進制加法器B反碼運算的二進制加法器C補碼運算的十進制加法器D補碼運算的二進制加法器答案：D（2）變址尋址方式中，操作數(shù)的有效地址等于加形式地址。A基址寄存器內(nèi)容B堆棧批示器內(nèi)容C變址寄存器內(nèi)容D程序計數(shù)器內(nèi)容答案：C（3）將RAM芯片的數(shù)據(jù)線、地址線和讀寫控制線分別接在一起，而將片選信號線單獨連接，其目的是。A增長存儲器字長B增長存儲單元數(shù)量C提高存

2、儲器速度D減少存儲器的平均價格答案：B2判斷題（每題3分，共15分）（1）輸入輸出指令的功能是進行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送。（）答案：（2）半導(dǎo)體ROM信息可讀可寫，且斷電后仍能保持記憶。（）答案：（3）在采用DMA方式傳播數(shù)據(jù)時，數(shù)據(jù)傳送是在DMA控制器自身發(fā)出的控制信號控制下完畢的。答案：3簡答題（每題7-8分，共29分）（1）簡述計算機運算器部件的重要功能。答：重要功能涉及（1）由其內(nèi)部的算術(shù)與邏輯運算部件ALU完畢對數(shù)據(jù)的算術(shù)和邏輯運算；（2）由其內(nèi)部的一組寄存器承當對將參與運算的數(shù)據(jù)和中間成果的暫存；（3）作為解決機內(nèi)部的數(shù)據(jù)傳送通路。（2）擬定一臺計算機的指令系統(tǒng)并評價其優(yōu)

3、劣，一般應(yīng)從哪幾種方面考慮？答：重要從如下四個方面進行考慮：a指令系統(tǒng)的完備性，以常用指令齊全、編程以便為優(yōu)；b指令系統(tǒng)的高效性，以程序占內(nèi)存空間少、運營速度快為優(yōu)；c指令系統(tǒng)的規(guī)整性，以指令和數(shù)據(jù)使用規(guī)則統(tǒng)一簡樸、易學(xué)易記為優(yōu)；d指令系統(tǒng)的兼容性，以同一系列的低檔機的程序能在新的高檔機上直接運營為優(yōu)。（3）相對主存來說，高速緩沖存儲器CACHE具有什么特點？它在計算機系統(tǒng)中是如何發(fā)揮它的作用的？答：CACHE具有容量很小但讀寫速度非?？斓奶攸c。由于少量的某些數(shù)據(jù)和指令是CPU反復(fù)用到的，若將它們從主存復(fù)制到CACHE中，CPU就不必在下次使用這些信息時訪問慢速的主存，而是從迅速CACHE中直

4、接得到。因此，CACHE起到了緩和主存速度跟不上CPU讀寫速度規(guī)定的矛盾，提高了CPU的運營效率。4計算題（每題10分，共20分）1將十進制數(shù)（0.71）10變換成BCD碼、二進制數(shù)和16進制數(shù)，將（1AB）16變換成二進制數(shù)和十進制數(shù)。二進制需要小數(shù)點后保存8位。答案：（0.71）10（0.01110001）BCD（0.10110101）2（0.B5）16（1AB）16（）2（427）10注：以上括弧外的數(shù)字均是下角標。2已知X0.1101，Y0.0001，分別計算X和Y的原碼、補碼、X和Y的補碼、XY的補碼、YX的補碼。答案：X原（1.1101）、X補（1.0011）、X補（0.1101）

5、Y原（0.0001）、Y補（0.0001）、Y補（1.1111）XY補（1.0100）YX補（0.1110）注：以上括弧外的原、補二字均是下角標。張曉紅：答復(fù)：期末考試題型舉例謝謝提供形考作業(yè)指引1計算題：1將十六進制數(shù)據(jù)14.4CH表達到二進制數(shù)，然后表達到八進制數(shù)和十進制數(shù)。闡明：十進制數(shù)（Decimal number）用后綴D表達或無后綴二進制數(shù)（Binary number）用后綴B表達八進制數(shù)（Octal number）用后綴Q表達十六進制數(shù)（Hexadecimal number）用后綴H表達 14.4CH=(14.4C)16 2對下列十進制數(shù)表達到8位（含一位符號位）二進制數(shù)原碼和補

6、碼編碼。（1）17；（2）-17提示：(17)10=(10001)2 8位二進制數(shù)原碼：(0 0010001)原 8位二進制數(shù)補碼：(0 0010001)補 若完畢有困難，建議閱讀教材第20頁3寫出X10111101，Y00101011的雙符號位原碼、反碼、補碼表達，并用雙符號補碼計算兩個數(shù)的差。提示：閱讀教材第38頁 ，注意：雙符號位、模4、鑒別溢出等概念形考作業(yè)指引2選擇題： 加法器采用并行進位的目的是_。A提高加法器的速度B迅速傳遞進位信號C優(yōu)化加法器構(gòu)造 D增強加法器功能 提示： 二進制并行加法器是一種能并行產(chǎn)生兩個二進制數(shù)算術(shù)和的組合邏輯部件按其進位方式的不同，可分為串行進位二進制并

7、行加法器和并行（超前、先行）進位二進制并行加法器兩種類型為了提高加法器的運算速度，必須設(shè)法減小或清除由于進位信號逐級傳送所花的時間，使各位的進位直接由加數(shù)和被加數(shù)來決定，不需依賴低位進位，而是由邏輯電路根據(jù)輸入信號同步形成各位向高位的進位代價：增長某些解決進位信號的邏輯器件位數(shù)再多些的話，還可采用分層 分組的并行進位方式 簡答題：假定 X = 0.0110011*211（11是指數(shù)）， Y = 0.1101101*2-10（10是指數(shù)） （此處的數(shù)均為二進制），在不使用隱藏位的狀況下，回答問題：（1）浮點數(shù)階碼用4位移碼、尾數(shù)用8位原碼表達（含符號位），寫出該浮點數(shù)能表達的絕對值最大、最小的（

8、正數(shù)和負數(shù)）數(shù)值；提示：教材第27頁，第2章的內(nèi)容 本題4位的移碼是23+ X，其表達范疇 -23X 23（注：3是2的指數(shù)）。因此該浮點數(shù)的階碼的幾種典型值： X= (7)10= ( 111)2， X移=1 111；X=(+1)10= ( 001)2， X移=1 001；X=(+0)10= ( 000)2， X移=1 000；X=(-0)10= -( 000)2，X移=1 000；X=(-1)10= -( 001)2，X移=0 111；X=(-8)10= -(1000)2，X移=0 000 注意：浮點數(shù)尚有許多商定和原則，本題若改階碼和尾數(shù)用補碼表達，規(guī)格化，IEEE754原則，成果是不同樣

9、的形考作業(yè)指引3選擇題： 在設(shè)計指令操作碼時要做到_（可多選）。A能區(qū)別一套指令系統(tǒng)中的所有指令B能表白操作數(shù)的地址C長度隨意擬定D長度合適規(guī)范統(tǒng)一提示： 操作碼用于指明本條指令的功能。在一套指令系統(tǒng)中必須具有唯一性 操作數(shù)的地址是指令中獨立于操作碼外此外的部分教材第67頁： “指令字的長度，多數(shù)狀況下就擬定為計算機的字長，即一條指令占用計算機的一種字，由幾種字節(jié)構(gòu)成，例如2、4、6、8個字節(jié)，但并不一定規(guī)定所有的指令的字長都相似，例如，一種計算機字中，可以寄存幾條很短的指令，長的指令也也許占用多種計算機字，目的在于提高資源運用率?！?組織方案：定長、變長兩種 判斷題：計算機的指令越多，功能越

10、強越好。提示：教材第75頁，指令系統(tǒng)問題RISC和CISC的對比P = I CPI TP 表達執(zhí)行一段程序所用的時間I 表達該程序中涉及的指令的總條數(shù)CPI 為執(zhí)行一條指令所需要的機器周期數(shù)T 為每個機器周期長度請對照完畢作業(yè)。形考作業(yè)指引4判斷題：程序計數(shù)器PC重要用于解決指令的執(zhí)行順序問題。提示：閱讀教材第91、92頁，控制器的功能和構(gòu)成規(guī)定對控制器的4個子部件很熟悉 （1）程序計數(shù)器（PC）：寄存下一條指令的地址（2）指令寄存器（IR）：接受并保存從內(nèi)存中讀來的指令內(nèi)容（3）指令執(zhí)行環(huán)節(jié)的標記線路：標記每條指令的各個執(zhí)行環(huán)節(jié)的相對順序關(guān)系（4）所有控制信號的產(chǎn)生部件：形成并提供目前執(zhí)行環(huán)

11、節(jié)各部件要用到的控制信號 這一章類似這些概念是必考的內(nèi)容。形考作業(yè)指引5選擇題： 某SRAM芯片容量為1K8位，除電源和接地端外，連同片選和讀/寫信號該芯片引出線的至少數(shù)目應(yīng)為_。A23 B25 C50 D20 提示：閱讀教材第118頁，圖6.5及有關(guān)文字闡明 判斷題：CPU訪問存儲器的時間是由存儲器的容量決定的，存儲器容量越大，訪問存儲器所需的時間越長。 提示：閱讀教材第115頁，主存儲器的技術(shù)指標。存儲容量存儲字數(shù)字長存取時間：從啟動一次存儲器操作到完畢該操作所經(jīng)歷的時間存儲周期：存儲器進行一次完整地讀寫操作所需的所有時間，比存取時間大存儲器帶寬：單位時間可寫入存儲器或從存儲器取出信息的最

12、大數(shù)量簡答題：什么是隨機存取方式？哪些存儲器采用隨機存取方式？ 提示：按存取方式查閱存儲器的分類順序存取、串行存?。捍艓C直接存取：磁盤機隨機存?。弘S機地存取，CPU對任一種存儲單元的存取時間相似，與位置無關(guān)。靜態(tài)隨機存儲器（SRAM）動態(tài)隨機存儲器（DRAM）* 隨機存儲器（*RAM）每次存儲器都占15分以上形考作業(yè)指引6判斷題： DMA控制器通過中斷向CPU發(fā)DMA祈求信號。提示：教材第173、174頁 DMA方式的基本概念和傳送過程，圖7.10 DMA預(yù)解決階段：外設(shè)向DMA控制器發(fā)DMA祈求，再由DMA控制器向CPU發(fā)總線祈求。DMA后解決階段：DMA控制器向CPU發(fā)中斷祈求。 簡答題

13、：CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？提示：教材第172頁，中斷解決、中斷返回CPU執(zhí)行中斷服務(wù)程序前： CPU響應(yīng)中斷之后， 在執(zhí)行中斷服務(wù)程序前，要進行： 關(guān)中斷； 保存斷點和被停下程序的現(xiàn)場信息； 鑒別中斷源，轉(zhuǎn)中斷服務(wù)程序的入口地址； 開中斷，以便響應(yīng)更高檔別的中斷祈求。CPU執(zhí)行中斷服務(wù)程序后： 關(guān)中斷； 恢復(fù)現(xiàn)場信息和恢復(fù)斷點； 開中斷； 或響應(yīng)更高檔別的中斷祈求，或返回斷點進入主程序。簡答題：CPU在每次執(zhí)行中斷服務(wù)程序前后應(yīng)做哪些工作？提示：教材第172頁，中斷解決、中斷返回CPU執(zhí)行中斷服務(wù)程序前： CPU響應(yīng)中斷之后， 在執(zhí)行中斷服務(wù)程序前，要進行： 關(guān)中斷； 保

14、存斷點和被停下程序的現(xiàn)場信息； 鑒別中斷源，轉(zhuǎn)中斷服務(wù)程序的入口地址； 開中斷，以便響應(yīng)更高檔別的中斷祈求。CPU執(zhí)行中斷服務(wù)程序后： 關(guān)中斷； 恢復(fù)現(xiàn)場信息和恢復(fù)斷點； 開中斷； 或響應(yīng)更高檔別的中斷祈求，或返回斷點進入主程序。常用問題解答1為了協(xié)助人們復(fù)習(xí)，我匯總了某些常用的問題，供人們遇到問題時看看。1計算機構(gòu)成原理有點難，應(yīng)如何進行學(xué)習(xí)？本課程跟其她課程擬定有點不同，它是本專業(yè)唯一一門計算機硬件類專業(yè)基本課，它的先修課是數(shù)字電子電路，同步還要學(xué)一點數(shù)制轉(zhuǎn)換的概念，然后才是構(gòu)成一種獨立計算機系統(tǒng)的幾大功能部件的原理簡介?？梢?，這門課的難度一是數(shù)學(xué)層面的，二是電學(xué)層面的，需要有一定的基本課

15、的知識。我們都是成年學(xué)生，也許有些基本知識好久沒用忘得差不多了，沒關(guān)系，邊學(xué)邊補吧。2什么是計算機系統(tǒng)、計算機硬件和計算機軟件？硬件和軟件哪個更重要？ 計算機系統(tǒng)：計算機硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。計算機硬件：計算機的物理實體。計算機軟件：計算機運營所需的程序及有關(guān)資料。硬件和軟件在計算機系統(tǒng)中互相依存，缺一不可，因此同樣重要。3計算機構(gòu)成原理中，KB和K有什么區(qū)別？ 在平常生活中，我們所用的數(shù)大都是十進制。而計算機中的信息單位都是以二進制表達的，常用的信息單位有位和節(jié)。 位，也叫比特，記為bit或b,是計算機的最小單位，表達1個二進制數(shù)位。 字節(jié)，記為Byte或B，是計算機

16、中信息的基本單位，表達8個二進制單位。 計算機中，將1024字節(jié)稱為1K，1024字節(jié)稱為1K字節(jié)，記為1KB； 將1024K稱為1M，1024K字節(jié)稱為1M字節(jié)，記為1MB（一般稱為1兆）； 1024M稱為1G字節(jié)，記為1G字節(jié)，記為1GB。 4字和字節(jié)有什么關(guān)系?。咳绻?4根地址線每根線的作用是什么??？在計算機中，一串數(shù)碼是作為一種整體來解決或運算的，稱為一種計算機字，簡稱字。字一般分為若干個字節(jié)(每個字節(jié)一般是8位)。在存儲器中，一般每個單元存儲一種字，因此每個字都是可以尋址的。字節(jié)是用于計量存儲容量和傳播容量的一種計量單位，1個字節(jié)等于8位二進制數(shù)。每根地址線代表了0和1兩個地址，2

17、4根地址線，可以表達2的24次方個地址。常用問題解答21機器數(shù)中的原碼、補碼、移碼和反碼，如何才干區(qū)別它們？謝謝。簡樸說，原碼肯定是最接近真值的表達形式；反碼在數(shù)值為正時與原碼相似，負數(shù)時各位數(shù)值都求反，0代表1，1代表0；補碼在數(shù)值為正數(shù)時與原碼同樣，負數(shù)時在原碼基本上求反末位加一。具體請看教材22頁。2什么是浮點數(shù)？ 浮點數(shù)是相對于定點數(shù)的，浮點數(shù)是小數(shù)點在各個數(shù)值位之間可以移動的一種數(shù)的表達形式，它可以有整數(shù)和小數(shù)兩部分內(nèi)容。3浮點運算器的構(gòu)成比定點運算器構(gòu)成更復(fù)雜,重要表目前哪些方面嗎?浮點運算器由解決階碼（整數(shù)）的運算線路，和解決尾數(shù)（定點小數(shù)）的運算線路兩部分構(gòu)成，并且浮點數(shù)運算環(huán)

18、節(jié)更多，波及到的數(shù)據(jù)移位操作（對階、規(guī)格化）更復(fù)雜。常用問題解答3在運算器部件中,為什么要設(shè)立多種累加器?累加器的數(shù)目多少對計算機的性能有什么影響嗎?在運算器部件中設(shè)立多種累加器就可以暫存更多的數(shù)據(jù)，有助于在數(shù)據(jù)計算過程中減少訪問速度慢得多的內(nèi)存儲器的次數(shù)，可以提高系統(tǒng)的整體性能。常用問題解答41一條指令一般由哪兩個部分構(gòu)成?指令的操作碼一般有哪幾種組織方式,各自應(yīng)用在什么場合,各自的優(yōu)缺陷是什么?一條指令一般由指令操作碼和操作數(shù)地址兩個部分構(gòu)成，操作碼一般有固定長度和可變長度兩種重要的組織方式，前者更常用，格式規(guī)整，指令譯碼速度更快，后者重要用在指令字長比較短的計算機系統(tǒng)中，不得不把指令中的

19、某些位辨別不同指令分別用作指令的操作碼或操作數(shù)地址，不利于迅速指令譯碼和辨認。2相對CISC指令系統(tǒng)，RISC指令系統(tǒng)有哪些長處？RISC系統(tǒng)的指令格式規(guī)范且種類少，使用的尋址方式簡樸，指令條數(shù)少，指令完畢的操作功能簡樸。3按照操作數(shù)的個數(shù)不同，把指令提成哪幾種？按照操作數(shù)的個數(shù)不同，指令分為下面四種：（1）無操作數(shù)指令；（2）單操作數(shù)指令；（3）雙操作數(shù)指令；（4）多操作數(shù)指令4什么是指令字長、存儲字長和機器字長？指令字長是機器指令涉及的二進制代碼的位數(shù)，存儲字長存儲單元中二進制數(shù)的位數(shù)，機器字長是運算器一次運算的二進制數(shù)的位數(shù)。5簡樸闡明一種指令周期中讀取指令、指令譯碼、ALU執(zhí)行、讀寫內(nèi)

20、存或接口、數(shù)據(jù)寫回5個執(zhí)行環(huán)節(jié)的含義。（1）“讀取指令”是每一條指令都必須執(zhí)行的，所完畢的功能對所有指令都相似；（2）“指令譯碼”完畢的功能對多數(shù)的指令是類似的，例如判斷指令類型、讀寄存器組等；（3）“ALU執(zhí)行”所完畢的是數(shù)據(jù)或地址計算功能，對不同指令會有所區(qū)別；（4）“讀寫內(nèi)存或接口”只被用于讀寫內(nèi)存或者讀寫接口的指令；（5）“數(shù)據(jù)寫回”將ALU的計算成果（或從內(nèi)存、接口讀來的數(shù)據(jù)）寫入寄存器組。常用問題解答51什么是多指令發(fā)射技術(shù)？有什么特點？請閱讀教材108頁，最后那段有你要的答案。超標量解決機：在一種時鐘周期同步發(fā)射多條指令；超流水線解決機：在一種時鐘周期分期發(fā)射多條指令；超標量超流

21、水線：集中超標量和超流水線兩個特點。2在微程序的控制器構(gòu)成中，為什么總要設(shè)立微指令寄存器部件呢？微指令寄存器是控制器的一種很重要的部件，在內(nèi)存或控制寄存器中保存微程序，微指令寄存器則用來保存將要執(zhí)行的一條微指令，這有助于提高微程序的執(zhí)行速度。3什么是雙核技術(shù)？目前逐漸熱起來的“雙核”概念，重要是指基于X86開放架構(gòu)的雙核技術(shù)。在這方面，起領(lǐng)導(dǎo)地位的廠商重要有AMD和Intel兩家。其中，兩家的思路又有不同。AMD從一開始設(shè)計時就考慮到了對多核心的支持。所有組件都直接連接到CPU，消除系統(tǒng)架構(gòu)方面的挑戰(zhàn)和瓶頸。兩個解決器核心直接連接到同一種內(nèi)核上，核心之間以芯片速度通信，進一步減少理解決器之間的

22、延遲。而Intel采用多種核心共享前端總線的方式。專家覺得，AMD的架構(gòu)對于更容易實現(xiàn)雙核以至多核，Intel的架構(gòu)會遇到多種內(nèi)核爭用總線資源的瓶頸問題。常用問題解答61在計算機中，為什么要采用多級構(gòu)造的存儲器系統(tǒng)？采用多級構(gòu)造的存儲器系統(tǒng)的性能價格比最高。2衡量高速緩沖存儲器（CACHE）性能的最重要的指標是什么，指出影響這一指標的至少3個因素。衡量CACHE性能最重要的指標是它的命中率，即在原本需要到內(nèi)存取數(shù)據(jù)的總的操作次數(shù)中，有多少次是在CACHE中得到相應(yīng)數(shù)據(jù)，兩者之比即為命中率。影響命中率的因素較多，例如，CACHE的容量，大某些好；CACHE的映象方式，CACHE與主存每次互換信息

23、的單位量要適中。（也可以答此外幾種因素）3使用多體構(gòu)造的主存儲器的目的是什么？什么是低位地址交叉，其長處何在？使用多體構(gòu)造的主存儲器，是為了使用可以獨立讀寫的多種存儲器，以提高對它們并行讀寫，迅速得到多種數(shù)據(jù)的能力，緩和單個主存儲器讀寫速度慢的矛盾。在多體構(gòu)造的主存儲器中，一般多選用把相鄰的存儲字寄存在不同的存儲體中，這被稱為低位地址交叉的組織形式，它更符合程序運營的局部性原理，有助于同步（或時間上有覆蓋）地讀寫地址相鄰的幾種存儲字。4高速緩存與主存在讀寫原理方面有何區(qū)別？高速緩沖存儲器的運營原理，與主存儲器的運營原理是有很大區(qū)別的。主存儲器運營原理，是建立在每個主存地址相應(yīng)主存的一種存儲單元這一關(guān)系之上的。在計算機程序中，要使用主存某單元中的數(shù)據(jù)，必須在指令中給出該單元的地址。讀操作時，給出這一地址后，通過譯碼電路，就選中主存中欲讀的一種存儲單元，執(zhí)行讀操作，讀出的信息就是需要的數(shù)據(jù)。高速緩沖存儲器的運營原理則完全不同，由于其存儲容量很小，無法通過對原本用于讀主存的地址直接進行譯碼來選擇一種CACHE單元，而是通過映象的措施來找到所要的單元，這樣CACHE的每個存儲單元由3部分內(nèi)容構(gòu)成。第一部分內(nèi)容，是CACHE的數(shù)據(jù)字段，保存從主存某一單元復(fù)制過來的數(shù)據(jù)內(nèi)容。第二部分內(nèi)容，是CAC