計算機組成原理課后

1、計算機構(gòu)成原理課后答案計算機構(gòu)成原理課后答案計算機構(gòu)成原理課后答案第一章計算機系統(tǒng)概論什么是計算機系統(tǒng)、計算機硬件和計算機軟件硬件和軟件哪個更重要解：P3計算機系統(tǒng)：由計算機硬件系統(tǒng)和軟件系統(tǒng)構(gòu)成的綜合體。計算機硬件：指計算機中的電子線路和物理裝置。計算機軟件：計算機運轉(zhuǎn)所需的程序及有關(guān)資料。硬件和軟件在計算機系統(tǒng)中互相依存，缺一不可以，所以相同重要。馮諾依曼計算機的特點是什么解：馮諾依曼計算機的特點是：P8計算機由運算器、控制器、儲存器、輸入設(shè)施、輸出設(shè)施五大部件構(gòu)成；指令和數(shù)據(jù)以同相同地位寄存于儲存器內(nèi)，并能夠按地址接見；指令和數(shù)據(jù)均用二進制表示；指令由操作碼、地址碼兩大多數(shù)構(gòu)成，操作碼用

2、來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在儲存器中的地址；指令在儲存器中序次寄存，平常自動序次拿出履行；機器以運算器為中心（原始馮諾依曼機）。解說以下看法：主機、CPU、主存、儲存單元、儲存元件、儲存基元、儲存元、儲存字、儲存字長、儲存容量、機器字長、指令字長。解：P9-10主機：是計算機硬件的主體部分，由CPU和主儲存器MM合成為主機。CPU：中央辦理器，是計算機硬件的核心部件，由運算器和控制器構(gòu)成；（初期的運算器和控制器不在同一芯片上，此刻的CPU內(nèi)除含有運算器和控制器外還集成了CACHE）。主存：計算機中寄存正在運轉(zhuǎn)的程序和數(shù)據(jù)的儲存器，為計算機的主要工作儲存器，可隨機存?。挥蓛Υ骟w、各樣

3、邏輯部件及控制電路構(gòu)成。儲存單元：可寄存一個機器字并擁有特定儲存地址的儲存單位。儲存元件：儲存一位二進制信息的物理元件，是儲存器中最小的儲存單位，又叫儲存基元或儲存元，不可以獨自存取。儲存字：一個儲存單元所存二進制代碼的邏輯單位。儲存字長：一個儲存單元所存二進制代碼的位數(shù)。儲存容量：儲存器中可存二進制代碼的總量；（平常主、輔存容量分開描繪）。機器字長：指CPU一次能辦理的二進制數(shù)據(jù)的位數(shù)，平常與CPU的寄存器位數(shù)有關(guān)。指令字長：一條指令的二進制代碼位數(shù)。解說以下英文縮寫的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的

4、回答應(yīng)分英文全稱、中文名、功能三部分。CPU：CentralProcessingUnit，中央辦理機（器），是計算機硬件的核心部件，主要由運算器和控制器構(gòu)成。PC：ProgramCounter，程序計數(shù)器，其功能是寄存目前欲履行指令的地址，并可自動計數(shù)形成下一條指令地址。IR：InstructionRegister，指令寄存器，其功能是寄存目前正在履行的指令。CU：ControlUnit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU：ArithmeticLogicUnit，算術(shù)邏輯運算單元，為運算器的核心部件，其功能是進行算術(shù)、邏輯運算。ACC：Accumulato

5、r，累加器，是運算器中既能寄存運算前的操作數(shù)，又能寄存運算結(jié)果的寄存器。MQ：Multiplier-QuotientRegister，乘商寄存器，乘法運算時寄存乘數(shù)、除法時寄存商的寄存器。X：此字母沒有專指的縮寫含義，能夠用作任一部件名，在此表示操作數(shù)寄存器，即運算器中工作寄存器之一，用來寄存操作數(shù)；MAR：MemoryAddressRegister，儲存器地址寄存器，在主存頂用來寄存欲接見的儲存單元的地址。MDR：MemoryDataRegister，儲存器數(shù)據(jù)緩沖寄存器，在主存頂用來寄存從某單元讀出、或要寫入某儲存單元的數(shù)據(jù)。I/O：Input/Outputequipment，輸入/輸出設(shè)

6、施，為輸入設(shè)施和輸出設(shè)施的總稱，用于計算機內(nèi)部和外界信息的變換與傳遞。MIPS：MillionInstructionPerSecond，每秒履行百萬條指令數(shù)，為計算機運算速度指標的一種計量單位。畫出主機框圖，分別以存數(shù)指令“STAM”和加法指令“ADDM”（M均為主存地址）為例，在圖中挨次標出達成該指令（包含取指令階段）的信息流程（如）。假定主存容量為256M*32位，在指令字長、儲存字長、機器字長相等的條件下，指出圖中各寄存器的位數(shù)。解：主機框圖如P13圖所示。1）STAM指令：PCMAR，MARMM，MMMDR，MDRIR，OP(IR)CU，Ad(IR)MAR，ACCMDR，MARMM，W

7、R2）ADDM指令：PCMAR，MARMM，MMMDR，MDRIR，OP(IR)CU，Ad(IR)MAR，RD，MMMDR，MDRX，ADD，ALUACC，ACCMDR，WR假定主存容量256M*32位，在指令字長、儲存字長、機器字長相等的條件下，ACC、X、IR、MDR寄存器均為32位，PC和MAR寄存器均為28位。指令和數(shù)據(jù)都存于儲存器中，計算機如何劃分它們解：計算機劃分指令和數(shù)占有以下2種方法：經(jīng)過不一樣的時間段來劃分指令和數(shù)據(jù)，在履行指令階段（或相應(yīng)微程序）拿出的即為數(shù)據(jù)。即在取指令階段（或取指微程序）拿出的為指令，經(jīng)過地址根源劃分，由PC供給儲存單元地址的拿出的是指令，由指令地址碼部

8、分供給儲存單元地址的拿出的是操作數(shù)。第2章計算機的發(fā)展及應(yīng)用平常計算機的更新?lián)Q代以什么為依照答：P22主要以構(gòu)成計算機基本電路的元器件為依照，如電子管、晶體管、集成電路等。舉例說明專用計算機和通用計算機的差異。答：依照計算機的效率、速度、價錢和運轉(zhuǎn)的經(jīng)濟性和適用性能夠?qū)⒂嬎銠C劃分為通用計算機和專用計算機。通用計算機適應(yīng)性強，但犧牲了效率、速度和經(jīng)濟性，而專用計算機是最有效、最經(jīng)濟和最快的計算機，但適應(yīng)性很差。比方個人電腦和計算器。第3章系統(tǒng)總線什么是總線總線傳輸有何特點為了減少總線負載，總線上的部件應(yīng)具備什么特點答：P41.總線是多個部件共享的傳輸部件。總線傳輸?shù)奶攸c是：某一時刻只好有一路信息

9、在總線上傳輸，即分時使用。為了減少總線負載，總線上的部件應(yīng)經(jīng)過三態(tài)驅(qū)動緩沖電路與總線連通。為何要設(shè)置總線判優(yōu)控制常有的集中式總線控制有幾種各有何特點哪一種方式響應(yīng)時間最快哪一種方式對電路故障最敏感答：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分派問題；常有的集中式總線控制有三種：鏈式查問、計數(shù)器準時查問、獨立懇求；特點：鏈式查問方式連線簡單，易于擴大，對電路故障最敏感；計數(shù)器準時查問方式優(yōu)先級設(shè)置較靈巧，對故障不敏感，連線及控制過程較復(fù)雜；獨立懇求方式速度最快，但硬件器件用量大，連線多，成本較高。5.解說以下看法：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)施（或主模塊）（或從模塊）、總線的傳

10、輸周期和總線的通訊控制。答：P46。、總線的從設(shè)施總線寬度：平常指數(shù)據(jù)總線的根數(shù)；總線帶寬：總線的數(shù)據(jù)傳輸率，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)；總線復(fù)用：指同一條信號線能夠分時傳輸不一樣的信號?？偩€的主設(shè)施（主模塊）：指一次總線傳輸時期，擁有總線控制權(quán)的設(shè)施（模塊）；總線的從設(shè)施（從模塊）：指一次總線傳輸時期，配合主設(shè)施達成數(shù)據(jù)傳輸?shù)脑O(shè)施（模塊），它只好被動接受主設(shè)施發(fā)來的命令；總線的傳輸周期：指總線達成一次完好而靠譜的傳輸所需時間；總線的通訊控制：指總線傳遞過程中兩方的時間配合方式。試比較同步通訊和異步通訊。答：同步通訊：指由一致時鐘控制的通訊，控制方式簡單，靈巧性差，當系統(tǒng)中各部件工作速度

11、差異較大時，總線工作效率明顯降落。適合于速度差異不大的場合。異步通訊：指沒有一致時鐘控制的通訊，部件間采納應(yīng)答方式進行聯(lián)系，控制方式較同步復(fù)雜，靈巧性高，當系統(tǒng)中各部件工作速度差異較大時，有益于提升總線工作效率。為何說半同步通訊同時保存了同步通訊和異步通訊的特點答：半同步通訊既能像同步通訊那樣由一致時鐘控制，又能像異步通訊那樣同意傳輸時間不一致，所以工作效率介于二者之間。10.為何要設(shè)置總線標準你知道目前流行的總線標準有哪些什么叫plugandplay哪些總線有這一特點答：總線標準的設(shè)置主要解決不一樣廠家各種模塊化產(chǎn)品的兼容問題；目前流行的總線標準有：ISA、EISA、PCI等；plugand

12、play：即插即用，EISA、PCI等擁有此功能。畫一個擁有雙向傳輸功能的總線邏輯圖。答：在總線的兩頭分別配置三態(tài)門，就能夠使總線擁有雙向傳輸功能。a0b0a1b1anbna至bb至a12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求采納適合的74系列芯片，達成以下邏輯設(shè)計：（1）設(shè)計一個電路，在同一時間實現(xiàn)DA、DB和DC寄存器間的傳遞；（2）設(shè)計一個電路，實現(xiàn)以下操作：T0時刻達成D總線；T1時刻達成總線A；T2時刻達成A總線；T3時刻達成總線B。解：（1）由T翻開三態(tài)門將D寄存器中的內(nèi)容送至總線bus，由cp脈沖同時將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時間關(guān)系如圖（1）所

13、示。cp脈沖ABC總線busT三態(tài)門TDcp圖（1）（2）三態(tài)門1受T0T1控制，以保證T0時刻D總線，以及T1時刻總線接收門1A。三態(tài)門2受T2T3控制，以保證T2時刻A總線，以及T3時刻總線接收門2B。T0、T1、T2、T3波形圖如圖（2）所示。圖(2)設(shè)總線的時鐘頻次為8MHz，一個總線周期等于一個時鐘周期。假如一個總線周期中并行傳遞位數(shù)據(jù)，試問總線的帶寬是多少解；總線寬度=16位/8=2B總線帶寬=8MHz2B=16MB/s在一個32位的總線系統(tǒng)中，總線的時鐘頻次為66MHz，假定總線最短傳輸周期為周期，試計算總線的最大數(shù)據(jù)傳輸率。若想提升數(shù)據(jù)傳輸率，可采納什么措施4個時鐘解法1：總線

14、寬度=32位/8=4B時鐘周期=1/66MHz=s總線最短傳輸周期=s4=s總線最大數(shù)據(jù)傳輸率=4B/ss=解法2：總線工作頻次=66MHz/4=總線最大數(shù)據(jù)傳輸率=4B=66MB/s若想提升總線的數(shù)據(jù)傳輸率，可提升總線的時鐘頻次，或減少總線周期中的時鐘個數(shù)，或增添總線寬度。在異步串行傳遞系統(tǒng)中，字符格式為：1個初步位、8個數(shù)據(jù)位、1個校驗位、2個停止位。若要求每秒傳遞120個字符，試求傳遞的波特率和比特率。解：一幀=1+8+1+2=12位波特率=120幀/秒12位=1440波特比特率=1440波特（8/12）=960bps或：比特率=120幀/秒8=960bps第四章0.靜態(tài)RAM與動向RA

15、M的差異靜態(tài)RAM(SRAM)速度特別快，只需電源存在內(nèi)容就不會自動消逝。其基本儲存電路為6個MOS管構(gòu)成1位，所以集成度相對較低，功耗也較大。一般高速緩沖儲存器用它構(gòu)成。動向RAM(DRAM)的內(nèi)容在10-3或l0-6秒以后自動消逝，所以一定周期性的在內(nèi)容消逝從行進行刷新。因為它的基本儲存電路由一個晶體管及一個電容構(gòu)成，所以它的集成度高，成本較低，其余耗電也少，但它需要一個額外的刷新電路。DRAM運轉(zhuǎn)速度較慢，SRAM比DRAM要快25倍，一般，PC機的標準儲存器都采納DRAM構(gòu)成。1.協(xié)助儲存的技術(shù)的指標(1)記錄密度Dt=1/pDb=f1/d（min）(2)儲存容量C=NKS(3)均勻?qū)?/p>

16、址時間Ta=Tsa+Twd(4)數(shù)據(jù)傳輸率Dv=Db*V(5)誤碼率的三種映照方式：1）直接映照實現(xiàn)簡單，不夠靈巧。2）全相聯(lián)映照3）組相聯(lián)映照儲存器的層次構(gòu)造主要表此刻什么地方為何要分這些層次計算機如何管理這些層次答：儲存器的層次構(gòu)造主要表此刻Cache-主存和主存-輔存這兩個儲存層次上。Cache-主存層次在儲存系統(tǒng)中主要對CPU訪存起加速作用，即從整體運轉(zhuǎn)的成效分析，CPU訪存速度加速，湊近于Cache的速度，而尋址空間和位價卻湊近于主存。主存-輔存層次在儲存系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的儲存器其容量和位價湊近于輔存，而速度湊近于主存。綜合上述兩個儲存層次的作用，從

17、整個儲存系統(tǒng)來看，就達到了速度快、容量大、位價低的優(yōu)化成效。主存與CACHE之間的信息調(diào)動功能所有由硬件自動達成。而主存與輔存層次的調(diào)動目前廣泛采納虛假儲存技術(shù)實現(xiàn)，馬上主存與輔存的一部分經(jīng)過軟硬結(jié)合的技術(shù)構(gòu)成虛假儲存器，程序員可使用這個比主存實質(zhì)空間（物理地址空間）大得多的虛假地址空間（邏輯地址空間）編程，當程序運轉(zhuǎn)時，再由軟、硬件自動配合達成虛假地址空間與主存實質(zhì)物理空間的變換。所以，這兩個層次上的調(diào)動或變換操作關(guān)于程序員來說都是透明的。說明存取周期和存取時間的差異。解：存取周期和存取時間的主要差異是：存取時間僅為達成一次操作的時間，而存取周期不但包含操作時間，還包含操作后線路的恢復(fù)時間。

18、即：存取周期=存取時間+恢復(fù)時間5.什么是儲存器的帶寬若儲存器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則儲存器的帶寬是多少解：儲存器的帶寬指單位時間內(nèi)從儲存器出入信息的最大數(shù)目。儲存器帶寬=1/200ns32位=160M位/秒=20MB/秒=5M字/秒注意：字長32位，不是16位。（注：1ns=10-9s）某機字長為32位，其儲存容量是64KB，按字編址它的尋址范圍是多少若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分派狀況。解：儲存容量是64KB時，按字節(jié)編址的尋址范圍就是64K，如按字編址，其尋址范圍為：64K/（32/8）=16K主存字地址和字節(jié)地址的分派狀況：（略）。一個容量為1

19、6K32位的儲存器，其地址線和數(shù)據(jù)線的總和是多少入采納以下不一樣規(guī)格的儲存芯片刻，各需要多少片1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址線和數(shù)據(jù)線的總和=14+32=46根；選擇不一樣的芯片刻，各需要的片數(shù)為：1K4：（16K32）/（1K4）=168=128片2K8：（16K32）/（2K8）=84=32片4K4：（16K32）/（4K4）=48=32片16K1：（16K32）/（16K1）=132=32片4K8：（16K32）/（4K8）=44=16片8K8：（16K32）/（8K8）=24=片89.什么叫刷新為何要刷新說明刷新有幾種方法。解：刷新：對DRAM按期

20、進行的所有重寫過程；刷新原由：因電容泄漏而引起的DRAM所存信息的衰減需要及時增補，所以安排了按期刷新操作；常用的刷新方法有三種：集中式、分別式、異步式。集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進行刷新，存在CPU訪存死時間。分別式：在每個讀/寫周期以后插入一個刷新周期，無CPU訪存死時間。異步式：是集中式和分別式的折衷。談?wù)摚?、刷新與再生的比較：共同點：動作系統(tǒng)相同。都是利用DRAM儲存元損壞性讀操作時的重寫過程實現(xiàn)；操作性質(zhì)相同。都是屬于重寫操作。差異：解決的問題不一樣樣。再生主要解決DRAM儲存元損壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。操作的時間不一

21、樣樣。再生緊跟在讀操作以后，時間上是隨機進行的；刷新以最大間隔時間為周期準時重復(fù)進行。動作單位不一樣樣。再生以儲存單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行為單位，每次重寫整個儲存器所有芯片內(nèi)部儲存矩陣的同一行。芯片內(nèi)部I/O操作不一樣樣。讀出再生時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時因為CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。基于上述差異，為防范兩種操作混雜，分別叫做再生和刷新。2、CPU訪存周期與存取周期的差異：CPU訪存周期是從CPU一邊看到的儲存器工作周期，他不必定是真實的儲存器工作周期；存取周期是儲存器速度指標之一，它反應(yīng)了儲存器真實的

22、工作周期時間。3、分別刷新是在讀寫周期以后插入一個刷新周期，而不是在讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來構(gòu)成CPU訪存周期。4、刷新準時方式有3種而不是2種，必定不要忘了最重要、性能最好的異步刷新方式。10.半導(dǎo)體儲存器芯片的譯碼驅(qū)動方式有幾種解：半導(dǎo)體儲存器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。線選法：地址譯碼信號只選中同一個字的所有位，構(gòu)造簡單，費器械；重合法：地址分行、列兩部分譯碼，行、列譯碼線的交織點即為所選單元。這種方法經(jīng)過行、列譯碼信號的重合來選址，也稱矩陣譯碼。可大大節(jié)儉器械用量，是最常用的譯碼驅(qū)動方式。11.一個8K8位的動向RAM芯片，其內(nèi)部構(gòu)造擺列

23、成256256形式，存取周期為s。試問采納集中刷新、分別刷新和異步刷新三種方式的刷新間隔各為多少解：采納分別刷新方式刷新間隔為:2ms，此中刷新死時間為：256s=s采納分別刷新方式刷新間隔為：256（s+s）=s采納異步刷新方式刷新間隔為:2ms12.畫出用10244位的儲存芯片構(gòu)成一個容量為64K8位的儲存器邏輯框圖。要求將64K分紅4個頁面，每個頁面分16組，指出共需多少片儲存芯片。解：設(shè)采納SRAM芯片，則：總片數(shù)=（64K8位）/（10244位）=642=128片題意分析：本題設(shè)計的儲存器構(gòu)造上分為整體、頁面、組三級，所以繪圖時也應(yīng)分三級畫。第一應(yīng)確立各級的容量：頁面貌量=總?cè)萘?頁

24、面數(shù)=64K8/4=16K8位，4片16K8字串通成64K8位組容量=頁面貌量/組數(shù)=16K8位/16=1K8位，16片1K8位字串通成16K8位組內(nèi)片數(shù)=組容量/片容量=1K8位/1K4位=2片，兩片1K4位芯片位并聯(lián)成1K8位儲存器邏輯框圖：（略）。設(shè)有一個64K8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱儲存基元）欲設(shè)計一種擁有上述相同多儲存基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確立這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。解：儲存基元總數(shù)=64K8位=512K位=219位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把儲存元安排在字向，因為地

25、址位數(shù)和字數(shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。解：設(shè)地址線根數(shù)為a19；b=219-a；a，數(shù)據(jù)線根數(shù)為b，則片容量為：2b=2若a=19，b=1，總和=19+1=20；a=18，b=2，總和=18+2=20；a=17，b=4，總和=17+4=21；a=16，b=8，總和=16+8=24；由上可看出：片字數(shù)越少，片字長越長，引腳數(shù)越多。片字數(shù)減1、片位數(shù)均按2的冪變化。結(jié)論：假如滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分派方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。14.某8位微型機地址碼為18位，若使用4K4位的RAM芯片構(gòu)成模塊板構(gòu)造的儲存器，試問：1）

26、該機所同意的最大主存空間是多少2）若每個模塊板為32K8位，共需幾個模塊板（3）每個模塊板內(nèi)共有幾片RAM芯片4）共有多少片RAM5）CPU如何選擇各模塊板解：（1）該機所同意的最大主存空間是：218位8=256K8位=256KB2）模塊板總數(shù)=256K8/32K8=塊83）板內(nèi)片數(shù)=32K8位/4K4位=82=16片4）總片數(shù)=16片8=128片（5）CPU經(jīng)過最高3位地址譯碼輸出選擇模板，次高3位地址譯碼輸出選擇芯片。地址格式分派以下：模板號（3位）芯片號（3位）片內(nèi)陸址（12位）MREQA1574138A14A13A12（低電平有效）作訪存控制信號，D4A11設(shè)CPU共有16根地址線，8

27、根數(shù)據(jù)線，并用R/WA0.CPUPDPROGROM1ROM2RAM1RAM2RAM3OEOECSCSCSD0.D3D7MREQA12D4PDROGR/W74138OECSA15A14A13A11A0.CPUROM1RM2AM1AM2RAM3.D0D3D7作讀寫命令信號（高電平為讀，低電平為寫）。現(xiàn)有以下儲存芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138譯碼器和其余門電路（門電路自定）。試從上述規(guī)格中采納適合芯片，畫出CPU和儲存芯片的連結(jié)圖。要求：1）最小4K地址為系統(tǒng)程序區(qū)，409616383地址范圍為用戶程序區(qū)；2）指出采納的儲存芯片種類

28、及數(shù)目；3）詳盡畫出片選邏輯。解：（1）地址空間分派圖：系統(tǒng)程序區(qū)（ROM共4KB）：0000H-0FFFH用戶程序區(qū)（RAM共12KB）：1000H-FFFFH（2）選片：ROM：選擇4K4位芯片2片，位并聯(lián)RAM：選擇4K8位芯片3片，字串通(RAM1地址范圍為:1000H-1FFFH,RAM2地址范圍為2000H-2FFFH,RAM3地址范圍為:3000H-3FFFH)（3）各芯片二進制地址分派以下：A1A1A1A1A1A1A9A8A7A6A5A4A3A2A1A0543210ROM1,000000000000000020000011111111111RAM1000100000000000

29、00001111111111111RAM200100000000000000010111111111111RAM300110000000000000011111111111111CPU和儲存器連結(jié)邏輯圖及片選邏輯以以下圖(3)所示：MREQG1Y7G2AA15G2B74138Y3Y2A14AY1A13BY0A12C.A11.A0CPUPD/PROGROM2RAM1RAM2RAM3ROM1OEOECSCSCSD0.D3D4.D7.R/W圖（3）CPU假定同上題，現(xiàn)有8片8K8位的RAM芯片與CPU相連，試回答：1）用74138譯碼器畫出CPU與儲存芯片的連結(jié)圖；2）寫出每片RAM的地址范圍；（3

30、）假如運轉(zhuǎn)時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為初步地址的儲存芯片都有與其相同的數(shù)據(jù)，分析故障原由。4）依據(jù)（1）的連結(jié)圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么結(jié)果解：（1）CPU與儲存器芯片連結(jié)邏輯圖：+5VG1Y7G2A.MREQ.G2B74138Y2A15AY1A14BY0A13C.A12.A0.CPUWERAM0WERAM1.WERAM7CSCS.CSD0.D7R/W2）地址空間分派圖：RAM0:0000H-1FFFHRAM1:2000H-3FFFHRAM2:4000H-5FFFHRAM3:6000H-7FFFHRAM4:8000H-9FFFHRAM5

31、:A000H-BFFFHRAM6:C000H-DFFFHRAM7:E000H-FFFFH（3）假如運轉(zhuǎn)時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為初步地址的儲存芯片(RAM5)都有與其相同的數(shù)據(jù)，則根本的故障原由為：該儲存芯片的片選輸入端很可能總是處于低電平。假定芯片與譯碼器自己都是好的，可能的狀況有：1）該片的-CS端與-WE端錯連或短路；2）該片的-CS端與CPU的-MREQ端錯連或短路；3）該片的-CS端與地線錯連或短路。（4）假如地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”狀況。此的時儲存器只好尋址A13=1的地址空間(奇數(shù)片)，A13=0的另一半地址空間（

32、偶數(shù)片）將永久接見不到。若對A13=0的地址空間（偶數(shù)片）進行接見，只好錯誤地接見到A13=1的對應(yīng)空間(奇數(shù)片)中去。17.寫出1100、1101、1110、1111對應(yīng)的漢明碼。解：有效信息均為n=4位，假定有效信息用b4b3b2b1表示校驗位位數(shù)k=3位，（2k=n+k+1）設(shè)校驗位分別為c1、c2、c3，則漢明碼共4+3=7位，即：c1c2b4c3b3b2b1校驗位在漢明碼中分別處于第1、2、4位c1=b4b3b1c2=b4b2b1c3=b3b2b1當有效信息為1100時，c3c2c1=011,漢明碼為1110100。當有效信息為1101時，c3c2c1=100,漢明碼為0011101

33、。當有效信息為1110時，c3c2c1=101,漢明碼為1011110。當有效信息為1111時，c3c2c1=010,漢明碼為0110111。已知收到的漢明碼（按配偶原則配置）為1100100、1100111、1100000、1100001，檢查上述代碼能否出錯第幾位出錯解：假定接收到的漢明碼為：c1c2b4c3b3b2b1糾錯過程以下：P1=c1b4b3b1P2=c2b4b2b1P3=c3b3b2b1假如收到的漢明碼為1100100，則p3p2p1=011，說明朝碼有錯，第3位（b4）出錯，有效信息為：1100假如收到的漢明碼為1100111，則p3p2p1=111，說明朝碼有錯，第7位（b

34、1）出錯，有效信息為：0110假如收到的漢明碼為1100000，則p3p2p1=110，說明朝碼有錯，第6位（b2）出錯，有效信息為：0010假如收到的漢明碼為1100001，則p3p2p1=001，說明朝碼有錯，第1位（c1）出錯，有效信息為：0001某機字長16位，常例的儲存空間為64K字，若想不改用其余高速的儲存芯片，而使訪存速度提升到8倍，可采納什么措施繪圖說明。解：若想不改用高速儲存芯片，而使訪存速度提升到8倍，可采納八體交織存取技術(shù)，8體交織接見時序以以下圖：啟動儲存體0啟動儲存體1啟動儲存體2啟動儲存體3啟動儲存體4啟動儲存體5啟動儲存體6啟動儲存體7單體訪存周期什么是“程序接見

35、的局部性”儲存系統(tǒng)中哪一級采納了程序接見的局部性原理解：程序運轉(zhuǎn)的局部性原理指：在一小段時間內(nèi)，近來被接見過的程序和數(shù)據(jù)很可能再次被接見；在空間上，這些被接見的程序和數(shù)據(jù)常常集中在一小片儲存區(qū)；在接見序次上，指令序次履行比轉(zhuǎn)移履行的可能性大(大概5:1)。儲存系統(tǒng)中Cache主存層次采納了程序接見的局部性原理。25.Cache做在答：Cache做在CPU芯片內(nèi)有什么利處將指令Cache和數(shù)據(jù)CPU芯片內(nèi)主要有下邊幾個利處：Cache分開又有什么利處1）可提升外面總線的利用率。因為Cache在CPU芯片內(nèi)，CPU接見Cache時不用占用外面總線。2）Cache不占用外面總線就意味著外面總線可更多

36、地支持I/O設(shè)施與主存的信息傳輸，增強了系統(tǒng)的整體效率。3）可提升存取速度。因為Cache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提升。將指令Cache和數(shù)據(jù)Cache分開有以下利處：1）可支持超前控制和流水線控制，有益于這種控制方式下指令預(yù)取操作的達成。2）指令Cache可用ROM實現(xiàn)，以提升指令存取的靠譜性。3）數(shù)據(jù)Cache對不一樣數(shù)據(jù)種類的支持更加靈巧，既可支持整數(shù)（例32位），也可支持浮點數(shù)據(jù)（如64位）。增補：Cache構(gòu)造改良的第三個措施是分級實現(xiàn)，如二級緩存構(gòu)造，即在片內(nèi)Cache（L1）和主存之間再設(shè)一個片外Cache（L2），片外緩存既能夠填充片內(nèi)緩存容量不夠大的弊端

37、，又可在主存與片內(nèi)緩存間起到光滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度。30.一個組相連映照的CACHE由64塊構(gòu)成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字構(gòu)成，訪存地址為字地址。試問主存和高速儲存器的地址各為幾位畫出主存地址格式。解：cache組數(shù)：64/4=16，Cache容量為：64*128=213字，cache地址13位主存共分4096/16=256區(qū)，每區(qū)16塊主存容量為：4096*128=219字，主存地址19位，地址格式以下：主存字塊標記（8位）組地址（4位）字塊內(nèi)陸址（7位）32.設(shè)某機主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字組相聯(lián)映象（即

38、Cache每組內(nèi)共有4個字塊）的Cache組織，要求：32位，設(shè)計一個四路1）畫出主存地址字段中各段的位數(shù)；2）設(shè)Cache的初態(tài)為空，CPU挨次從主存第0、1、299號單元讀出100個字（主存一次讀出一個字），并重復(fù)按此序次讀8次，問命中率是多少（3）若Cache的速度是主存的6倍，試問有Cache和無Cache對比，速度提升多少倍答：（1）因為容量是按字節(jié)表示的，則主存地址字段格式劃分以下：87232（2）因為題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當主存讀0號字單元時，將主存0號字塊（07）調(diào)入Cache（0組x號塊），主存讀8號字單元時，將1號塊（8

39、15）調(diào)入Cache（1組x號塊）主存讀96號單元時，將12號塊（96103）調(diào)入Cache（12組x號塊）。共需調(diào)100/813次，就把主存中的100個數(shù)調(diào)入Cache。除讀第1遍時CPU需接見主存13次外，今后重復(fù)讀時不需再接見主存。則在800個讀操作中：訪Cache次數(shù)=（100-13）+700=787次Cache命中率=787/80098%3）設(shè)無Cache時訪主存需時800T（T為主存周期），加入Cache后需時：+13）TT/6+13T787倍則：800T/有Cache和無Cache對比，速度提升倍左右。38.磁盤組有六片磁盤，每片有兩個記錄面，儲存地區(qū)內(nèi)徑22厘米，外徑33厘米，

40、道密度為40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問：1）共有多少儲存面可用2）共有多少柱面3）盤組總儲存容量是多少4）數(shù)據(jù)傳輸率是多少解：1）若去掉兩個保護面，則共有：2-2=10個儲存面可用；2）有效儲存地區(qū)=（33-22）/2=柱面數(shù)=40道/cm=220道（3）內(nèi)層道周長=22道容量=400位/cm=3454B面貌量=3454B220道=759，880B盤組總?cè)萘?759，880B10面=7，598，800B（4）轉(zhuǎn)速=2400轉(zhuǎn)/60秒=40轉(zhuǎn)/秒數(shù)據(jù)傳輸率=3454B40轉(zhuǎn)/秒=138，160B/S注意：1）計算盤組容量時一般應(yīng)去掉上、下保護面；的精度采納不一樣將

41、引起答案不一樣，一般取兩位小數(shù)；2）盤組總磁道數(shù)（=一個盤面上的磁道數(shù)）3）柱面數(shù)4）數(shù)據(jù)傳輸率與盤面數(shù)沒關(guān)；5）數(shù)據(jù)傳輸率的單位時間是秒，不是分。某磁盤儲存器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：1）磁盤儲存器的儲存容量；2）最高位密度（最小磁道的位密度）和最低位密度；3）磁盤數(shù)據(jù)傳輸率；4）均勻等候時間。解：（1）儲存容量=275道12288B/道4面=13516800B2）最高位密度=12288B/23017B/mm136位/mm（向下取整）最大磁道直徑=230mm+275道/5道2=230mm+110

42、mm=340mm最低位密度=12288B/34011B/mm92位/mm（向下取整）3）磁盤數(shù)據(jù)傳輸率=12288B3000轉(zhuǎn)/分=12288B50轉(zhuǎn)/秒=614400B/S（4）均勻等候時間=1/50/2=10ms談?wù)摚?、本題給出的道容量單位為字節(jié)，所以算出的儲存容量單位也是字節(jié)，而不是位；2、由此算出的位密度單位最后應(yīng)變換成bpm(位/毫米）；3、均勻等候時間是磁盤轉(zhuǎn)半圈的時間，與容量沒關(guān)。設(shè)有效信息為110，試用生成多項式G(x)=11011將其編成循環(huán)冗余校驗碼。解：編碼過程以下：M(x)=110n=3G(x)=11011k+1=5k=4M(x)x4=1100000M(x)x4/G(

43、x)=1100000/11011=100+1100/11011R(x)=1100M(x)x4+R(x)=1100000+1100=1101100=CRC碼（7，3）碼注：本題的G(x)選得不太好，當最高位和最低位出錯時，余數(shù)相同，均為0001。此時只好檢錯，沒法糾錯第五章I/O有哪些編址方式各有何特點解：常用的I/O編址方式有兩種：I/O與內(nèi)存一致編址和I/O獨立編址；特點：I/O與內(nèi)存一致編址方式的I/O地址采納與主存單元地址完好相同的格式，主存占用同一個地址空間，CPU可像接見主存相同接見I/O設(shè)施，不需要安排特地的I/OI/O設(shè)施和指令。I/O獨立編址方式機遇器為I/O設(shè)施特地安排一套完

44、好不一樣于主存地址格式的地址編碼，此時I/O地址與主存地址是兩個獨立的空間，談?wù)摚篒/O編址方式的意義：CPU需要經(jīng)過特地的I/O指令來接見I/O地址空間。I/O明此種編址方式的選擇主要影響到指令系統(tǒng)設(shè)計時I/O編址方式對應(yīng)的I/O指令設(shè)置狀況。I/O指令的安排，所以描繪其特點時必定要說I/O與內(nèi)存一致編址方式將I/O地址看作是儲存地址的一部分，占用主存空間；問題：的確地講，I/O與內(nèi)存一致編址的空間為總線空間，I/O所占用的是內(nèi)存的擴展空間。I/O獨立編址方式有明顯的I/O地址表記，而I/O與內(nèi)存一致的編址方式?jīng)]有；問題：不論哪一種編址方式，I/O地址都是由相應(yīng)的指令供給的，而地址自己并無特

45、別的表記。簡要說明CPU與I/O之間傳達信息可采納哪幾種聯(lián)系方式它們分別用于什么場合答：CPU與I/O之間傳達信息常采納三種聯(lián)系方式：直接控制（馬上響應(yīng)）、同步、異步。適用處合分別為：直接控制適用于構(gòu)造極簡單、速度極慢的I/O設(shè)施，CPU直接控制外設(shè)處于某種狀態(tài)而不必聯(lián)絡(luò)信號。同步方式采納一致的時標進行聯(lián)系，適用于CPU與I/O速度差不大，近距離傳遞的場合。異步方式采納應(yīng)答系統(tǒng)進行聯(lián)系，適用于CPU與I/O速度差較大、遠距離傳遞的場合。談?wù)摚鹤⒁釯/O互換方式、I/O傳遞分類方式與I/O聯(lián)系方式的差異：串行、并行I/O傳遞方式常用于描繪I/O傳遞寬度的種類；I/O互換方式主要談?wù)搨鬟f過程的控制

46、方法；I/O聯(lián)系方式主要解決傳遞時CPU與I/O之間如何獲得通訊聯(lián)系以成立起操作上的同步配合關(guān)系。同步方式適用于CPU與I/O工作速度完好同步的場合。問題：I/O要達到與CPU工作速度完好同步一般是不可以能的。同步方式的實質(zhì)是快”，如采納同步方式一般CPU達不到滿負荷工作?！熬吐痪?I/O設(shè)施與主機互換信息時，共有哪雞樅控制方式簡述它們的特點。(1）程序直接控制方式：也稱查問方式，采納該方式，數(shù)據(jù)在CPU和外設(shè)間的傳遞完好靠計算機程序控制，CPU的操作和外頭設(shè)施操作同步，硬件構(gòu)造簡單，但因為外面設(shè)施動作慢，浪費CPU時間多，系統(tǒng)效率低。（2）程序中斷方式：外設(shè)施準備就緒后中斷方式豬肚通知CP

47、U，在CPU相應(yīng)I/O設(shè)施的中斷請求后，在暫?，F(xiàn)行程序的履行，轉(zhuǎn)為I/O設(shè)施服務(wù)科明顯提升CPU的利用率，在必定程度上實現(xiàn)了主機和I/O設(shè)施的并行工作，但硬件構(gòu)造負載，服務(wù)開支時間大、（3）DMA方式與中斷方式相同，實現(xiàn)了主機和I/O設(shè)施的并行工作，因為DMA方式直接依靠硬件實現(xiàn)儲存與I/O設(shè)施之間的數(shù)據(jù)傳遞，傳遞時期不需要CPU程序干涉，CPU可連續(xù)履行本來的程序，所以CPU利用率和系統(tǒng)效率比中斷方式更高，但DMA方式的硬件構(gòu)造更加復(fù)雜。字符顯示器的接口電路中配有緩沖儲存器和只讀儲存器，各有何作用解：顯示緩沖儲存器的作用是支持屏幕掃描時的屢次刷新；只讀儲存器作為字符發(fā)生器使用，他起著將字符的

48、ASCII碼變換為字形點陣信息的作用。某計算機的I/O設(shè)施采納異步串行傳遞方式傳遞字符信息。字符信息的格式為一位初步位、七位數(shù)據(jù)位、一位校驗位和一位停止位。若要求每秒鐘傳遞480個字符，那么該設(shè)施的數(shù)據(jù)傳送速率為多少解：48010=4800位/秒=4800波特；波特是數(shù)據(jù)傳遞速率波特率的單位。注：題意中給出的是字符傳遞速率，即：字符/秒。要求的是數(shù)據(jù)傳遞速率，串行傳遞時一般用波特率表示。二者的差異：字符傳遞率是數(shù)據(jù)的“純”有效傳遞率，不含數(shù)據(jù)格式信息；波特率是“毛”傳遞率，含數(shù)據(jù)格式信息。10.什么是I/O接口為何要設(shè)置I/O接口I/O接口如何分類解：I/O接口一般指CPU和I/O設(shè)施間的連結(jié)

49、部件；I/O接口分類方法好多，主要有：按數(shù)據(jù)傳遞方式分有并行接口和串行接口兩種；按數(shù)據(jù)傳遞的控制方式分有程序控制接口、程序中斷接口、結(jié)合程序查問方式的接口電路，說明其工作過程。解：程序查問接口工作過程以下（以輸入為例）：1）CPU發(fā)DMA接口三種。I/O地址地址總線接口設(shè)施選擇器譯碼選中，發(fā)SEL信號開命令接收門；2）CPU發(fā)啟動命令D置0，B置1接口向設(shè)施發(fā)啟動命令設(shè)施開始工作；3）CPU等候，輸入設(shè)施讀出數(shù)據(jù)DBR；4）外設(shè)工作達成，達成信號接口B置0，D置1；5）準備就緒信號控制總線CPU；6）輸入：CPU經(jīng)過輸入指令（IN）將DBR中的數(shù)據(jù)取走；若為輸出，除數(shù)據(jù)傳遞方向相反之外，其余操

50、作與輸入近似。工作過程以下：1）CPU發(fā)I/O地址地址總線接口設(shè)施選擇器譯碼選中，發(fā)SEL信號開命令接收門；2）輸出：CPU經(jīng)過輸出指令（OUT）將數(shù)據(jù)放入接口DBR中；3）CPU發(fā)啟動命令D置0，B置1接口向設(shè)施發(fā)啟動命令設(shè)施開始工作；4）CPU等候，輸出設(shè)施將數(shù)據(jù)從DBR取走；5）外設(shè)工作達成，達成信號接口B置0，D置1；6）準備就緒信號控制總線CPU，CPU可經(jīng)過指令再次向接口DBR輸出數(shù)據(jù)，進行第二次傳遞。說明中斷向量地址和進口地址的差異和聯(lián)系。解：中斷向量地址和進口地址的差異：向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號，中斷進口地址是中斷服務(wù)程序首址。中斷向量地址和進

51、口地址的聯(lián)系：中斷向量地址可理解為中斷服務(wù)程序進口地址指示器（進口地址的地址）中斷服務(wù)程序進口地址。(兩種方法：在向量地址所指單元內(nèi)放一條JUM，經(jīng)過它訪存可獲取指令；主存中設(shè)向量地址表。參照）談?wù)摚河布蛄糠ǖ膶嵸|(zhì)：當響應(yīng)中斷時，為了更快、更靠譜的進入對應(yīng)的中斷服務(wù)程序履行，希望由硬件直接供給中斷服務(wù)程序進口地址。但在內(nèi)存地址字較長時這是不可以能的。所以由硬件先供給中斷源編號、再由編號間接地獲取中斷服務(wù)程序進口地址。這種中斷源的編號即向量地址。因為一臺計算機系統(tǒng)可帶的中斷源數(shù)目很有限，所以向量地址比內(nèi)存地址短得多，用編碼器類邏輯部件實現(xiàn)很方便。在什么條件下，I/O設(shè)施能夠向CPU提出中斷懇求

52、解：I/O設(shè)施向CPU提出中斷懇求的條件是：I/O接口中的設(shè)施工作達成狀態(tài)為1（D=1），中斷障蔽碼為0（MASK=0），且CPU查問中斷時，中斷懇求觸發(fā)器狀態(tài)為1（INTR=1）。什么是中斷同意觸發(fā)器它有何作用解：中斷同意觸發(fā)器是CPU中斷系統(tǒng)中的一個部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷障蔽觸發(fā)器可視為中斷的分開關(guān)）。16.在什么條件和什么時間，CPU能夠響應(yīng)I/O的中斷懇求解：CPU響應(yīng)I/O中斷懇求的條件和時間是：中間止同意狀態(tài)為斷懇求被查到，則在一條指令履行完時，響應(yīng)中斷。1（EINT=1），且最罕有一此中17.某系統(tǒng)對輸入數(shù)據(jù)進行取樣辦理，每抽取一個輸入數(shù)據(jù)，CPU就要中

53、斷辦理一次，將取樣的數(shù)據(jù)存至儲存器的緩沖區(qū)中，該中斷辦理需P秒。其余，緩沖區(qū)內(nèi)每儲存N個數(shù)據(jù)，主程序就要將其拿出進行辦理，這個辦理需Q秒。試問該系統(tǒng)能夠追蹤到每秒多少次中斷懇求解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的辦理不是中斷辦理，所以算在中斷次數(shù)內(nèi)。Q秒不可以N個數(shù)據(jù)所需的辦理時間=PN+Q秒均勻每個數(shù)據(jù)所需辦理時間=（PN+Q）/N秒；求倒數(shù)得：該系統(tǒng)追蹤到的每秒中斷懇求數(shù)=N/（PN+Q）次。在程序中斷方式中，磁盤申請中斷的優(yōu)先權(quán)高于打印機。當打印機正在進行打印時，磁盤申請中斷懇求。試問能否要將打印機輸出停下來，等磁盤操作結(jié)束后，打印機輸出才能連續(xù)進行為何解：這是一道多重中斷

54、的題，因為磁盤中斷的優(yōu)先權(quán)高于打印機，所以應(yīng)將打印機輸出停下來，等磁盤操作結(jié)束后，打印機輸出才能連續(xù)進行。因為打印機的速度比磁盤輸入輸出的速度慢，并且暫停打印不會造成數(shù)據(jù)拋棄。談?wù)摚捍蛴C不斷，原由有以下幾種：打印內(nèi)容已存入打印機緩存；問題：1）假如打印機無緩存呢2）假如打印機有緩存，還需要用程序中斷方式互換嗎（應(yīng)用DMA)因為在指令履行末查中斷，所以履行打印指令時不會響應(yīng)磁盤中斷。問題：打印中斷辦理程序=打印指令采納字節(jié)交織傳遞方式，當二者同時懇求中斷時，先響應(yīng)盤，再響應(yīng)打印機，交織服務(wù)。問題：這是程序中斷方式嗎因為打印機速度比CPU慢得多，CPU將數(shù)據(jù)發(fā)送給打印機后，就去為磁盤服務(wù)，而這時

55、打印機可自己慢慢打印。問題：停止打印機傳遞=停止打印靈巧作我有打印機，感覺上打印機工作是連結(jié)的；問題：人的感覺速度=計算機工作速度CPU對DMA懇乞降中斷懇求的響應(yīng)時間能否相同為何解：CPU對DMA懇乞降中斷懇求的響應(yīng)時間不一樣樣，因為兩種方式的互換速度相差很大，所以CPU一定以更短的時間間隔查問并響應(yīng)DMA懇求（一個存取周期末）。談?wù)摚篊PU對DMA的響應(yīng)是即時的；隨時都能響應(yīng)CPU響應(yīng)DMA的時間更短；DMA比中斷速度高；短、高或不一樣樣的詳盡程度不一樣樣。因為DMA與CPU共享主存，會出現(xiàn)二者爭用主存的矛盾，CPU一定將總線讓給DMA接口使用，常用停止CPU訪存、周期盜取及DMA與CPU

56、交替訪存三種方式有效的分時使用主存；這種狀況不過存在于DMA與中斷程序之間嗎答非所問。DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳遞流程有何不一樣繪圖說明。解：兩種DMA方式的工作流程見下頁，其主要差異在于傳遞階段，現(xiàn)行程序能否完好停止訪存。停止CPU訪存方式的DMA工作流程以下：現(xiàn)行程序CPUDMACI/OCPUDMACI/OBCD周期盜取方式的DMA工作流程以下：現(xiàn)行程序CPUDMACI/OCPUDMACI/OBCD31.s，試問該外設(shè)能否可用程序中斷方式與主機互換信息，為何假定某設(shè)施向CPU傳遞信息的最高頻次是40K次/秒，而相應(yīng)的中斷辦理程序其履行時間為40s解：該設(shè)施向C

57、PU傳遞信息的時間間隔=1/40K=103=25s40則：該外設(shè)不可以用程序中斷方式與主機互換信息，因為此中斷辦理程序的履行速度比該外設(shè)的互換速度慢。談?wù)摚簊）比較湊近，傳遞過程會屢次的打斷CPU履行主程序，而履行中斷服務(wù)程序，所以不可以用程序中斷方式。s）與中斷辦理時間（40I/O傳遞（25錯：此時CPU還有可能履行主程序嗎舉例說明：（輸入）假定初始CPU悠閑，則當I/O將第一個數(shù)據(jù)放在接口的數(shù)據(jù)緩沖寄存器中后，向CPU發(fā)第一此中斷懇求，CPU馬上響應(yīng)；I/O設(shè)施勻速運轉(zhuǎn)，s時響應(yīng)；s后，第二此中斷懇求到來，CPU正在履行中斷程序接收第一個數(shù)據(jù)，4025s時響應(yīng)；s后，第三此中斷懇求到來，C

58、PU正在履行中斷程序接收第二個數(shù)據(jù)，要到8050后，第四此中斷懇求到來，但此時第三此中斷懇求還沒有響應(yīng)，則放在數(shù)據(jù)緩沖寄存器中的第三個數(shù)據(jù)來不及接收，被第四個數(shù)據(jù)沖掉；75談?wù)摚簊，CPU大多數(shù)時間處于“踏步等候”狀態(tài)；互換一次用時25+40=65s錯1：25I/O傳遞間隔主要指設(shè)施準備數(shù)據(jù)的時間（輸入），這段時間設(shè)施與CPU并行工作。錯2：程序中斷不存在踏步等候。10-6=140秒，時間過長，用程序中斷不劃算；中斷辦理程序履行時間=錯1：設(shè)施傳遞頻次錯2：越慢速的設(shè)施越適適用中斷。若外設(shè)與CPU之間有足夠大的緩沖區(qū)，則能夠用程序中斷方式；假如安排足夠大的緩沖區(qū)，為何不用DMA方式談?wù)摚ɡm(xù)）：

59、二者速度相差較小沒有必需用中斷。32.能否可采納一條指令履行結(jié)束時響應(yīng)DMA懇求的方案，為何若不可以，應(yīng)采納什么方案設(shè)磁盤儲存器轉(zhuǎn)速為3000轉(zhuǎn)/分，分8個扇區(qū)，每扇區(qū)儲存1K字節(jié)，主存與磁盤儲存器數(shù)據(jù)傳遞的寬度為16位（即每次傳遞16位）。假定一條指令最長履行時間是25解：先算出磁盤傳遞速度，而后和指令履行速度進行比較得出結(jié)論。1616=1K8道容8量=1KB8=1K4=4K字數(shù)傳率=4K字3000轉(zhuǎn)/分=4K字50轉(zhuǎn)/秒=200K字/秒s5一個字的傳遞時間=1/200K字/秒注：在此1K=1024，來自數(shù)據(jù)塊單位縮寫。5s1/8；1/2；（2）XX（3）1/41/16解：（1）若要X1/2

60、，只需a1=1，a2a6不全為0即可（a2ora3ora41/8，只需a1a3不全為0即可（a1ora2ora3=1），ora5ora6=1）；（2）若要Xa4a6可任取0或1；X（3）若要1/41/16，只需a1=0，a2可任取0或1；當a2=0時，若a3=0，則一定a4=1，且a5、a6不全為0（a5ora6=1；若a3=1，則a4a6可任取0或1；當a2=1時，a3a6可任取0或1。3.設(shè)x為整數(shù)，x補=1，x1x2x3x4x5，若要求x-16，試問x1x5應(yīng)取何值解：若要x-16，需x1=0，x2x5隨意。（注：負數(shù)絕對值大的補碼碼值反而小。）設(shè)機器數(shù)字長為8位（含1位符號位在內(nèi)），寫