組合邏輯電路中的冒險現(xiàn)象_第1頁
組合邏輯電路中的冒險現(xiàn)象_第2頁
組合邏輯電路中的冒險現(xiàn)象_第3頁
組合邏輯電路中的冒險現(xiàn)象_第4頁
組合邏輯電路中的冒險現(xiàn)象_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、組合邏輯電路中的冒險現(xiàn)象題目3】：組合邏輯電路在什么情況下產(chǎn)生冒險現(xiàn)象，舉例說明。有哪些方法可以消除，比較這些方法的實現(xiàn)成本。【問題探究】冒險產(chǎn)生原因：(1).門電路的開關(guān)電平有時間差，信號從一個電平向相反方向跳變時不是突變的。(2).門電路有延時，信號經(jīng)過的傳輸路徑不同，延時不同。產(chǎn)生冒險的情況：當(dāng)輸出端的邏輯函數(shù)在一定條件下能簡化成E=A+4或者L=AA圖1電路圖6G?圖2波形圖時。例如：L=ACAB，當(dāng)C=1,B=1時，產(chǎn)生冒險。冒險的消除3.1.增加冗余項消除冒險3.1.1代數(shù)法邏輯表達(dá)式P=AB+AC中，當(dāng)B=C=1時P=A4,存在冒險現(xiàn)象，此時若在L式中加上一“1”電平，便可以消除

2、冒險。而且這個1電平必須是出現(xiàn)冒險瞬間時輸入的“1”電平，這樣不影響L邏輯關(guān)系的與1,虛線項才行。將匕改寫成,P=A+4與項BC=1可以做到。見部分是后加的。3.1.2卡諾圖法卡諾圖法消除競爭冒險實質(zhì)上和代數(shù)法是一致的,應(yīng)根據(jù)條件采用何種方法來消除競爭冒險從卡諾圖上看,既然問題出在兩個卡諾圈的相切處,只要增加一些卡諾圈將兩個互不搭接的卡諾Ml搭接起來,就可已實現(xiàn)消除冒險的目的,所以卡諾圖法也叫增加多余項法。還以邏輯表達(dá)式匕=AB+M為例，見圖2,其中虛線的卡諾圈為后添加的,添加后的邏輯表達(dá)式為X=佔+肚+BC3.2輸出端加濾波電容法組合電路中由競爭冒險產(chǎn)生的毛刺,一般都是低頻分量少而高頻分量很

3、豐富的信號,由此,可以在組合電路的輸出端添加一積分器（低通濾波器）,從而達(dá)到通高頻阻低頻的作用。為了能除毛刺,必須要正確選擇積分電路的時間常數(shù)t=RC。時間常數(shù)要比毛刺的寬度大，以達(dá)到消除毛刺的目的,但也不能太大,以免使信號形狀出現(xiàn)不能允許的畸變。RC的值一般都是通過實驗的方法來確定的。i,Ii.圖幻.衛(wèi)利用濾液電路涓除胃險(a)積分器0)波形圖匕刁23所示。?3.3引入選通脈沖法冒險是難以消除的,當(dāng)組合電路的冒險影響了整個系統(tǒng)的工作時,可以用取樣的方法解決。取樣脈沖僅在輸出處于穩(wěn)定值的期間到來,以保證輸出正確的結(jié)果,在沒有選通脈沖期間,輸出的信息是無效的。常用的選通脈沖4(a)所示的邏輯電路,p的高電平出現(xiàn)在電路到達(dá)穩(wěn)定狀態(tài)以后,所以G0G3每個門的輸出都

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論