廈大數(shù)電 實(shí)驗(yàn)三_第1頁(yè)
廈大數(shù)電 實(shí)驗(yàn)三_第2頁(yè)
廈大數(shù)電 實(shí)驗(yàn)三_第3頁(yè)
廈大數(shù)電 實(shí)驗(yàn)三_第4頁(yè)
廈大數(shù)電 實(shí)驗(yàn)三_第5頁(yè)
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、實(shí)驗(yàn)三CMOS門電路測(cè)試及TTL與CMOS接口設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康牧私釩MOS門電路參數(shù)的物理意義;掌握CMOS門電路功能測(cè)試方法;學(xué)會(huì)CMOS門電路電路外特性的測(cè)試;比較CMOS門與TTL門的特點(diǎn)及接口電路設(shè)計(jì)。二、實(shí)驗(yàn)原理CD4011是CMOS二輸入端四與非門。以下是它的內(nèi)部電路原理圖和管腳排列圖。n 1 IMCS內(nèi)聊禪理圖管凋排列圖1、CMOS門電路的主要參數(shù)CMOS門電路的邏輯高、低電平值,高電平Voh為VDD,低電平Vol為0V。CMOS門電路輸入端有保護(hù)電路和輸入緩沖,所以多余輸入端不允許懸空。平均傳輸延遲時(shí)間tpd: tpd=(y+匕)/2。2、 CMOS門電路的電壓傳輸特性:FF如

2、CMOS與非門的電壓傳輸特性是描述輸出電壓Vo隨輸入電壓Vi的變化的曲線。(如圖2)。圖1 CMOS電壓傳輸特性3、TTL電路與CMOS電路接口設(shè)計(jì):接口條件:驅(qū)動(dòng)門負(fù)載門VoH(min)=Vih (min)Vol (max)=nIIH (max)I (max)=mI (max)接口電路設(shè)計(jì)方法:接口電路設(shè)計(jì)應(yīng)根據(jù)實(shí)際要求,選擇上拉電阻、三極管驅(qū)動(dòng)等方法。三、實(shí)驗(yàn)儀器示波器函數(shù)信號(hào)發(fā)生器數(shù)字萬(wàn)用表多功能電路實(shí)驗(yàn)箱四、實(shí)驗(yàn)內(nèi)容測(cè)量CD4011邏輯功能:在A、B兩端加不同的邏輯電平,用電壓表測(cè)量對(duì)應(yīng)的輸出端Y,將結(jié)果列成真值表。表1 A、B與Y真值表ABYVo0015.0260115.024101

3、5.024111-0.000平均傳輸延遲時(shí)間的測(cè)量:三個(gè)與非門首尾相接構(gòu)成環(huán)形振蕩器,用示波器觀測(cè)輸出震蕩波形,測(cè)出周期1,計(jì)算出平均傳輸延遲時(shí)間 tpd=T/6.示波器電壓傳輸特性曲線:示波器測(cè)量方法:輸入正弦信號(hào)Vi(f=200Hz,Vip-p=5V,ViL=0V),示波器置X-Y掃描。同時(shí)X(CH1)、Y(CH2) 置DC耦合,觀測(cè)并定量畫出與非門電壓傳輸特性曲線,用示波器比較法測(cè)量Voh,*。圖io電壓傳輸曲線示波器測(cè)表2電壓傳輸特性曲線參數(shù)V OHV OLV T測(cè)量值4.525V-410mV2.4825V作出與非門電壓傳輸特性曲線如圖:VoVom 牝 kVol -4-|owV /VT

4、 2 補(bǔ) W觀測(cè)CMOS門電路(CD4011)帶一個(gè)TTL門電路(74LS00)負(fù)載情況:(1)當(dāng)CMOS門帶一個(gè)TTL門時(shí);CMOS門輸入端分別為高電平(5V)或低電平(0V)時(shí),測(cè)量CMOS與非門 輸出端電平。(2)當(dāng)CMOS門帶四個(gè)TTL門時(shí);CMOS門輸入端分別為高電平(5V)或低電平(0V)時(shí),測(cè)量CMOS與非門 輸出端電平。CMOS 帶 1 個(gè) TTLLPCmosTTLCMOS 帶 4 個(gè) TTLCMOSTTLVoVoVoVoVIL0V5.010V0.056VVIL0V5.010V0.051VVIH5V0.193V5.025VVIH5V0.450V3.516V表3接口電路測(cè)量參數(shù)5

5、、若要使D與A同相,最簡(jiǎn)電路設(shè)計(jì)。由Vcc0L I0L ;6曲;推出R=10kQ時(shí)成立。方法為加一個(gè)上拉電阻。從示波器上輸入一個(gè)方波(f=200Hz,Vip-p=5V,ViL=0V),在示波器上觀察得輸入和 輸出信號(hào)同相,說(shuō)明電阻取值合理,設(shè)計(jì)成立。五、思考題CMOS電路多余輸入端在使用時(shí)不允許懸空,其理由是什么?答:因?yàn)镃MOS門電路里面都是場(chǎng)效管,因?yàn)閼铱盏妮斎攵溯斎腚娢徊欢ǎ瑫?huì)破壞電路的正常邏輯關(guān)系,另 外懸空時(shí)輸入的阻抗高,易受外界噪聲干擾,使電路誤動(dòng)作,而且也極易使用權(quán)柵極感應(yīng)靜電,造成擊穿。一般的CMOS門電路能否進(jìn)行“線與”?為什么?若要將CMOS門的輸出進(jìn)行邏輯與,你認(rèn)為采用什

6、么辦 法?答:一般的不行,需找漏極開路的,再上拉個(gè)電阻才行。要將CMOS門的輸出進(jìn)行邏輯與,可以直接搭成與 非門,如果要搭建與門則需要在與非門后再加個(gè)反相器。若考慮用一個(gè)TTL門直接推動(dòng)一個(gè)CMOS門,或者用一個(gè)CMOS門直接推動(dòng)一個(gè)TTL門,試問(wèn)能否政才工 作?答:在同樣5V電源電壓情況下,CMOS電路可以直接驅(qū)動(dòng)TTL,因?yàn)镃MOS的輸出高電平大于2.0V,輸出低電 平小于0.8V;而TTL電路則不能直接驅(qū)動(dòng)CMOS電路,TTL的輸出高電平為大于2.4V,如果落在2.4V3.5V 之間,則CMOS電路就不能檢測(cè)到高電平,低電平小于0.4V滿足要求,所以在TTL電路驅(qū)動(dòng)CMOS電路時(shí)需 要加上拉電阻。若CMOS為12V,則只能CMOS驅(qū)動(dòng)TTL。六、實(shí)驗(yàn)小結(jié)通過(guò)這次實(shí)驗(yàn),我了解了 CMOS門電路參數(shù)的測(cè)量方法,對(duì)于實(shí)驗(yàn)原理還不甚了解,整個(gè)實(shí)驗(yàn)的過(guò)程比較不 順利。在做實(shí)驗(yàn)五的驗(yàn)證時(shí),一開始一直不能在示波器上得到同相的波形,重拆線路仍不行,后來(lái)?yè)Q

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論