《集成電路設(shè)計(jì)》課程教學(xué)大綱

1、集成電路設(shè)計(jì)教學(xué)大綱課程編號(hào)：100093404課程名稱：集成電路設(shè)計(jì)高等教育層次：本科課程在培養(yǎng)方案中的地位：課程性質(zhì)：選修課程類別：Az類別專業(yè)基礎(chǔ)課程基本模塊適用專業(yè)：電子封裝技術(shù)專業(yè)開課學(xué)年及學(xué)期：非強(qiáng)制，建議大學(xué)三年級(jí)。先修課程（a)必須先修且考試通過(guò)的課程，b)必須先修過(guò)的課程，c)建議先修的課程）：a) 電路分析基礎(chǔ)半導(dǎo)體物理與器件線性代數(shù)b)模擬電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)c) 無(wú)課程總學(xué)分：2，總學(xué)時(shí):32課程教學(xué)形式：普通課程:0課程教學(xué)目標(biāo)（表格只是一種體現(xiàn)相關(guān)內(nèi)容的示例，僅供參考）：課程教學(xué)目標(biāo)（給出知識(shí)能力素養(yǎng)各方面的的具體教學(xué)結(jié)果）教學(xué)效果評(píng)價(jià)（選填項(xiàng)）不及格及格，

2、中良優(yōu)1.通過(guò)理論教學(xué)，使學(xué)生掌握集成材料、結(jié)構(gòu)與理論；半導(dǎo)體基礎(chǔ)知識(shí)；典型二極管與晶體管的結(jié)構(gòu)與理論。完全不掌握集成材料、結(jié)構(gòu)與理論；半導(dǎo)體基礎(chǔ)知識(shí)；典型二極管與晶體管的結(jié)構(gòu)與理論，或者僅有碎片化的理解?；菊莆占刹牧?、結(jié)構(gòu)與理論；半導(dǎo)體基礎(chǔ)知識(shí)；典型二極管與晶體管的結(jié)構(gòu)與理論，但是知識(shí)掌握和能力形成不全面。較好掌握集成材料、結(jié)構(gòu)與理論；半導(dǎo)體基礎(chǔ)知識(shí)；典型二極管與晶體管的結(jié)構(gòu)與理論，但是知識(shí)掌握和能力形成稍有欠缺。能夠掌握集成材料、結(jié)構(gòu)與理論；半導(dǎo)體基礎(chǔ)知識(shí)；典型二極管與晶體管的結(jié)構(gòu)與理論。，知識(shí)掌握和能力形成俱佳。2. 通過(guò)課堂教學(xué)，使學(xué)生能夠掌握半導(dǎo)體制造中外延生長(zhǎng)、掩膜版制造、光刻

3、、氧化、沉淀與刻蝕、摻雜等原理和工藝。掌握集成電路主要晶體管器件的加工工藝。完全不能掌握半導(dǎo)體制造中外延生長(zhǎng)、掩膜版制造、光刻、氧化、沉淀與刻蝕、摻雜等原理和工藝。完全不能掌握集成電路主要晶體管器件的加工工藝。基本可以掌握半導(dǎo)體制造中外延生長(zhǎng)、掩膜版制造、光刻、氧化、沉淀與刻蝕、摻雜等原理和工藝?；究梢哉莆占呻娐分饕w管器件的加工工藝?？梢哉莆瞻雽?dǎo)體制造中外延生長(zhǎng)、掩膜版制造、光刻、氧化、沉淀與刻蝕、摻雜等原理和工藝。可以掌握集成電路主要晶體管器件的加工工藝，但識(shí)別和表達(dá)稍有不足。完全能夠掌握半導(dǎo)體制造中外延生長(zhǎng)、掩膜版制造、光刻、氧化、沉淀與刻蝕、摻雜等原理和工藝。完全掌握集成電路主要

4、晶體管器件的加工工藝，識(shí)別和表達(dá)能力優(yōu)秀。3.通過(guò)課堂教學(xué)和學(xué)生自主學(xué)習(xí)，使學(xué)生能夠掌握MOS場(chǎng)效應(yīng)管的伏安特性、電容的組成和計(jì)算，掌握MOS管的閾值電壓、體效應(yīng)、溫度特性、噪音、二階效應(yīng)等原理。不能掌握MOS場(chǎng)效應(yīng)管的伏安特性、電容的組成和計(jì)算，不能掌握MOS管的閾值電壓、體效應(yīng)、溫度特性、噪音、二階效應(yīng)等原理。部分掌握MOS場(chǎng)效應(yīng)管的伏安特性、電容的組成和計(jì)算，部分掌握MOS管的閾值電壓、體效應(yīng)、溫度特性、噪音、二階效應(yīng)等原理?？梢哉莆誐OS場(chǎng)效應(yīng)管的伏安特性、電容的組成和計(jì)算，可以掌握MOS管的閾值電壓、體效應(yīng)、溫度特性、噪音、二階效應(yīng)等原理。完全掌握MOS場(chǎng)效應(yīng)管的伏安特性、電容的組成

5、和計(jì)算，完全掌握MOS管的閾值電壓、體效應(yīng)、溫度特性、噪音、二階效應(yīng)等原理。4.通過(guò)課堂教學(xué)和上機(jī)實(shí)踐，使學(xué)生能夠掌握基于Cadence平臺(tái)的Capture 電路圖設(shè)計(jì)以及PSpice數(shù)模仿真程序設(shè)計(jì)流程和方法；掌握基本數(shù)模電路的設(shè)計(jì)、仿真以及結(jié)果分析。完全不能掌握基于Cadence平臺(tái)的Capture 電路圖設(shè)計(jì)以及PSpice數(shù)模仿真程序設(shè)計(jì)流程和方法；不能掌握基本數(shù)模電路的設(shè)計(jì)、仿真以及結(jié)果分析。部分掌握基于Cadence平臺(tái)的Capture 電路圖設(shè)計(jì)以及PSpice數(shù)模仿真程序設(shè)計(jì)流程和方法，部分掌握基本數(shù)模電路的設(shè)計(jì)、仿真以及結(jié)果分析?？梢哉莆栈贑adence平臺(tái)的Capture

6、 電路圖設(shè)計(jì)以及PSpice數(shù)模仿真程序設(shè)計(jì)流程和方法；可以掌握基本數(shù)模電路的設(shè)計(jì)、仿真以及結(jié)果分析。完全能夠掌握基于Cadence平臺(tái)的Capture 電路圖設(shè)計(jì)以及PSpice數(shù)模仿真程序設(shè)計(jì)流程和方法；完全能夠掌握基本數(shù)模電路的設(shè)計(jì)、仿真以及結(jié)果分析課程教學(xué)目標(biāo)與所支承的畢業(yè)要求對(duì)應(yīng)關(guān)系（公共平臺(tái)課無(wú)需細(xì)化到畢業(yè)要求指標(biāo)點(diǎn)，暫無(wú)專業(yè)認(rèn)證需求的專業(yè)下表可選填）畢業(yè)要求（指標(biāo)點(diǎn)）編號(hào)畢業(yè)要求（指標(biāo)點(diǎn)）內(nèi)容課程教學(xué)目標(biāo)（給出知識(shí)能力素養(yǎng)各方面的的具體教學(xué)結(jié)果）1.基礎(chǔ)知識(shí)指標(biāo)點(diǎn)3.9 了解電子封裝技術(shù)專業(yè)前沿和行業(yè)發(fā)展趨勢(shì)，認(rèn)識(shí)本專業(yè)對(duì)于社會(huì)發(fā)展的重要性指標(biāo)點(diǎn)5.1 了解電子制造技術(shù)發(fā)展歷史中

7、重大技術(shù)突破的背景與影響課程目標(biāo)1：通過(guò)理論教學(xué)，使學(xué)生掌握集成材料、結(jié)構(gòu)與理論；半導(dǎo)體基礎(chǔ)知識(shí)；典型二極管與晶體管的結(jié)構(gòu)與理論。2.工程知識(shí)指標(biāo)點(diǎn)3.4具有材料科學(xué)、工程材料以及材料分析測(cè)試的基本知識(shí)以及掌握電子制造工藝過(guò)程所涉及的各種材料的物理、化學(xué)以及力學(xué)性能，能夠?qū)﹄娮又圃爝^(guò)程中材料特性進(jìn)行準(zhǔn)確的分析，并能具有根據(jù)項(xiàng)目生產(chǎn)的實(shí)際對(duì)材料的改善需求，設(shè)計(jì)與開發(fā)新材料的能力。課程目標(biāo)2：通過(guò)課堂教學(xué)，使學(xué)生能夠掌握半導(dǎo)體制造中外延生長(zhǎng)、掩膜版制造、光刻、氧化、沉淀與刻蝕、摻雜等原理和工藝。掌握集成電路主要晶體管器件的加工工藝指標(biāo)點(diǎn)4.1熟悉各種半導(dǎo)體材料、電子封裝材料以及相關(guān)電子材料的設(shè)計(jì)、

8、加工與性能測(cè)試分析技術(shù)，具備材料設(shè)計(jì)、制備與實(shí)驗(yàn)結(jié)果分析的能力。課程目標(biāo)3：通過(guò)課堂教學(xué)和學(xué)生自主學(xué)習(xí)，使學(xué)生能夠掌握MOS場(chǎng)效應(yīng)管的伏安特性、電容的組成和計(jì)算，掌握MOS管的閾值電壓、體效應(yīng)、 溫度特性、噪音、二階效應(yīng)等原理。3.設(shè)計(jì)/開發(fā)解決方案指標(biāo)點(diǎn)3.2對(duì)電子電路圖有一定的了解，熟悉各種基本電子元件的物理結(jié)構(gòu)與特性，具有集成電路和電子器件設(shè)計(jì)的基本能力。課程目標(biāo)4：通過(guò)課堂教學(xué)和上機(jī)實(shí)踐，使學(xué)生能夠掌握基于Cadence平臺(tái)的Capture 電路圖設(shè)計(jì)以及PSpice數(shù)模仿真程序設(shè)計(jì)流程和方法；掌握基本數(shù)模電路的設(shè)計(jì)、仿真以及結(jié)果分析。教學(xué)內(nèi)容、學(xué)時(shí)分配、與進(jìn)度安排教學(xué)內(nèi)容學(xué)時(shí)分配所支

9、承的課程教學(xué)目標(biāo)教學(xué)方法與策略（可結(jié)合教學(xué)形式描述）（選填）第一章 集成電路設(shè)計(jì)概述集成電路的發(fā)展、設(shè)計(jì)流程及設(shè)計(jì)環(huán)境、制造途徑以及知識(shí)范圍。21采用多媒體教學(xué)與傳統(tǒng)教學(xué)方法相結(jié)合進(jìn)行講授，提問(wèn)。完成首次作業(yè)評(píng)判。第二章 集成電路材料、結(jié)構(gòu)與理論集成電路材料、半導(dǎo)體基礎(chǔ)知識(shí)、PN結(jié)與結(jié)型二極管、雙極型晶體管、MOS晶體管。41、2、3、4采用多媒體教學(xué)與傳統(tǒng)教學(xué)方法相結(jié)合進(jìn)行講授，實(shí)物展示，課堂討論。采用案例教學(xué)，使學(xué)生具備理論源自實(shí)踐、實(shí)踐檢驗(yàn)理論的認(rèn)識(shí)和理論直接聯(lián)系實(shí)際的能力。完成作業(yè)評(píng)判。第三章 集成電路基本工藝外延生長(zhǎng)、掩膜版的制造、光刻原理與流程、氧化、沉積與刻蝕、摻雜原理與工藝。4

10、1、2、3、4采用多媒體教學(xué)與傳統(tǒng)教學(xué)方法相結(jié)合進(jìn)行講授，實(shí)物展示。完成作業(yè)評(píng)判。第四章 集成電路器件工藝雙極型集成電路的基本制造工藝、MESFET和HEMT工藝、MOS和相關(guān)的VLSI工藝、 BiCMOS工藝。21、2、3、4采用多媒體教學(xué)與傳統(tǒng)教學(xué)方法相結(jié)合進(jìn)行講授，實(shí)物展示，課堂討論。完成作業(yè)評(píng)判。第五章 MOS場(chǎng)效應(yīng)管的特性MOS場(chǎng)效應(yīng)管的伏安特性、電容的組成和計(jì)算、閾值電壓、體效應(yīng)、溫度特性、噪聲、尺寸按比例縮小、二階效應(yīng)。41、2、3、4采用多媒體教學(xué)與傳統(tǒng)教學(xué)方法相結(jié)合進(jìn)行講授，課堂討論。完成作業(yè)評(píng)判。第六章 集成電路器件及SPICE 模型44采用多媒體教學(xué)與上機(jī)實(shí)踐進(jìn)行講授，課

11、堂討論。完成作業(yè)評(píng)判。第七章 SPICE數(shù)模混合仿真程序的設(shè)計(jì)流程及方法124采用多媒體教學(xué)與上機(jī)實(shí)踐進(jìn)行講授，課堂討論。完成作業(yè)評(píng)判。考核與成績(jī)?cè)u(píng)定：平時(shí)成績(jī)、期末考試在總成績(jī)中的比例，平時(shí)成績(jī)的記錄方法。（1）課程整體考核課程目標(biāo)序號(hào)課程目標(biāo)考核方式及標(biāo)準(zhǔn)課程目標(biāo)1課程目標(biāo)1：通過(guò)理論教學(xué)，使學(xué)生掌握集成材料、結(jié)構(gòu)與理論；半導(dǎo)體基礎(chǔ)知識(shí)；典型二極管與晶體管的結(jié)構(gòu)與理論。統(tǒng)計(jì)作業(yè)學(xué)生平均得分率，經(jīng)加權(quán)計(jì)算可得該課程目標(biāo)達(dá)成度數(shù)值。若達(dá)到60%，則判定這門課達(dá)成對(duì)第3.9和5.1條畢業(yè)要求的支撐，達(dá)到課程目標(biāo)1。課程目標(biāo)2課程目標(biāo)2：通過(guò)課堂教學(xué)，使學(xué)生能夠掌握半導(dǎo)體制造中外延生長(zhǎng)、掩膜版制造

12、、光刻、氧化、沉淀與刻蝕、摻雜等原理和工藝。掌握集成電路主要晶體管器件的加工工藝統(tǒng)計(jì)作業(yè)學(xué)生平均得分率，經(jīng)加權(quán)計(jì)算可得該課程目標(biāo)達(dá)成度數(shù)值。若達(dá)到60%，則判定這門課達(dá)成對(duì)第3.4條畢業(yè)要求的支撐，達(dá)到課程目標(biāo)2。課程目標(biāo)3課程目標(biāo)3：通過(guò)課堂教學(xué)和學(xué)生自主學(xué)習(xí)，使學(xué)生能夠掌握MOS場(chǎng)效應(yīng)管的伏安特性、電容的組成和計(jì)算，掌握MOS管的閾值電壓、體效應(yīng)、 溫度特性、噪音、二階效應(yīng)等原理。統(tǒng)計(jì)作業(yè)學(xué)生平均得分率，統(tǒng)計(jì)各次綜合大作業(yè)學(xué)生平均得分率，經(jīng)加權(quán)計(jì)算可得該課程目標(biāo)達(dá)成度數(shù)值。若達(dá)到60%，則判定這門課達(dá)成對(duì)第4.7條畢業(yè)要求的支撐，達(dá)到課程目標(biāo)3。課程目標(biāo)4課程目標(biāo)4：通過(guò)課堂教學(xué)和上機(jī)實(shí)踐

13、，使學(xué)生能夠掌握基于Cadence平臺(tái)的Capture 電路圖設(shè)計(jì)以及PSpice數(shù)模仿真程序設(shè)計(jì)流程和方法；掌握基本數(shù)模電路的設(shè)計(jì)、仿真以及結(jié)果分析。統(tǒng)計(jì)課下作業(yè)以及綜合大作業(yè)學(xué)生平均得分率，經(jīng)加權(quán)計(jì)算可得該課程目標(biāo)達(dá)成度數(shù)值。若達(dá)到60%，則判定這門課達(dá)成對(duì)第3.2條畢業(yè)要求的支撐，達(dá)到課程目標(biāo)4。（2）學(xué)生個(gè)體成績(jī)?cè)u(píng)定序號(hào)考核項(xiàng)目/方式比例考核類型/考核時(shí)長(zhǎng)/字?jǐn)?shù)要求考評(píng)內(nèi)容（課程目標(biāo)的對(duì)應(yīng)項(xiàng)）1平時(shí)作業(yè)20%20小時(shí)共7次課后作業(yè)，對(duì)應(yīng)課程目標(biāo)1、2、3、4。2綜合大作業(yè)80%20小時(shí)共1次綜合大作業(yè)。對(duì)應(yīng)課程目標(biāo)1、2、3、4、5。各項(xiàng)考核項(xiàng)目均按照百分制給分，記錄在成績(jī)表中，總評(píng)成

14、績(jī)時(shí)按照各項(xiàng)比例進(jìn)行加權(quán)，然后總和得出考核成績(jī)，60分以下為不及格，60分（含）70分為及格，70分（含）80分為中等，80分（含）90分為良好，90分（含）100分為優(yōu)秀。教材，參考書:選用教材：王志功陳瑩梅編，集成電路設(shè)計(jì)（第3版），北京:電子工業(yè)出版社，2013。參考書：1. 汪建民編，PSpice電路設(shè)計(jì)與應(yīng)用，北京:國(guó)防工業(yè)出版社，2010。 2. 劉名章編，PSpice電路設(shè)計(jì)與分析，北京:國(guó)防工業(yè)出版社，2010。大綱說(shuō)明：本課程是一門專業(yè)技術(shù)選修課，適合于電子封裝技術(shù)專業(yè)。通過(guò)本課程的學(xué)習(xí)，學(xué)生了解和掌握集成電路基礎(chǔ)理論以及工藝相關(guān)的知識(shí)概況；熟悉晶體管、邏輯門、組合邏輯電路、

15、時(shí)序邏輯電路的構(gòu)成、參數(shù)及設(shè)計(jì)；掌握子系統(tǒng)設(shè)計(jì)、導(dǎo)線設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)的理論和方法；理解Cadence、硬件描述語(yǔ)言的原理。與此同時(shí)，通過(guò)本門課程的學(xué)習(xí)，學(xué)生還應(yīng)得到一般科學(xué)方法的訓(xùn)練和邏輯思維能力的培養(yǎng)，這種訓(xùn)練和培養(yǎng)應(yīng)貫穿在課程教學(xué)的整個(gè)過(guò)程中，使學(xué)生體會(huì)和掌握怎樣由假設(shè)和模型上升為理論，并結(jié)合具體條件用理論解決實(shí)際問(wèn)題的方法。本課程要求學(xué)生具有較深厚的半導(dǎo)體理論與器件和電路分析基礎(chǔ)知識(shí)，必須熟練掌握數(shù)字電路與模擬電路的基本概念和基礎(chǔ)知識(shí)。編寫教師簽名：責(zé)任教授簽名：開課學(xué)院教學(xué)副院長(zhǎng)簽名：Integrated circuit designCourse code: 100093404Cours

16、ename:Integrated circuit designLecture Hours:20Laboratory Hours:12Credits:2Prerequisite(s): Fundamentals of Circuit Analysis, Semiconductor Physics and Devices, Analog Electronic Technology, Digital Electronic TechnologyCourse Description:This course will give you an introduction to a wide range of

17、topics that constitute Integrated circuit(IC) design, including introduction of IC, materials, structure and theorem of IC, semiconductor technology of IC, device technology of IC, characteristics of metal-oxide semiconductor(MOS) field effect transistor, IC device and PSpice models, PSpice analog-d

18、igital circuit design and simulation. Course Outcomes:After completing this course, a student should be able to:Master the basic knowledge of IC materials.Master the basic knowledge of semiconductors.Master the basic knowledge of processing of semiconductor, including epitaxy, processing of mask, de

19、position and doping.Master basic knowledge of processing of IC devices, including the processing of bipolar junction transistor, heterojunction bipolar transistor, metal-semiconductor field-effect transistor, high electron mobility transistor, etc.Master the knowledge of the properties of metal-oxid

20、e-semiconductor field effect transistor, including its capability, threshold voltage, body effect, noise, and et.al.Master the basic IC design with Cadence software.Course Content:Lectures and Lecture Hours: Introduction2- The development of ICs- The procedure and environment of IC design- The fabri

21、cation of ICs - The knowledge of IC designMaterials, structure, and theory of ICs.4- Materials of ICs- Basic knowledge of semiconductor- PN junction and diode- Bipolar transistor- Metal-oxide-semiconductor field-effect transistorBasic technology of ICs 2- Epitaxy- Fabrication of mask- Photoetching theory and process- Oxidation- Deposition and etching- Doping theory and processTechnology of IC devices