2014下-自動化數(shù)字邏輯設(shè)計(jì)課件1第八章

1、Chapter 8 Sequential Logic Design Practices( 時(shí)序邏輯設(shè)計(jì)實(shí)踐 )8.1 Sequential Circuit Documentation Standards (時(shí)序電路文檔標(biāo)準(zhǔn))Logic Symbols (邏輯符號)State-Machine Descriptions (狀態(tài)機(jī)描述) 文字描述轉(zhuǎn)移表狀態(tài)表狀態(tài)圖HDL語言定時(shí)圖的不定時(shí)序畫法 將不定的時(shí)序重疊 Timing Diagrams (定時(shí)圖)回顧狀態(tài)機(jī)結(jié)構(gòu) 下一 狀態(tài) 邏輯 (組合電路) 狀態(tài) 存儲器 (觸發(fā)器)時(shí)鐘輸出邏輯 (組合電路) InputsOutputsClock 激勵 當(dāng)前

2、狀態(tài) Timing Diagrams (定時(shí)圖)CLOCK觸發(fā)器輸出組合電路輸出觸發(fā)器輸入建立時(shí)間容限Setup-time margin = （建立時(shí)間容限）即：組合電路輸出（觸發(fā)器激勵）必須在觸發(fā)器輸入要求的建立時(shí)間之前到達(dá)。 Timing Diagrams (定時(shí)圖)CLOCK觸發(fā)器輸出組合電路輸出觸發(fā)器輸入建立時(shí)間容限Hold-time margin =（保持時(shí)間容限）即：組合電路下一次的輸出必須在觸發(fā)器輸入要求的保持時(shí)間之后到達(dá)。 8.2 Latches and Flip-Flops( 鎖存器和觸發(fā)器)SSI Latches and Flip-Flops1Q 1Q2Q2Q3Q3Q4Q4

3、Q1,2C1D2D3,4C3D4D74x375D LatchesPRD Q CLK QCLR74x74PRJ Q CLK K QCLR74x109PRJ Q CLK K QCLR74x112Switch Debouncing (開關(guān)消抖)+5VSW_LDSWPush(開關(guān)閉合)SW_LDSWPush(開關(guān)閉合)First Contact(閉合第1次接觸)ContactBounce(觸點(diǎn)抖動)SW_LDSWIdeal Case (理想情況) Actual Case (實(shí)際情況) SW_LSW0011SW_LSW0011Push(開關(guān)閉合)0011SW_LSW0011SW_LSW1100觸點(diǎn)抖動

4、解決方案 問題：有瞬間的接地，不適合高速CMOS期間 解決方案 QQLS QR Q+5VBus Holder Circuit (總線保持電路) ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA限流電阻 長時(shí)間懸空會怎樣？ 不敢想象。解決方法?Multibit Registers and Latches (多位寄存器和鎖存器) 4-bit Register(4位寄存器74x175) 1D2D3D4DCLKCLR_L8-bit Register74x374（三態(tài)輸出） OE輸出使能 74x377（時(shí)鐘使能）7

5、4x273（異步清零）CLK74x374（輸出使能）74x377 時(shí)鐘使能原理ENEN二選一多路復(fù)用結(jié)構(gòu) 8.4 Counters (計(jì)數(shù)器)模m計(jì)數(shù)器 計(jì)數(shù)器的分類按時(shí)鐘：同步（時(shí)鐘觸發(fā)沿計(jì)數(shù)）、異步（與時(shí)鐘無關(guān)）按計(jì)數(shù)方式：加法、減法、可逆按編碼方式：二進(jìn)制、十進(jìn)制BCD碼、循環(huán)碼計(jì)數(shù)器的功能計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生脈沖序列、數(shù)字運(yùn)算8.4.1 Ripple Counters (行波計(jì)數(shù)器) An n-bit binary counter can be constructed with just n flip-flops and no other components , for any v

6、alue of n. 2-bits binary counters normal binary counting sequence is 00-01-10-11-00 Can use T flip-flopQ* = QQQT考察二進(jìn)制計(jì)數(shù)順序：只有當(dāng)?shù)?i-1 位由10時(shí)，才有進(jìn)位，第 i 位才翻轉(zhuǎn)。 CLKQQTQQTQQTQQTQ0Q1Q2Q3只有當(dāng)?shù)?i-1 位的Qi-1由10時(shí)，QNi-1=Ti 由01，上升沿觸發(fā)第 i 位觸發(fā)器，產(chǎn)生翻轉(zhuǎn)。 Ripple00-01-10-11-00異 步 時(shí) 序 CLKQQTQQTQQTQQTQ0Q1Q2Q3CLKQ0Q1Q2速度慢， 最壞情況，第n

7、位在時(shí)鐘觸發(fā)后延遲 ntTQ 才出現(xiàn) Q34tTQ異 步 時(shí) 序 8.4.2 Synchronous Counters (同步計(jì)數(shù)器) A synchronous counter connects all of its flip-flop clock inputs to the same common CLK signal, so that all of the flip-flop outputs change at the same time, after only tTQ ns of delay. CLKQQTQQTQQTQQTQ0Q1Q2Q3同步時(shí)序結(jié)構(gòu)圖 8.4.2 Synchrono

8、us Counters (同步計(jì)數(shù)器)1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進(jìn)制數(shù)的末位加 1，僅當(dāng)?shù)?i 位以下的各位都為 1 時(shí)，第 i 位的狀態(tài)才會翻轉(zhuǎn)。最低位的狀態(tài)每次加1都要翻轉(zhuǎn)。 EN QT Q 利用有使能端的 T 觸發(fā)器實(shí)現(xiàn)： Q* = ENQ + ENQ = EN Q 通過EN端來控制時(shí)鐘觸發(fā)時(shí)是否翻轉(zhuǎn)， 需要翻轉(zhuǎn)時(shí)，使 EN = 1 ENi = Qi-1 Qi-2 Q1 Q0 8.4.2 Synchronous Counters (同步計(jì)數(shù)器)ENi = Qi-1 Qi-2 Q1 Q0 如何加入使能端？ 低位 LSB 高位 MSB 8.4.2 Sy

9、nchronous Counters (同步計(jì)數(shù)器)ENi = Qi-1 Qi-2 Q1 Q0CNTEN低位 LSB 高位 MSB 串行使能 如何加入使能端？ 問題：如果時(shí)鐘周期太短，LSB的變化可能來不及傳送到MSB。 同步串行計(jì)數(shù)器 如何解決？ 8.4.2 Synchronous Counters (同步計(jì)數(shù)器) ENi = Qi-1 Qi-2 Q1 Q0低位 LSB 高位 MSB CNTEN并行使能 優(yōu)點(diǎn)：速度快 同步并行計(jì)數(shù)器 8.4.2 Synchronous Counters (同步計(jì)數(shù)器) 1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進(jìn)制數(shù)的末位加 1，僅當(dāng)

10、第 i 位以下的各位都為 1 時(shí)，第 i 位的狀態(tài)才會翻轉(zhuǎn)。最低位的狀態(tài)每次加1都要翻轉(zhuǎn)。 利用D 觸發(fā)器實(shí)現(xiàn)：對于D觸發(fā)器：Q* = DDi = (Qi-1 Q1 Q0) Qi D Q CLK Q= EN Q 考慮 T 觸發(fā)器：Q* = EN Q D0 = 1 Q0 = Q0 8.4.3 MSI counters and applications(MSI型計(jì)數(shù)器及應(yīng)用) 同步4位二進(jìn)制計(jì)數(shù)器74x163 模16計(jì)數(shù)器同步清零同步預(yù)置數(shù)進(jìn)位輸出使能端74x163的功能表01111CLK工作狀態(tài)同步清零同步置數(shù)保持保持,RCO=0計(jì)數(shù)CLR_LLD_LENP ENT0111 0 1 0 1 17

11、4x161是異步清零 進(jìn)位輸出清零清零時(shí), QA=QB=QC=QD=0 置數(shù)時(shí), QA=A, QB=B, QC=C, QD=D74x163的邏輯電路圖 采用D觸發(fā)器便于實(shí)現(xiàn)清零和加載預(yù)置數(shù) Figure 8-28 11111在計(jì)數(shù)值達(dá)到最大時(shí)，立即進(jìn)位 74x163的自由運(yùn)行模式 自行循環(huán)計(jì)數(shù) 74x163的自由運(yùn)行模式 自由運(yùn)行的74x163可以用作2、4、8和16分頻計(jì)數(shù)器 1 digit BCD Counter 74x160, 74x162 Other MSI counters 模10計(jì)數(shù)器 QC和QD為10分頻信號，但占空比不是50% 74x169 Up/down Counter （可

12、逆計(jì)數(shù)器） Other MSI countersUP/DN = 1 Counts up （升序） UP/DN = 0 Counts down（降序） Applications of MSI countersmodulo-m Counter DesignMethod 1: Use SSI device Clocked Synchronous State-Machine DesignMethod 2: Use MSI counter Using n bit binary counter as a modulo m counterm 2n , 采用級聯(lián)法 Applications of MSI co

13、untersExample 1: using the 163 as a modulo-11 counter 1. 清零法 S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計(jì)數(shù)到1010時(shí)，利用同步清零端強(qiáng)制為0000。 Applications of MSI countersExample 1: using the 163 as a modulo-11 counter 1. 清零法 計(jì)數(shù)到1010時(shí)，利用同步清零端強(qiáng)制為000001010 Applications of MSI countersExample 1: using the 163 as a modulo

14、-11 counter 2. 置數(shù)法 S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計(jì)數(shù)到1111時(shí)，利用同步預(yù)置數(shù)端強(qiáng)制輸出為0101 Applications of MSI countersExample 1: using the 163 as a modulo-11 counter 2. 置數(shù)法計(jì)數(shù)到1111時(shí)，利用同步預(yù)置數(shù)端強(qiáng)制輸出為0101 1111101001 Applications of MSI countersExample 2: using the 163 as an excess-3 decimal counter DecimalExces

15、s-300011101002010130110401115100061001710108101191100Unused Code Words000000010010110111101111S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15S30011S121100 Applications of MSI countersExample 2: using the 163 as an excess-3 decimal counter 110000110 Applications of MSI countersExample 3: 如何控制地址端自動地輪流選擇輸出 P0P7

16、ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA 采用計(jì)數(shù)器 Applications of MSI counters模8二進(jìn)制計(jì)數(shù)器 + 譯碼器 Example 3: 如何控制地址端自動地輪流選擇輸出 P0P7 Applications of MSI counters譯碼器輸出的尖峰干擾 若在一次狀態(tài)轉(zhuǎn)移中有2位或多位計(jì)數(shù)位同時(shí)變化，譯碼器輸出端可能會產(chǎn)生“尖峰脈沖”(功能性冒險(xiǎn)) 根源：各信號通路的延遲不一致 Applications of MSI counters若在一次狀態(tài)轉(zhuǎn)移中有2位或多位計(jì)數(shù)位

17、同時(shí)變化，譯碼器輸出端可能會產(chǎn)生“尖峰脈沖”(功能性冒險(xiǎn)) 根源：各信號通路的延遲不一致 消除尖峰脈沖CLK 8位寄存器 譯碼器輸出的尖峰干擾 Applications of MSI countersExample 4: Cascading Counter (計(jì)數(shù)器的級聯(lián)) 74x16374x163思考：利用低位的進(jìn)位RCO控制高位的時(shí)鐘CLK行不行？ 111000000110011100001110計(jì)數(shù)順序0000 11100001 00000000 1111 Applications of MSI countersExample 4: Cascading Counter (計(jì)數(shù)器的級聯(lián))

18、思考：利用低位的進(jìn)位RCO控制高位的時(shí)鐘CLK行不行？ 11100110000111000001計(jì)數(shù)順序0000 11100001 00000001 1111 Applications of MSI counters模m計(jì)數(shù)器設(shè)計(jì) ( m 2n ) 先進(jìn)行級聯(lián)，再整體置零或預(yù)置數(shù)例：用74x163構(gòu)造模193計(jì)數(shù)器 兩片163級聯(lián)得8位二進(jìn)制計(jì)數(shù)器（0255） 采用整體清零法，0192 采用整體預(yù)置數(shù)法，63255 25619363若 m 可以分解為：m = m1m2則可以分別實(shí)現(xiàn)m1和m2，然后再級聯(lián) Applications of MSI counters6310 = ( 0011 111

19、1 )2 CLKCLRLDENPENTA QAB QBC QCD QD RCO74x163 CLKCLRLDENPENTA QAB QBC QCD QD RCO74x16311001111+5VCLOCKCLR_LExample : 模193計(jì)數(shù)器設(shè)計(jì) 采用整體預(yù)置數(shù)法，63255 Applications of MSI counters6310 = ( 0011 1111 )2 CLKCLRLDENPENTA QAB QBC QCD QD RCO74x163 CLKCLRLDENPENTA QAB QBC QCD QD RCO74x16311001111+5VCLOCKCLR_LExample : 模193計(jì)數(shù)器設(shè)計(jì) 采用整體預(yù)置數(shù)法，63255 如何加上使能端？實(shí)現(xiàn)暫停(保持)或繼續(xù)計(jì)數(shù)問題：輸入端LD的優(yōu)先級高于ENP和ENT 計(jì)數(shù)值無法停在255 EN Applications of MSI counters6310 = ( 0011 1111 )2 CLKCLRLDENPENTA QAB QBC QCD QD RCO74x163 CLKCLRLDENPENTA QAB QBC QCD QD RCO74x1631100