云計(jì)算硬件平臺(tái)測(cè)試方案

1、 PAGE 云計(jì)算硬件平臺(tái)測(cè)試方案目 錄 TOC o 1-3 h z u HYPERLINK l _Toc500084075 1.目 錄 PAGEREF _Toc500084075 h 1 HYPERLINK l _Toc500084076 2.前言 PAGEREF _Toc500084076 h 6 HYPERLINK l _Toc500084077 3.PCI-E 3.0簡(jiǎn)介及信號(hào)和協(xié)議測(cè)試方法 PAGEREF _Toc500084077 h 7 HYPERLINK l _Toc500084078 PCI-E 3.0 簡(jiǎn)介 PAGEREF _Toc500084078 h 7 HYPERLI

2、NK l _Toc500084079 PCI-E 3.0 發(fā)送及接收端的變化 PAGEREF _Toc500084079 h 8 HYPERLINK l _Toc500084080 PCI-E 3.0 發(fā)送端信號(hào)質(zhì)量測(cè)試 PAGEREF _Toc500084080 h 10 HYPERLINK l _Toc500084081 PCI-E 3.0 接收端容限測(cè)試 PAGEREF _Toc500084081 h 14 HYPERLINK l _Toc500084082 PCI-E 3.0 的協(xié)議分析 PAGEREF _Toc500084082 h 17 HYPERLINK l _Toc500084

3、083 PCI-E 3.0 的協(xié)議一致性和可靠性測(cè)試 PAGEREF _Toc500084083 h 21 HYPERLINK l _Toc500084084 4.SATA信號(hào)和協(xié)議測(cè)試方法 PAGEREF _Toc500084084 h 23 HYPERLINK l _Toc500084085 SATA 總線簡(jiǎn)介 PAGEREF _Toc500084085 h 23 HYPERLINK l _Toc500084086 SATA 發(fā)送信號(hào)質(zhì)量測(cè)試 PAGEREF _Toc500084086 h 25 HYPERLINK l _Toc500084087 SATA 接收容限測(cè)試 PAGEREF _

4、Toc500084087 h 31 HYPERLINK l _Toc500084088 SATA-Express的測(cè)試 PAGEREF _Toc500084088 h 33 HYPERLINK l _Toc500084089 5.SAS 12G總線測(cè)試建議 PAGEREF _Toc500084089 h 35 HYPERLINK l _Toc500084090 SAS總線概述 PAGEREF _Toc500084090 h 35 HYPERLINK l _Toc500084091 SAS的測(cè)試項(xiàng)目和測(cè)試碼型 PAGEREF _Toc500084091 h 36 HYPERLINK l _Toc

5、500084092 SAS發(fā)送端信號(hào)質(zhì)量測(cè)試 PAGEREF _Toc500084092 h 39 HYPERLINK l _Toc500084093 SAS接收機(jī)抖動(dòng)容限測(cè)試 PAGEREF _Toc500084093 h 41 HYPERLINK l _Toc500084094 SAS互連阻抗及回波損耗測(cè)試方案 PAGEREF _Toc500084094 h 42 HYPERLINK l _Toc500084095 SAS總體測(cè)試方案 PAGEREF _Toc500084095 h 44 HYPERLINK l _Toc500084096 6.DDR3/4信號(hào)和協(xié)議測(cè)試 PAGEREF _

6、Toc500084096 h 45 HYPERLINK l _Toc500084097 DDR 簡(jiǎn)介 PAGEREF _Toc500084097 h 45 HYPERLINK l _Toc500084098 DDR信號(hào)的仿真驗(yàn)證 PAGEREF _Toc500084098 h 45 HYPERLINK l _Toc500084099 DDR 信號(hào)的讀寫(xiě)分離 PAGEREF _Toc500084099 h 47 HYPERLINK l _Toc500084100 DDR 的信號(hào)探測(cè)技術(shù) PAGEREF _Toc500084100 h 52 HYPERLINK l _Toc500084101 DD

7、R 的信號(hào)測(cè)試 PAGEREF _Toc500084101 h 54 HYPERLINK l _Toc500084102 DDR 的協(xié)議測(cè)試 PAGEREF _Toc500084102 h 56 HYPERLINK l _Toc500084103 7.10G以太網(wǎng)簡(jiǎn)介及信號(hào)測(cè)試方法 PAGEREF _Toc500084103 h 60 HYPERLINK l _Toc500084104 以太網(wǎng)技術(shù)簡(jiǎn)介 PAGEREF _Toc500084104 h 60 HYPERLINK l _Toc500084105 10GBASE-T/MGBase-T的測(cè)試 PAGEREF _Toc500084105

8、h 61 HYPERLINK l _Toc500084106 XAUI和10GBASE-CX4測(cè)試方法 PAGEREF _Toc500084106 h 67 HYPERLINK l _Toc500084107 SFP+/10GBase-KR接口及測(cè)試方法 PAGEREF _Toc500084107 h 68 HYPERLINK l _Toc500084108 8.100G背板性能的驗(yàn)證 PAGEREF _Toc500084108 h 72 HYPERLINK l _Toc500084109 高速背板的演進(jìn) PAGEREF _Toc500084109 h 72 HYPERLINK l _Toc5

9、00084110 100G背板的測(cè)試項(xiàng)目 PAGEREF _Toc500084110 h 74 HYPERLINK l _Toc500084111 背板的插入損耗、回波損耗、阻抗、串?dāng)_的測(cè)試 PAGEREF _Toc500084111 h 75 HYPERLINK l _Toc500084112 背板傳輸眼圖和誤碼率測(cè)試 PAGEREF _Toc500084112 h 80 HYPERLINK l _Toc500084113 發(fā)送端信號(hào)質(zhì)量的測(cè)試 PAGEREF _Toc500084113 h 83 HYPERLINK l _Toc500084114 100G背板測(cè)試方案總結(jié) PAGEREF

10、_Toc500084114 h 85 HYPERLINK l _Toc500084115 9.CEI 28G-VSR電接口測(cè)試解決方案 PAGEREF _Toc500084115 h 87 HYPERLINK l _Toc500084116 CEI測(cè)試背景和需求 PAGEREF _Toc500084116 h 87 HYPERLINK l _Toc500084117 測(cè)試點(diǎn)及測(cè)試夾具要求 PAGEREF _Toc500084117 h 89 HYPERLINK l _Toc500084118 輸出端信號(hào)質(zhì)量測(cè)試原理 PAGEREF _Toc500084118 h 91 HYPERLINK l

11、_Toc500084119 基于86100D的輸出端信號(hào)質(zhì)量測(cè)試方案 PAGEREF _Toc500084119 h 94 HYPERLINK l _Toc500084120 輸入端壓力容限測(cè)試原理 PAGEREF _Toc500084120 h 99 HYPERLINK l _Toc500084121 基于M8020A誤碼儀的接收端壓力容限測(cè)試方案 PAGEREF _Toc500084121 h 100 HYPERLINK l _Toc500084122 10.100G光收發(fā)模塊測(cè)試方案 PAGEREF _Toc500084122 h 103 HYPERLINK l _Toc50008412

12、3 100G光收發(fā)模塊的測(cè)試挑戰(zhàn) PAGEREF _Toc500084123 h 103 HYPERLINK l _Toc500084124 發(fā)送端信號(hào)質(zhì)量及并行眼圖測(cè)試 PAGEREF _Toc500084124 h 106 HYPERLINK l _Toc500084125 阻抗及S參數(shù)測(cè)試 PAGEREF _Toc500084125 h 111 HYPERLINK l _Toc500084126 誤碼及串?dāng)_測(cè)試方案 PAGEREF _Toc500084126 h 114 HYPERLINK l _Toc500084127 壓力眼及抖動(dòng)容限測(cè)試 PAGEREF _Toc500084127

13、h 117 HYPERLINK l _Toc500084128 相關(guān)儀表的特點(diǎn) PAGEREF _Toc500084128 h 119 HYPERLINK l _Toc500084129 11.Infiniband FDR有源光纜串?dāng)_測(cè)試 PAGEREF _Toc500084129 h 124 HYPERLINK l _Toc500084130 有源光纜測(cè)試點(diǎn)及指標(biāo)參數(shù) PAGEREF _Toc500084130 h 124 HYPERLINK l _Toc500084131 測(cè)試設(shè)備要求 PAGEREF _Toc500084131 h 125 HYPERLINK l _Toc50008413

14、2 測(cè)試夾具要求 PAGEREF _Toc500084132 h 127 HYPERLINK l _Toc500084133 測(cè)試解決方案及主要儀表 PAGEREF _Toc500084133 h 128 HYPERLINK l _Toc500084134 附錄 1. 56G-IB-FDR有源光纜輸入信號(hào)指標(biāo) PAGEREF _Toc500084134 h 131 HYPERLINK l _Toc500084135 附錄 2. 56G-IB-FDR有源光纜輸出信號(hào)指標(biāo) PAGEREF _Toc500084135 h 132 HYPERLINK l _Toc500084136 12.100G+相

15、干光通信測(cè)試方案 PAGEREF _Toc500084136 h 133 HYPERLINK l _Toc500084137 相干通信市場(chǎng)及背景 PAGEREF _Toc500084137 h 133 HYPERLINK l _Toc500084138 相干光通信測(cè)試方案組成 PAGEREF _Toc500084138 h 136 HYPERLINK l _Toc500084139 光調(diào)制分析儀 PAGEREF _Toc500084139 h 136 HYPERLINK l _Toc500084140 M8195A任意波發(fā)生器 PAGEREF _Toc500084140 h 141 HYPER

16、LINK l _Toc500084141 輔助儀表 PAGEREF _Toc500084141 h 145 HYPERLINK l _Toc500084142 13.無(wú)源光器件測(cè)試平臺(tái) PAGEREF _Toc500084142 h 146 HYPERLINK l _Toc500084143 測(cè)試平臺(tái)組成 PAGEREF _Toc500084143 h 146 HYPERLINK l _Toc500084144 平臺(tái)各儀表功能介紹 PAGEREF _Toc500084144 h 146 HYPERLINK l _Toc500084145 測(cè)試平臺(tái)各儀表主要參數(shù) PAGEREF _Toc5000

17、84145 h 148 HYPERLINK l _Toc500084146 14.4G基站CPRI接口時(shí)延抖動(dòng)測(cè)試方法 PAGEREF _Toc500084146 h 150 HYPERLINK l _Toc500084147 4G時(shí)代基站組網(wǎng)方式的變化 PAGEREF _Toc500084147 h 150 HYPERLINK l _Toc500084148 CPRI接口時(shí)延抖動(dòng)的測(cè)試方法研究 PAGEREF _Toc500084148 h 152 HYPERLINK l _Toc500084149 測(cè)試組網(wǎng) PAGEREF _Toc500084149 h 153 HYPERLINK l _

18、Toc500084150 時(shí)延測(cè)試步驟 PAGEREF _Toc500084150 h 155 HYPERLINK l _Toc500084151 抖動(dòng)測(cè)試步驟 PAGEREF _Toc500084151 h 157 HYPERLINK l _Toc500084152 測(cè)試結(jié)果分析 PAGEREF _Toc500084152 h 160 HYPERLINK l _Toc500084153 測(cè)試方案優(yōu)缺點(diǎn)分析 PAGEREF _Toc500084153 h 161 HYPERLINK l _Toc500084154 15.高速電路電源完整性測(cè)試方案 PAGEREF _Toc500084154 h

19、 162 HYPERLINK l _Toc500084155 電源完整性測(cè)試的必要性 PAGEREF _Toc500084155 h 162 HYPERLINK l _Toc500084156 電源完整性軟件仿真分析 PAGEREF _Toc500084156 h 163 HYPERLINK l _Toc500084157 DC-DC電源模塊輸出阻抗測(cè)試 PAGEREF _Toc500084157 h 165 HYPERLINK l _Toc500084158 電源分配網(wǎng)絡(luò)PDN阻抗測(cè)試 PAGEREF _Toc500084158 h 166 HYPERLINK l _Toc500084159

20、 DC-DC電源模塊反饋環(huán)路的特征測(cè)試 PAGEREF _Toc500084159 h 169 HYPERLINK l _Toc500084160 精確電源紋波與開(kāi)關(guān)噪聲測(cè)試 PAGEREF _Toc500084160 h 174 HYPERLINK l _Toc500084161 開(kāi)關(guān)電源性能及功率的測(cè)試分析 PAGEREF _Toc500084161 h 178 HYPERLINK l _Toc500084162 電源系統(tǒng)抗干擾能力的測(cè)試 PAGEREF _Toc500084162 h 182前言隨著云計(jì)算時(shí)代的到來(lái)和4G移動(dòng)通信的推進(jìn)，海量的數(shù)據(jù)被產(chǎn)生出來(lái)并需要進(jìn)行高速的傳輸，這給服務(wù)器

21、、通信、基站廠商都面臨巨大的挑戰(zhàn)。為了支持分布式計(jì)算需要的更快的數(shù)據(jù)處理能力和更高的數(shù)據(jù)交換速度，路由器、交換機(jī)、基站、傳輸網(wǎng)的數(shù)據(jù)交換能力需要得到百倍以上的倍增，因此開(kāi)始大量采用10G、40G的數(shù)據(jù)接口進(jìn)行數(shù)據(jù)交互，而100G甚至400G的傳輸接口也開(kāi)始出現(xiàn)。這些高速接口的設(shè)計(jì)、測(cè)試和驗(yàn)證需要非常多的資金投入，給從事相關(guān)設(shè)備的開(kāi)發(fā)、設(shè)計(jì)、測(cè)試人員帶來(lái)極大的挑戰(zhàn)，兼容性問(wèn)題和驗(yàn)證需求爆發(fā)式增長(zhǎng)。本測(cè)試文集整理自是德科技工程師撰寫(xiě)的應(yīng)用文章，主要側(cè)重于目前熱門的高速數(shù)字及光接口的技術(shù)發(fā)展及具體測(cè)試方案，供從事相關(guān)領(lǐng)域研發(fā)和測(cè)試的工程技術(shù)人員做參考和借鑒。由于技術(shù)標(biāo)準(zhǔn)和測(cè)試儀器更新很快，本文只能就

22、目前相關(guān)領(lǐng)域的最新技術(shù)做跟蹤和論述，未來(lái)隨著技術(shù)的發(fā)展，文中所提到的技術(shù)和測(cè)試方案有可能會(huì)隨之變化，會(huì)在未來(lái)版本中做相應(yīng)更新。PCI-E 3.0簡(jiǎn)介及信號(hào)和協(xié)議測(cè)試方法PCI-E標(biāo)準(zhǔn)自從推出以來(lái)，1代和2代標(biāo)準(zhǔn)已經(jīng)在PC和Server上逐漸普及，用于滿足高速顯卡、高速存儲(chǔ)設(shè)備對(duì)于高速數(shù)據(jù)傳輸?shù)囊?。出于支持更高總線數(shù)據(jù)吞吐率的目的，PCI-SIG組織在2010年制定了PCI-E 3.0，即PCI-E 3代的規(guī)范，數(shù)據(jù)速率達(dá)到8Gbps。目前，PCI-E 3.0已經(jīng)出現(xiàn)在一些高端的Server上，而在普通PC上的應(yīng)用也是指日可待。那么PCI-E 3.0總線究竟有什么特點(diǎn)？對(duì)于其測(cè)試有什么特殊的地

23、方呢？我們這里就來(lái)探討一下。PCI-E 3.0 簡(jiǎn)介制定PCI-E 3代規(guī)范的目的主要是要在現(xiàn)有的廉價(jià)的FR4板材和接插件的基礎(chǔ)上提供比PCI-E 2代高一倍的有效數(shù)據(jù)傳輸速率，同時(shí)保持和原有1代、2代設(shè)備的兼容。別看這是個(gè)簡(jiǎn)單的目的，但實(shí)現(xiàn)起來(lái)可不容易。我們知道，PCI-E 2代在每對(duì)差分線上的數(shù)據(jù)傳輸速率是5Gbps，相對(duì)于1代數(shù)據(jù)速率的兩倍；而PCI-E 3代要相對(duì)于2代把速率也提高一倍，理所當(dāng)然的是把數(shù)據(jù)傳輸速率提高到10Gbps。但是就是這個(gè)10Gbps帶來(lái)了很大的問(wèn)題，因?yàn)镻C和Server上出于成本的考慮，普遍使用便宜的FR4的PCB板材以及廉價(jià)的接插件，如果不更換板材和接插件，

24、很難保證10Gbps的信號(hào)還能在原來(lái)的信號(hào)路徑上可靠地傳輸很遠(yuǎn)的距離（典型距離是1530cm）。因此PCI-SIG最終決定把PCI-E 3代的數(shù)據(jù)傳輸速率定在8Gbps。但是8Gbps比著2代的5Gbps并沒(méi)有高一倍，所以PCI-E協(xié)會(huì)決定在3代標(biāo)準(zhǔn)中把在1代和2代中使用的8b/10b編碼去掉。我們知道，在PCI-E 1代和2代中為了保證數(shù)據(jù)的傳輸密度、直流平衡以及內(nèi)嵌時(shí)鐘的目的，會(huì)把8bit數(shù)據(jù)會(huì)編碼成10bit數(shù)據(jù)傳輸。因此，5Gbps的實(shí)際有效數(shù)據(jù)傳輸速率是5Gbps8b/10b4Gbps。這樣，如果在PCI-E 3代中如果不使用8b/10b編碼，其有效數(shù)據(jù)傳輸速率就能比 2代的4Gbp

25、s提高1倍。但是這樣問(wèn)題又來(lái)了，數(shù)據(jù)如果不經(jīng)編碼傳輸很難保證數(shù)據(jù)傳輸密度和直流平衡，接收端的時(shí)鐘恢復(fù)電路也很容易失鎖。為了解決這個(gè)問(wèn)題，PCI-E 3代里面采用了擾碼的方法，即數(shù)據(jù)傳輸前先和一個(gè)多項(xiàng)式進(jìn)行異或，這樣傳輸鏈路上的數(shù)據(jù)就看起來(lái)就比較有隨機(jī)性，到了接收端再用相同的多項(xiàng)式把數(shù)據(jù)恢復(fù)出來(lái)。通過(guò)上述方法，PCI-E 3代就可以用8Gbps的傳輸速率實(shí)現(xiàn)比2代的5Gbps高1倍的數(shù)據(jù)傳輸速率。實(shí)際應(yīng)用中PCI-E 3代的總線上也仍然有數(shù)據(jù)編碼，不過(guò)采用的是128b/130b的編碼，編碼效率很高，由此損失的總線有效帶寬比8b/10b編碼小多了。PCI-E 3.0 發(fā)送及接收端的變化但是問(wèn)題遠(yuǎn)沒(méi)

26、有結(jié)束，即使數(shù)據(jù)速率只有8Gbps，要在原有的廉價(jià)PCB和接插件上實(shí)現(xiàn)可靠傳輸也還要解決一些新的問(wèn)題。其中最大的問(wèn)題是信號(hào)的損耗，F(xiàn)R4板材對(duì)信號(hào)高頻成分有很大衰減，而信號(hào)速率越高，其高頻成分越多，所以衰減也就更厲害。下圖是不同速率的信號(hào)經(jīng)過(guò)10英寸的FR4板材的PCB傳輸以后信號(hào)的眼圖，我們可以看到8Gbps的信號(hào)在接收端基本上看不到眼圖了，更不要說(shuō)進(jìn)行有效的數(shù)據(jù)接收。為了解決這個(gè)問(wèn)題，在PCI-E的1代和2代中使用了去加重（De-emphasis）技術(shù)，即信號(hào)的發(fā)射端（TX）在發(fā)送信號(hào)時(shí)對(duì)跳變bit（代表信號(hào)中的高頻成分）加大幅度發(fā)送，這樣可以部分補(bǔ)償一下傳輸線路對(duì)高頻成分的衰減，從而得到

27、比較好的眼圖。PCI-E 1代中采用了-3.5db的去加重，PCI-E 2代中采用了-3.5db和-6db的去加重。而對(duì)于3代來(lái)說(shuō)，由于信號(hào)速率更高，需要采用更加復(fù)雜的去加重技術(shù)，因此除了跳變bit比非跳變bit幅度增大發(fā)送以外，在跳變bit的前1個(gè)bit也要增大幅度發(fā)送，這個(gè)增大的幅度通常叫做Preshoot。下圖是PCI-E 3代中采用的預(yù)加重技術(shù)對(duì)波形的影響的例子（參考資料：PCI Express Base Specification 3.0 ）。為了應(yīng)對(duì)復(fù)雜的鏈路環(huán)境，PCI-E 3代中規(guī)定了共11種不同的Preshoot和De-emphasis的組合，每種組合叫做一個(gè)Preset，實(shí)

28、際應(yīng)用中Tx和Rx端可以在Link Training階段根據(jù)接收端收到的信號(hào)質(zhì)量協(xié)商出一個(gè)最優(yōu)的Preset值。下圖是11種Preset的組合（參考資料：PCI Express Base Specification 3.0）。比如P4代表沒(méi)有任何預(yù)加重，P7代表最厲害的預(yù)加重。那做了這些工作就夠了嗎？經(jīng)過(guò)實(shí)驗(yàn)發(fā)現(xiàn)，僅僅在發(fā)送端對(duì)信號(hào)高頻進(jìn)行補(bǔ)償還是不夠，于是PCI-E 3代標(biāo)準(zhǔn)中又規(guī)定在接收端（RX端）還要對(duì)信號(hào)做均衡（Equalization），從而對(duì)線路的損耗進(jìn)行進(jìn)一步的補(bǔ)償。均衡電路的實(shí)現(xiàn)難度較大，以前主要用在通信設(shè)備的背板或長(zhǎng)電纜傳輸?shù)膱?chǎng)合，現(xiàn)在也逐漸開(kāi)始在計(jì)算機(jī)領(lǐng)域應(yīng)用，比如USB3

29、.0中和SATA 6G中也采用了均衡技術(shù)。下圖是PCI-E 3.0里對(duì)均衡器的頻響特性的要求。我們可以看到均衡器的強(qiáng)弱也有很多檔可選，在Link Training階段TX和RX端會(huì)協(xié)商出一個(gè)最佳的組合（參考資料：PCI Express Base Specification 3.0）。經(jīng)過(guò)各種信號(hào)處理技術(shù)的結(jié)合以及大量的實(shí)驗(yàn)，PCI-E 3.0總算初步實(shí)現(xiàn)了在現(xiàn)有的FR4板材和接插件的基礎(chǔ)上提供比PCI-E 2代高一倍的有效數(shù)據(jù)傳輸速率。但我們同時(shí)也看到，PCI-E 3代的芯片會(huì)變得更加復(fù)雜，系統(tǒng)設(shè)計(jì)的難度也也更大。如何保證PCI-E 3代總線工作的可靠性和很好的兼容性，就成為設(shè)計(jì)和測(cè)試人員面臨

30、的嚴(yán)峻挑戰(zhàn)。PCI-E 3.0 發(fā)送端信號(hào)質(zhì)量測(cè)試對(duì)于發(fā)送端的測(cè)試，主要是用寬帶示波器捕獲其發(fā)出的信號(hào)并驗(yàn)證其信號(hào)質(zhì)量滿足規(guī)范要求。按照目前目前規(guī)范中的要求，PCI-E 3.0的一致性測(cè)試需要至少13GHz帶寬的示波器，并配合上相應(yīng)的測(cè)試夾具和測(cè)試軟件。之所以PCI-E 3.0測(cè)試需要的示波器帶寬相對(duì)于PCI-E 2.0來(lái)說(shuō)變化不大，是因?yàn)樾盘?hào)的上升時(shí)間基本沒(méi)變，不過(guò)如果是出于調(diào)試的目的，一般建議最好使用16GHz或以上帶寬的示波器進(jìn)行測(cè)試。由于PCI-E 3代的信號(hào)經(jīng)過(guò)傳輸以后信號(hào)幅度都已經(jīng)衰減得很?。ǖ湫椭凳?00mV左右），為了保證足夠的測(cè)量精度，除了示波器的帶寬要足夠以外，還需要示波器

31、有很低的底噪聲才能保證測(cè)量的準(zhǔn)確性和測(cè)量重復(fù)性。比如Keysight公司的高端的V或者Z系列示波器都可以用于PCI-E 3.0這樣的高速信號(hào)的測(cè)試中。以V系列示波器來(lái)說(shuō)，其帶寬選擇可從8GHz33GHz，最高采樣率80G/s，具有業(yè)內(nèi)最低的底噪聲和本底抖動(dòng)。同時(shí)V系列示波器還可以選配高達(dá)20G/s的數(shù)字通道用于DDR3/4等總線的調(diào)試，或者選配高達(dá)160bit長(zhǎng)度、12.5Gbps數(shù)據(jù)速率的硬件串行觸發(fā)及誤碼檢測(cè)功能，這是市面上唯一能對(duì)PCIE3.0 的128b/130b編碼數(shù)據(jù)進(jìn)行硬件觸發(fā)和調(diào)試的示波器。在PCIE3.0的測(cè)試中，首先使用PCI-E協(xié)會(huì)提供的PCI-E 3代的夾具把被測(cè)信號(hào)引

32、出（PCI-E 3代的夾具和PCI-E 2代一樣分為CBB板和CLB板，CBB板用于插卡的測(cè)試，CLB板用于主板的測(cè)試），然后通過(guò)測(cè)試夾具上的切換開(kāi)關(guān)控制DUT輸出PCI-E 3代的一致性測(cè)試碼型。在切換板上的按鍵開(kāi)關(guān)時(shí)，正常的PCI-E 3代的被測(cè)件依次會(huì)輸出2.5Gbps、5Gbps -3dB、5Gbps -6dB、8Gbps P0、8Gbps P1、8Gbps P2、8Gbps P3、8Gbps P4、8Gbps P5、8Gbps P6、8Gbps P7、8Gbps P8、8Gbps P9、8Gbps P10的碼型。需要注意的一點(diǎn)是由于PCI-E 3代信號(hào)如前所述共有11種Preset值

33、，測(cè)試過(guò)程中應(yīng)明確當(dāng)前測(cè)試的是哪一種Preset值，做信號(hào)質(zhì)量測(cè)試常用的有Preset7、Preset8、Preset1、Preset0等。下圖是PCI-E 3代的CBB板及一致性測(cè)試碼型。另外，由于PCI-E 3代的標(biāo)準(zhǔn)里在接收芯片側(cè)使用了信號(hào)均衡技術(shù)，而且均衡器對(duì)于最終信號(hào)質(zhì)量的改善影響很大。為了把傳輸通道對(duì)信號(hào)的惡化以及均衡器對(duì)信號(hào)的改善效果都考慮進(jìn)去，PCI-E 3代的測(cè)試?yán)锖苤匾囊稽c(diǎn)是其發(fā)送端眼圖、抖動(dòng)等測(cè)試的參考點(diǎn)是在接收端。也就是說(shuō)，即使我們是在發(fā)送端進(jìn)行測(cè)試，在進(jìn)行眼圖、抖動(dòng)等測(cè)試時(shí)也不是直接測(cè)試發(fā)送端的波形，而是需要把傳輸通道對(duì)信號(hào)的惡化的影響以及均衡器對(duì)信號(hào)的改善影響都考

34、慮進(jìn)去。下圖比較直觀地顯示出了在不同位置信號(hào)質(zhì)量的情況。為了模擬出傳輸通道和芯片封裝對(duì)信號(hào)的影響，測(cè)試中需要做傳輸通道參數(shù)的嵌入操作，即Embed。這個(gè)傳輸通道的模型是PCI-E協(xié)會(huì)以S參數(shù)文件的形式提供的，測(cè)試過(guò)程中需要示波器能把這個(gè)S參數(shù)文件的影響加到被測(cè)波形上。同時(shí)，測(cè)試過(guò)程中示波器是用兩個(gè)通道分別連接信號(hào)的正負(fù)端，要得到最后的差分波形需要示波器對(duì)兩個(gè)通道的波形做相減運(yùn)算。如果波形相減和S參數(shù)嵌入的工作都由示波器軟件計(jì)算，會(huì)大大影響測(cè)試速度，因此有些公司的高端示波器內(nèi)部會(huì)有硬件的通道相減及S參數(shù)運(yùn)算功能，可以大大提高測(cè)試的速度和效率。對(duì)測(cè)試數(shù)據(jù)做分析的方法有2種：一種是使用PCI-SIG

35、提供的Sigtest軟件做手動(dòng)分析，一種是使用示波器廠商提供的自動(dòng)測(cè)試軟件。Sigtest軟件是的算法由PCI-SIG免費(fèi)提供，可以進(jìn)行信號(hào)的眼圖、模板、抖動(dòng)的測(cè)試，但是需要用戶手動(dòng)捕獲數(shù)據(jù)進(jìn)行后分析，對(duì)于不熟練的測(cè)試人員容易可能由于設(shè)置不對(duì)造成測(cè)試結(jié)果的不一致，而且其測(cè)試項(xiàng)目有限，沒(méi)有覆蓋全部的信號(hào)要求。所以針對(duì)PCI-E 3.0的測(cè)試有些示波器廠商還提供了相應(yīng)的自動(dòng)化測(cè)試軟件，比如Keysight公司的N5393D自動(dòng)化測(cè)試軟件。這個(gè)軟件以圖形化的界面指導(dǎo)用戶完成設(shè)置、 連接和測(cè)試過(guò)程，除了可以自動(dòng)進(jìn)行示波器測(cè)量參數(shù)設(shè)置以及自動(dòng)生成報(bào)告外，還提供了Swing、Preset、Common M

36、ode等更多測(cè)試項(xiàng)目以，提高了測(cè)試的效率和可重復(fù)性。除此以外，這個(gè)軟件在測(cè)試過(guò)程中還會(huì)對(duì)被測(cè)件發(fā)出的碼型和速率進(jìn)行檢查，以確認(rèn)測(cè)試使用的是規(guī)范要求的正確碼型。另外，很重要的一點(diǎn)是，在N5393D軟件里，使用的是和SigTest軟件完全一樣的分析算法，從而可以保證分析結(jié)果和SigTest軟件的一致性。下圖是N5393D軟件的設(shè)置界面。因此，簡(jiǎn)單來(lái)說(shuō)，對(duì)于以前從事PCI-E 2.0的測(cè)試人員來(lái)說(shuō)，進(jìn)行PCI-E 3.0的測(cè)試除了需要重新購(gòu)置PCI-E3.0的測(cè)試夾具CLB3和CBB3以外（其實(shí)原有的CLB2和CBB2等針對(duì)PCI-E2.0測(cè)試的夾具勉強(qiáng)也仍然可以用于PCI-E3.0的發(fā)送信號(hào)測(cè)試中

37、），PCI-E 3.0的信號(hào)測(cè)試相對(duì)于PCI-E 2.0來(lái)說(shuō)硬件設(shè)備的變化不大，基本使用13GHz或16GHz帶寬的示波器就可以，但是測(cè)試軟件對(duì)于測(cè)試數(shù)據(jù)的處理變得更加復(fù)雜了。數(shù)據(jù)分析時(shí)除了要嵌入傳輸通道和芯片封裝的線路模型以外，還要把均衡器對(duì)信號(hào)的改善也考慮進(jìn)去，好在無(wú)論是PCI-E協(xié)會(huì)提供的免費(fèi)的Sigtest軟件還是Keysight公司的N5393D自動(dòng)測(cè)試軟件都可以為PCI-E3.0的測(cè)試提供很好的幫助。此外，由于PCI-E總線上要測(cè)試的數(shù)據(jù)Lane的數(shù)量很多，雖然測(cè)試項(xiàng)目可以由軟件自動(dòng)完成，但是連接還是需要人工進(jìn)行，因此每測(cè)試完一對(duì)差分線就需要測(cè)試人員來(lái)更改一下連接，非常麻煩。為了提

38、高測(cè)試效率，可以把示波器配合相應(yīng)的微波開(kāi)關(guān)矩陣使用，微波開(kāi)關(guān)矩陣可以在自動(dòng)測(cè)試軟件的控制下根據(jù)需要進(jìn)行信號(hào)的切換。這樣測(cè)試人員只需要一次把所有的被測(cè)信號(hào)都連接到開(kāi)關(guān)矩陣上，然后運(yùn)行測(cè)試軟件就可以了。下圖是在PCI-E的測(cè)試中配合開(kāi)關(guān)矩陣使用的情況。PCI-E 3.0 接收端容限測(cè)試在PCI-E 1.0和2.0的時(shí)代，接收端測(cè)試不是必須的，通常只要保證發(fā)送端的信號(hào)質(zhì)量基本就能保證系統(tǒng)的正常工作。但是對(duì)于PCI-E 3.0來(lái)說(shuō)，由于速率更高，發(fā)送端發(fā)出的信號(hào)經(jīng)過(guò)長(zhǎng)線傳輸后信號(hào)質(zhì)量總是不會(huì)太好，所以接收端使用了復(fù)雜的均衡技術(shù)來(lái)提升接收端的接收能力。由于接收端更加復(fù)雜而且其均衡的有效性會(huì)顯著影響鏈路傳

39、輸?shù)目煽啃?，因此在PCI-E 3.0時(shí)代，接收端的測(cè)試變成了必測(cè)的項(xiàng)目。Keysight的M8020A是高性能的串行誤碼儀，其單路可以產(chǎn)生16.2Gbps的高速數(shù)據(jù)流，固有抖動(dòng)只有300fs（RMS）,同時(shí)其內(nèi)部集成時(shí)鐘恢復(fù)電路、預(yù)加重模塊、噪聲注入、參考時(shí)鐘倍頻、信號(hào)均衡電路等，非常適合PCIE3.0接收測(cè)試這種速率高同時(shí)對(duì)信號(hào)質(zhì)量又有很好要求的場(chǎng)合。除此以外，M8020A支持到16.2Gbps信號(hào)的8階的預(yù)加重，可以充分滿足未來(lái)PCIE4.0的接收測(cè)試的要求。下圖是用 M8020A進(jìn)行PCI-E 3.0接收測(cè)試一個(gè)示意圖。所謂接收端測(cè)試，就是要驗(yàn)證接收端對(duì)于惡劣信號(hào)的容忍能力。這就涉及到兩

40、個(gè)問(wèn)題，一個(gè)是這個(gè)惡劣信號(hào)怎么定義，另一個(gè)是怎么判斷被測(cè)系統(tǒng)能夠容忍這樣的惡劣信號(hào)。首先來(lái)看一下這個(gè)惡劣信號(hào)的定義，這不是一個(gè)隨便的差信號(hào)就可以，這個(gè)信號(hào)的惡劣程度有精確定義才能保證測(cè)量的重復(fù)性。這個(gè)惡劣信號(hào)通常叫做Stress Eye，即壓力眼圖，實(shí)際上是借鑒了光通信里的叫法。這個(gè)Stress Eye實(shí)際上是用高性能的誤碼儀先產(chǎn)生一個(gè)純凈的帶預(yù)加重和Preshoot的8Gbps的信號(hào)，然后在這個(gè)信號(hào)上疊加上精確控制的隨機(jī)抖動(dòng)（RJ）、周期抖動(dòng)（SJ）、差模和共模噪聲以及碼間干擾（ISI）。為了確定每個(gè)成分的大小都符合規(guī)范的要求，所以測(cè)試之前需要先用示波器對(duì)誤碼儀輸出的信號(hào)進(jìn)行校準(zhǔn)，確定產(chǎn)生的

41、是規(guī)范要求的Stress Eye。其中信號(hào)的RJ、SJ、共模噪聲等都可以由誤碼儀產(chǎn)生，而ISI抖動(dòng)是由PCI-E協(xié)會(huì)提供的CLB3或CBB3夾具產(chǎn)生，其夾具上會(huì)模擬典型的主板或者插卡的PCB走線對(duì)信號(hào)的影響。為了方便接收測(cè)試，CLB3和CBB3夾具相對(duì)于前一代夾具做了一些電路的改動(dòng)，主要是考慮了接收測(cè)試的情況。比如為了切換測(cè)試碼型，在PCI-E 2.0的CLB2夾具上，從主板發(fā)過(guò)來(lái)的RefClk是直接環(huán)回到主板的Lane0的接收端，不能斷開(kāi)；而在PCI-E3.0的CLB3的夾具上，由于要考慮到可能還會(huì)對(duì)主板Lane0的接收端進(jìn)行測(cè)試，因此這個(gè)連接是通過(guò)SMP的跳線完成的。另外在CBB3的夾具上

42、，增加了專門的Riser板以模擬服務(wù)器等應(yīng)用場(chǎng)合的走線對(duì)信號(hào)的影響。下圖是對(duì)PCI-E 3.0的主板進(jìn)行測(cè)試前進(jìn)行Stress Eye校準(zhǔn)的一個(gè)連接圖。要精確產(chǎn)生PCI-E3.0要求的壓力眼圖需要調(diào)整很多參數(shù)，比如需要調(diào)整輸出信號(hào)的幅度、預(yù)加重、差模噪聲、隨機(jī)抖動(dòng)、周期抖動(dòng)等以滿足眼高、眼寬和抖動(dòng)的要求。而且各個(gè)調(diào)整參數(shù)之間也會(huì)相互制約，比如調(diào)整信號(hào)的幅度時(shí)除了會(huì)影響眼高也會(huì)影響到眼寬，因此各個(gè)參數(shù)的調(diào)整需要反復(fù)進(jìn)行以得到一個(gè)最優(yōu)化的組合。校準(zhǔn)中會(huì)調(diào)PCI-SIG的Sigtest軟件對(duì)信號(hào)進(jìn)行通道模型嵌入和均衡，并計(jì)算最后的眼高和眼寬。如果沒(méi)有達(dá)到要求，會(huì)在誤碼儀中進(jìn)一步調(diào)整注入的隨機(jī)抖動(dòng)和差

43、模噪聲的大小，直到眼高和眼寬達(dá)到以下參數(shù)要求。校準(zhǔn)時(shí)，信號(hào)的參數(shù)分析和調(diào)整需要反復(fù)進(jìn)行，人工操作非常耗時(shí)耗力。為了解決這個(gè)問(wèn)題，Keysight公司在業(yè)內(nèi)最早推出了N5990A的針對(duì)PCI-E3.0接收容限的自動(dòng)測(cè)試軟件，這個(gè)軟件可以提供設(shè)置和連接向?qū)А⒖刂普`碼儀和示波器完成自動(dòng)校準(zhǔn)、發(fā)出訓(xùn)練碼型把被測(cè)件設(shè)置成環(huán)回狀態(tài)并自動(dòng)進(jìn)行環(huán)回回來(lái)數(shù)據(jù)的誤碼率統(tǒng)計(jì)。設(shè)置被測(cè)件進(jìn)入環(huán)回模式有兩種方式，一種是借助于誤碼儀本身的Training序列，另一種是借助于芯片廠商提供的工具（比如Intel公司的ITP工具）。傳統(tǒng)的誤碼儀不具有對(duì)于PCIE協(xié)議理解的功能，只能盲發(fā)訓(xùn)練序列，缺點(diǎn)是沒(méi)有經(jīng)過(guò)正常的預(yù)加重和均衡

44、的協(xié)商，這就可能造成不能把被測(cè)件設(shè)置成正確的狀態(tài)。而很多新的CPU平臺(tái)要求誤碼儀和被測(cè)件進(jìn)行有效的預(yù)加重和均衡的溝通，然后再進(jìn)行環(huán)回，這就要求誤碼儀能夠識(shí)別對(duì)端返回的訓(xùn)練序列并做相應(yīng)的調(diào)整。M8020A平臺(tái)集成了Link協(xié)商的功能，能夠真正和被測(cè)件進(jìn)行訓(xùn)練序列的溝通，可以有效地把被測(cè)件設(shè)置成正確的環(huán)回狀態(tài)。當(dāng)被測(cè)件進(jìn)入環(huán)回模式并且誤碼儀發(fā)出壓力眼圖的信號(hào)后，被測(cè)系統(tǒng)會(huì)把其從RX端收到的數(shù)據(jù)再通過(guò)TX端發(fā)送出來(lái)送回誤碼儀，誤碼儀通過(guò)比較誤碼來(lái)判斷數(shù)據(jù)是否被正確接收，測(cè)試通過(guò)的標(biāo)準(zhǔn)是要求誤碼率小于1E-12。PCI-E 3.0 的協(xié)議分析完成信號(hào)質(zhì)量的測(cè)試僅僅是保證了PCI-E物理層的可靠工作，整

45、個(gè)系統(tǒng)的可靠工作還離不開(kāi)上層協(xié)議的支持。由于PCI-E 3.0是全新的標(biāo)準(zhǔn)，為了幫助用戶更進(jìn)一步分析和定位由于上層協(xié)議造成的問(wèn)題，還需要用到相應(yīng)的協(xié)議分析儀。下圖是Keysight公司的PCI-E 3.0協(xié)議分析儀U4301B，它是一塊采用了AXIe架構(gòu)的插卡，可以插在AXIe的機(jī)箱里，通過(guò)探頭來(lái)捕獲高速的PCI-E 3.0信號(hào)，并通過(guò)外部或內(nèi)部PC控制顯示協(xié)議分析的結(jié)果。AXIe是Keysight最新推出的高速模塊化儀器的架構(gòu)，除了能給高性能的模塊提供穩(wěn)定可靠的機(jī)箱環(huán)境以外，還提供了背板的高速數(shù)據(jù)交換能力，主要用于需要大量數(shù)據(jù)處理的高性能板卡。除了PCI-E3.0的協(xié)議分析儀以外，Keysi

46、ght在這個(gè)平臺(tái)上還推出了業(yè)內(nèi)最高性能的U4154B高速邏輯分析儀模塊（可以用于DDR4的協(xié)議測(cè)試，支持高達(dá)4Gb/s的數(shù)據(jù)速率）、M8195A高性能任意波發(fā)生器（4通道65G/s采樣率）、MIPI D-PHY/M-PHY協(xié)議分析儀等。因此用戶在這個(gè)統(tǒng)一的平臺(tái)上可以完成未來(lái)的很多高速總線的測(cè)試任務(wù)。一塊U4301B插卡可以支持到X8雙向的PCI-E 3.0/2.0/1.0的協(xié)議測(cè)試，兩塊卡可以支持X16的測(cè)試并提供到16GB的存儲(chǔ)深度。為了支持復(fù)雜問(wèn)題的分析和定位，U4301B還支持多達(dá)4級(jí)的觸發(fā)序列并預(yù)先定了多種錯(cuò)誤觸發(fā)條件，可以幫助用戶快速發(fā)現(xiàn)總線上的錯(cuò)誤。除了捕獲PCIE數(shù)據(jù)包進(jìn)行解析以

47、外，Keysight的U4301A協(xié)議分析儀還提供了強(qiáng)大的數(shù)據(jù)后分析和性能統(tǒng)計(jì)功能，可以幫助使用者更簡(jiǎn)單直觀地發(fā)現(xiàn)協(xié)議中的錯(cuò)誤。下圖是進(jìn)行傳輸層數(shù)據(jù)解碼的窗口。下圖是進(jìn)行LTSSM分析的例子，對(duì)每一個(gè)狀態(tài)機(jī)的子狀態(tài)都有指示和統(tǒng)計(jì)。下圖是對(duì)總線性能統(tǒng)計(jì)分析的例子，可以幫助用戶更直觀了解總線吞吐率、利用率、讀寫(xiě)速率等信息以及隨時(shí)間的變化曲線，這都是Keysight的協(xié)議分析儀獨(dú)有的功能。要針對(duì)高速的PCI-E 3.0信號(hào)做正確的協(xié)議分析，可靠的探頭連接必不可少。由于PCI-E 3.0的信號(hào)經(jīng)過(guò)PCB傳輸后信號(hào)質(zhì)量惡化很大，因此PCI-E 3.0的接收芯片內(nèi)部有均衡電路來(lái)保證信號(hào)的可靠接收。而對(duì)于協(xié)

48、議分析儀的探頭來(lái)說(shuō)也存在同樣的問(wèn)題，即如果不做均衡可能就無(wú)法可靠捕獲總線上的信號(hào)。因此針對(duì)PCI-E3.0的協(xié)議測(cè)試，還需要帶均衡功能的探頭，下圖分別是針對(duì)計(jì)算機(jī)應(yīng)用和嵌入式應(yīng)用提供的兩種探頭。此外，由于固態(tài)硬盤的應(yīng)用越來(lái)越廣泛，所以U4301B還提供了針對(duì)M.2和SFF-8639接口的轉(zhuǎn)接器探頭，可以直接插入到相應(yīng)的連接器上進(jìn)行固態(tài)盤傳輸數(shù)據(jù)的協(xié)議分析。下圖是M.2的轉(zhuǎn)接器探頭PCI-E 3.0 的協(xié)議一致性和可靠性測(cè)試很多時(shí)候僅僅被動(dòng)地做總線上的協(xié)議捕獲和分析并不能全面驗(yàn)證系統(tǒng)在各種未知條件下可能出現(xiàn)的問(wèn)題，因?yàn)閷?shí)際的測(cè)試環(huán)境能夠模擬出來(lái)的條件都是有限的。為了進(jìn)行更全面的測(cè)試，還可以使用相

49、應(yīng)的協(xié)議訓(xùn)練器。所謂訓(xùn)練器，就是可以人為設(shè)定要發(fā)送的PCI-E數(shù)據(jù)包的內(nèi)容來(lái)主動(dòng)和被測(cè)件進(jìn)行協(xié)議交互以更全面驗(yàn)證系統(tǒng)功能的儀器。比如Keysight 公司的U4305A訓(xùn)練器設(shè)計(jì)成一個(gè)PCI-E3.0的插卡類型，通過(guò)USB接口用外部PC進(jìn)行控制，可以直接插在主板的PCI-E插槽上進(jìn)行主板測(cè)試，也可以通過(guò)測(cè)試背板進(jìn)行PCI-E插卡的測(cè)試。U4305A訓(xùn)練器可以配置成PTC，這是PCIE協(xié)會(huì)官方認(rèn)可的協(xié)議一致性測(cè)試卡，可以快速與被測(cè)件交互并自動(dòng)生成相應(yīng)的測(cè)試報(bào)告。U4305A還集成了LTSSM的自動(dòng)測(cè)試功能，可以快速發(fā)現(xiàn)系統(tǒng)在鏈路協(xié)商中的問(wèn)題。下圖是快速進(jìn)行鏈路協(xié)商測(cè)試的例子。很多時(shí)候僅僅被動(dòng)地做

50、總線上的協(xié)議捕獲和分析并不能全面驗(yàn)證系統(tǒng)在各種未知條件下可能出現(xiàn)的問(wèn)題，因?yàn)閷?shí)際的測(cè)試環(huán)境能夠模擬出來(lái)的條件都是有限的。為了進(jìn)行更全面的測(cè)試，Keysight提供了PCIE3.0的協(xié)議訓(xùn)練器U4305A，可以根據(jù)用戶的需要編程模擬各種錯(cuò)誤條件。Intel公司更是基于U4305A開(kāi)發(fā)了RAS(reliability, availability and serviceability)的測(cè)試腳本，可以對(duì)服務(wù)器平臺(tái)的可靠性進(jìn)行充分測(cè)試。SATA信號(hào)和協(xié)議測(cè)試方法SATA 總線簡(jiǎn)介在臺(tái)式機(jī)、筆記本和服務(wù)器的應(yīng)用中，硬盤是必不可少的存儲(chǔ)介質(zhì)，傳統(tǒng)的硬盤和計(jì)算機(jī)主板間的連接接口是并行的ATA接口。為了能夠提

51、供更高的傳輸速度和更方便的連接，目前串行ATA（Serial ATA，即SATA）已經(jīng)取代并行ATA成為硬盤接口的主流。SATA用7pin的連接器取代了傳統(tǒng)并行ATA的40pin電纜，因此連接更加方便，傳輸速率更高。SATA用兩對(duì)差分線提供雙向數(shù)據(jù)收發(fā)，因此可以用比較小的信號(hào)擺幅提供更高的傳輸速率，而且差分線本身具有更好的抗干擾能力和更小的EMI，因此可以支持更高速率的信號(hào)傳輸。下圖是個(gè)典型的SATA總線的結(jié)構(gòu)，可以看到，在SATA的Host（比如計(jì)算機(jī)主板上的控制芯片）和Device（比如硬盤）間有兩對(duì)高速的差分線分別實(shí)現(xiàn)兩個(gè)方向的高速信號(hào)傳輸。（參考資料：Serial ATA Intern

52、ational Organization: Serial ATA Revision 3.0）負(fù)責(zé)SATA規(guī)范制定的組織是SATA-IO（ Serial ATA International Organization， HYPERLINK / /），按照SATA-IO的規(guī)定，SATA總線的一共經(jīng)歷了3代標(biāo)準(zhǔn)。Gen1的數(shù)據(jù)速率到1.5Gbps，Gen2的數(shù)據(jù)速率到3Gbps，Gen3的數(shù)據(jù)速率到6Gbps。根據(jù)不同的應(yīng)用場(chǎng)合，可以參考不同的信號(hào)規(guī)范，比如同樣對(duì)于SATA Gen2來(lái)說(shuō)，根據(jù)不同的應(yīng)用場(chǎng)合，其信號(hào)規(guī)范就有Gen2i、Gen2m、Gen2x共3種對(duì)信號(hào)的要求。i、m、x這三種規(guī)范對(duì)于信

53、號(hào)的上升時(shí)間、最大擺幅、接收靈敏度、ReturnLoss的要求可能都不太一樣，比如Gen2x相對(duì)于Gen2i的應(yīng)用場(chǎng)合來(lái)說(shuō)要傳輸更長(zhǎng)的距離，因此就可以允許信號(hào)在發(fā)送端的上升沿更陡以及信號(hào)幅度更大。下圖是一些典型的SATA 的應(yīng)用場(chǎng)合以及每種場(chǎng)合下具體需要參考的信號(hào)規(guī)范。（整理自：Serial ATA International Organization: Serial ATA Revision 3.0）在SATA組織下面也有不同的工作組（WorkGroup）分別負(fù)責(zé)不同方面規(guī)范的制定，比如有些工作組負(fù)責(zé)制定物理層規(guī)范（Phy Work Group），有些工作組負(fù)責(zé)制定協(xié)議層規(guī)范（Digital

54、 Work Group），有些工作組負(fù)責(zé)制定電纜規(guī)范（CabCon Work Group），有些工作組制定測(cè)試規(guī)范（Logo Work Group）。對(duì)于SATA的測(cè)試來(lái)說(shuō)，首先由SATA組織負(fù)責(zé)測(cè)試規(guī)范的工作組根據(jù)制定出測(cè)試規(guī)范（ Unified Test Document Version），然后由SATA協(xié)議認(rèn)可的儀器設(shè)備提供廠商根據(jù)測(cè)試規(guī)范編寫(xiě)基于各自儀表的測(cè)試步驟文檔MOI（Method of Implementation），這些MOI經(jīng)過(guò)SATA組織的插拔大會(huì)（Plugfest）或者Workshop的檢驗(yàn)和修改，最后得到SATA組織的認(rèn)可并發(fā)布在其官方網(wǎng)站上（ HYPERLINK /

55、sata-io-interoperability-testing /sata-io-interoperability-testing ）。SATA協(xié)會(huì)定期舉辦Plugfest或者Workshop會(huì)議，來(lái)驗(yàn)證SATA設(shè)備間的兼容性以及測(cè)試方法的有效性。Plugfest側(cè)重于產(chǎn)品開(kāi)發(fā)的初期階段，產(chǎn)品還沒(méi)有公開(kāi)，測(cè)試方法可能還不確定，參加會(huì)議的廠商可以根據(jù)自己的需要選擇測(cè)試和驗(yàn)證方法；而Workshop側(cè)重于產(chǎn)品和標(biāo)準(zhǔn)的成熟階段，這時(shí)測(cè)試和驗(yàn)證方法基本統(tǒng)一，各參會(huì)廠商是按照協(xié)會(huì)制定的統(tǒng)一方法進(jìn)行測(cè)試和驗(yàn)證。SATA 發(fā)送信號(hào)質(zhì)量測(cè)試物理層的發(fā)送信號(hào)質(zhì)量測(cè)試主要驗(yàn)證的是在SATA信號(hào)的發(fā)送端的信號(hào)質(zhì)量

56、是否符合規(guī)范要求。由于SATA的信號(hào)速率比較高，因此要對(duì)SATA信號(hào)進(jìn)行可靠的探測(cè)，對(duì)于示波器器和探頭的要求也非常高。SATA的信號(hào)電氣規(guī)范主要是參照SATA-IO發(fā)布的SATA規(guī)范的。我們通常會(huì)根據(jù)信號(hào)的上升時(shí)間來(lái)估算需要的示波器和探頭帶寬，下圖是SATA對(duì)于信號(hào)上升時(shí)間的要求。（參考資料：Serial ATA International Organization: Serial ATA Revision 3.0）我們看到SATA Gen3的信號(hào)最快上升時(shí)間是33ps，按照SATA的規(guī)范，對(duì)于SATA 6Gbps的信號(hào)測(cè)試需要至少12GHz帶寬的示波器。除了帶寬滿足要求以外，由于SATA在發(fā)

57、送端最小信號(hào)擺幅只有240mV，在接收端由于信號(hào)衰減幅度會(huì)更小，因此要進(jìn)行準(zhǔn)確的信號(hào)測(cè)量，需要示波器的底噪聲和固有抖動(dòng)都比較小。和PCI-E總線一樣，要進(jìn)行SATA信號(hào)的測(cè)試，只有示波器是不夠的，為了方便地進(jìn)行SATA信號(hào)的分析，還需要有測(cè)試夾具和測(cè)試軟件。測(cè)試夾具的目的是把SATA信號(hào)引出，提供一個(gè)標(biāo)準(zhǔn)的測(cè)試接口以方便測(cè)試。SATA協(xié)會(huì)沒(méi)有專門設(shè)計(jì)夾具，所以測(cè)試夾具可以從一些專門生產(chǎn)測(cè)試夾具的廠商購(gòu)買。下圖是一些標(biāo)準(zhǔn)SATA及mSATA接口的公口和母口的測(cè)試夾具。（參考資料：）另外，SATA-IO規(guī)定了很多SATA信號(hào)的參數(shù)測(cè)試項(xiàng)目，比如數(shù)據(jù)bit寬度、頻率精度、擴(kuò)頻時(shí)鐘頻率、擴(kuò)頻時(shí)鐘范圍、

58、差分輸出幅度、上升/下降時(shí)間、上升/下降時(shí)間的對(duì)稱性、差分對(duì)內(nèi)的時(shí)延、共模電壓等、總體抖動(dòng)TJ、確定性抖動(dòng)DJ、OOB等。如果不借助相應(yīng)的軟件，要完全手動(dòng)進(jìn)行這些參數(shù)的測(cè)量是一件非常煩瑣和耗時(shí)耗力的工作。為了便于用戶完成SATA信號(hào)的測(cè)量，Keysight公司提供了N5411B SATA一致性測(cè)試軟件，下圖是軟件中測(cè)試項(xiàng)目的選擇界面。這個(gè)軟件的使用也非常簡(jiǎn)便，用戶只需要順序選擇好測(cè)試速率、測(cè)試項(xiàng)目并根據(jù)提示進(jìn)行連接，然后運(yùn)行測(cè)試軟件即可。下圖是軟件中提供的一個(gè)連接向?qū)?。SATA的測(cè)試規(guī)范里，對(duì)于不同的測(cè)試項(xiàng)目要用到不同的測(cè)試碼型，比如HFTP（High Frequency Test Patte

59、rn，1010101010 1010101010b）、MFTP（Mid Frequency Test Pattern，1100110011 0011001100b）、LFTP（Low Frequency Test Pattern，0111100011 1000011100b）、LBP（Lone Bit Pattern，共2048個(gè) Double words長(zhǎng)度）等。不同的碼型針對(duì)不同的測(cè)試項(xiàng)目，比如上升/下降時(shí)間測(cè)量時(shí)會(huì)使用LFTP的長(zhǎng)碼型，以避免碼間干擾對(duì)上升/下降時(shí)間測(cè)量的影響。還有些測(cè)試項(xiàng)目中會(huì)用到幾種不同的碼型以驗(yàn)證被測(cè)件發(fā)送不同碼型時(shí)信號(hào)參數(shù)的變化。用戶進(jìn)行信號(hào)調(diào)試時(shí)可以使用真實(shí)傳輸

60、的數(shù)據(jù)碼型，但是一致性測(cè)試時(shí)要求必須使用規(guī)范規(guī)定的測(cè)試碼型。通常SATA芯片的供應(yīng)商可以提供相應(yīng)的工具控制被測(cè)件產(chǎn)生不同的測(cè)試碼型，如果是Windows平臺(tái)的系統(tǒng)（比如臺(tái)式機(jī)、筆記本、服務(wù)器等的測(cè)試），也可以參考ULink公司（ HYPERLINK ）提供的軟件工具。當(dāng)連接正確、被測(cè)件發(fā)出正確的測(cè)試碼型并運(yùn)行測(cè)試軟件后，示波器會(huì)自動(dòng)設(shè)置時(shí)基、垂直增益、觸發(fā)等參數(shù)并進(jìn)行測(cè)量，測(cè)量結(jié)果會(huì)匯總成一個(gè)html格式的測(cè)試報(bào)告，報(bào)告中列出了測(cè)試的項(xiàng)目、是否通過(guò)、spec的要求、實(shí)測(cè)值、margin等。為了控制EMI，SATA中還定義了擴(kuò)頻時(shí)鐘（SSC）,在使用SSC的情況下，SATA的數(shù)據(jù)速率可以在（-0