電路常識性概念(共25頁)

1、電路(dinl)常識性概念電路常識性概念(ginin)（1）-輸入、輸出阻抗1、輸入阻抗(sh r z kn)輸入阻抗是指一個電路輸入端的等效阻抗。在輸入端上加上一個電壓源U，測量輸入端的電流I，則輸入阻抗Rin=U/I。你可以把輸入端想象成一個電阻的兩端，這個電阻的阻值，就是輸入阻抗。輸入阻抗跟一個普通的電抗元件沒什么兩樣，它反映了對電流阻礙作用的大小。對于電壓驅(qū)動的電路，輸入阻抗越大，則對電壓源的負(fù)載就越輕，因而就越容易驅(qū)動，也不會對信號源有影響；而對于電流驅(qū)動型的電路，輸入阻抗越小，則對電流源的負(fù)載就越輕。因此，我們可以這樣認(rèn)為：如果是用電壓源來驅(qū)動的，則輸入阻抗越大越好；如果是用電流源

2、來驅(qū)動的，則阻抗越小越好（注：只適合于低頻電路，在高頻電路中，還要考慮阻抗匹配問題。另外如果要獲取最大輸出功率時，也要考慮阻抗匹配問題。）2、輸出阻抗無論信號源或放大器還有電源，都有輸出阻抗的問題。輸出阻抗就是一個信號源的內(nèi)阻。本來，對于一個理想的電壓源（包括電源），內(nèi)阻應(yīng)該為0，或理想電流源的阻抗應(yīng)當(dāng)為無窮大。輸出阻抗在電路設(shè)計最特別需要注意?，F(xiàn)實(shí)中的電壓源，則做不到這一點(diǎn)。我們常用一個理想電壓源串聯(lián)一個電阻r的方式來等效一個實(shí)際的電壓源。這個跟理想電壓源串聯(lián)的電阻r，就是（信號源/放大器輸出/電源）的內(nèi)阻了。當(dāng)這個電壓源給負(fù)載供電時，就會有電流I從這個負(fù)載上流過，并在這個電阻上產(chǎn)生Ir的電

3、壓降。這將導(dǎo)致電源輸出電壓的下降，從而限制了最大輸出功率（關(guān)于為什么會限制最大輸出功率，請看后面的“阻抗匹配”）。同樣的，一個理想的電流源，輸出阻抗應(yīng)該是無窮大，但實(shí)際的電路是不可能的。3、阻抗匹配阻抗匹配是指信號源或者傳輸線跟負(fù)載之間的一種合適的搭配方式。阻抗匹配分為低頻和高頻兩種情況討論。我們先從直流電壓源驅(qū)動一個負(fù)載入手。由于實(shí)際的電壓源，總是有內(nèi)阻的，我們可以把一個實(shí)際電壓源，等效成一個理想的電壓源跟一個電阻r串聯(lián)的模型。假設(shè)負(fù)載電阻為R，電源電動勢為U，內(nèi)阻為r，那么我們可以計算出流過電阻R的電流為：I=U/(R+r)，可以看出，負(fù)載電阻R越小，則輸出電流越大。負(fù)載R上的電壓為：Uo

4、=IR=U/1+(r/R)，可以看出，負(fù)載電阻R越大，則輸出電壓Uo越高。再來計算一下電阻R消耗的功率為：P=I2R=U/(R+r)2R=U2R/(R2+2Rr+r2)=U2R/(R-r)2+4Rr=U2/ (R-r)2/R + 4r 對于一個給定的信號源，其內(nèi)阻r是固定的，而負(fù)載電阻R則是由我們來選擇的。注意(zh y)式中(R-r)2/R，當(dāng)R=r時，(R-r)2/R可取得(qd)最小值0，這時負(fù)載電阻R上可獲得最大輸出功率Pmax=U2/(4r)。即，當(dāng)負(fù)載電阻跟信號源內(nèi)阻相等(xingdng)時，負(fù)載可獲得最大輸出功率，這就是我們常說的阻抗匹配之一。對于純電阻電路，此結(jié)論同樣適用于低頻

5、電路及高頻電路。當(dāng)交流電路中含有容性或感性阻抗時，結(jié)論有所改變（是對于最大輸出功率而言的），就是需要信號源與負(fù)載阻抗的的實(shí)部相等，虛部互為相反數(shù)，這叫做共扼匹配。在低頻電路中，我們一般不考慮傳輸線的匹配問題，只考慮信號源跟負(fù)載之間的情況，因?yàn)榈皖l信號的波長相對于傳輸線來說很長，傳輸線可以看成是“短線”，反射可以不考慮（可以這么理解：因?yàn)榫€短，即使反射回來，跟原信號還是一樣的）。從以上分析我們可以得出結(jié)論：如果我們需要輸出電流大，則選擇小的負(fù)載R；如果我們需要輸出電壓大，則選擇大的負(fù)載R；如果我們需要輸出功率最大，則選擇跟信號源內(nèi)阻匹配的電阻R。有時阻抗不匹配還有另外一層意思，例如一些儀器輸出端

6、是在特定的負(fù)載條件下設(shè)計的，如果負(fù)載條件改變了，則可能達(dá)不到原來的性能，這時我們也會叫做阻抗失配。在高頻電路中，我們還必須考慮反射的問題。當(dāng)信號的頻率很高時，則信號的波長就很短，當(dāng)波長短得跟傳輸線長度可以比擬時，反射信號疊加在原信號上將會改變原信號的形狀。如果傳輸線的特征阻抗跟負(fù)載阻抗不相等（即不匹配）時，在負(fù)載端就會產(chǎn)生反射。為什么阻抗不匹配時會產(chǎn)生反射以及特征阻抗的求解方法，牽涉到二階偏微分方程的求解，在這里我們不細(xì)說了，有興趣的可參看電磁場與微波方面書籍中的傳輸線理論。傳輸線的特征阻抗（也叫做特性阻抗）是由傳輸線的結(jié)構(gòu)以及材料決定的，而與傳輸線的長度，以及信號的幅度、頻率等均無關(guān)。例如，

7、常用的閉路電視同軸電纜特性阻抗為75，而一些射頻設(shè)備上則常用特征阻抗為50的同軸電纜。另外還有一種常見的傳輸線是特性阻抗為300的扁平平行線，這在農(nóng)村使用的電視天線架上比較常見，用來做八木天線的饋線。因?yàn)殡娨暀C(jī)的射頻輸入端輸入阻抗為75，所以300的饋線將與其不能匹配。實(shí)際中是如何解決這個問題的呢？不知道大家有沒有留意到，電視機(jī)的附件中，有一個300到75的阻抗轉(zhuǎn)換器（一個塑料封裝的，一端有一個圓形的插頭的那個東東，大概有兩個大拇指那么大）。它里面其實(shí)就是一個傳輸線變壓器，將300的阻抗，變換成75的，這樣就可以匹配起來了。這里需要強(qiáng)調(diào)一點(diǎn)的是，特性阻抗跟我們通常理解的電阻不是一個概念，它與傳

8、輸線的長度無關(guān)，也不能通過使用歐姆表來測量。為了不產(chǎn)生反射，負(fù)載阻抗跟傳輸線的特征阻抗應(yīng)該相等，這就是傳輸線的阻抗匹配，如果阻抗不匹配會有什么不良后果呢？如果不匹配，則會形成反射，能量傳遞不過去，降低效率；會在傳輸線上形成駐波（簡單的理解，就是有些地方信號強(qiáng)，有些地方信號弱），導(dǎo)致傳輸線的有效功率容量降低；功率發(fā)射不出去，甚至?xí)p壞發(fā)射設(shè)備。如果是電路板上的高速信號線與負(fù)載阻抗不匹配時，會產(chǎn)生震蕩，輻射干擾等。當(dāng)阻抗(zkng)不匹配時，有哪些辦法讓它匹配呢？第一，可以考慮使用變壓器來做阻抗轉(zhuǎn)換，就像上面所說的電視機(jī)中的那個(n ge)例子那樣。第二(d r)，可以考慮使用串聯(lián)/并聯(lián)電容或電感

9、的辦法，這在調(diào)試射頻電路時常使用。第三，可以考慮使用串聯(lián)/并聯(lián)電阻的辦法。一些驅(qū)動器的阻抗比較低，可以串聯(lián)一個合適的電阻來跟傳輸線匹配，例如高速信號線，有時會串聯(lián)一個幾十歐的電阻。而一些接收器的輸入阻抗則比較高，可以使用并聯(lián)電阻的方法，來跟傳輸線匹配，例如，485總線接收器，常在數(shù)據(jù)線終端并聯(lián)120歐的匹配電阻。為了幫助大家理解阻抗不匹配時的反射問題，我來舉兩個例子：假設(shè)你在練習(xí)拳擊打沙包。如果是一個重量合適的、硬度合適的沙包，你打上去會感覺很舒服。但是，如果哪一天我把沙包做了手腳，例如，里面換成了鐵沙，你還是用以前的力打上去，你的手可能就會受不了了這就是負(fù)載過重的情況，會產(chǎn)生很大的反彈力。相

10、反，如果我把里面換成了很輕很輕的東西，你一出拳，則可能會撲空，手也可能會受不了這就是負(fù)載過輕的情況。另一個例子，不知道大家有沒有過這樣的經(jīng)歷：就是看不清樓梯時上/下樓梯，當(dāng)你以為還有樓梯時，就會出現(xiàn)“負(fù)載不匹配”這樣的感覺了。當(dāng)然，也許這樣的例子不太恰當(dāng)，但我們可以拿它來理解負(fù)載不匹配時的反射情況。+Q：什么是電流控制器件？A：如果這個器件的輸出參數(shù)大小和輸入的電流參數(shù)大小有關(guān)，就叫該器件是“電流控制器件”，簡稱“流控器件”。“電流控制器件”輸入的是電流信號，是低阻抗輸入，需要較大的驅(qū)動功率。例如：雙極型晶體管(BJT)是電流控制器件、TTL電路是電流控制器件。Q：什么是電壓控制器件？S：如果

11、這個器件的輸出參數(shù)大小和輸入的電壓參數(shù)大小有關(guān)，就叫該器件是“電壓控制器件”，簡稱“壓控器件”?！半妷嚎刂破骷陛斎氲氖请妷盒盘?，是高阻抗輸入，只需要較小的驅(qū)動功率；例如：場效應(yīng)晶體管(FET)是電壓控制器件、MOS電路是電壓控制器件。Q：為什么BJT是電流控制器件而FET和MOS是電壓控制器件？S：BJT是通過基極電流來控制集電極電流而達(dá)到放大作用的；而FET&MOS是靠控制柵極電壓來改變源漏電流，所以說BJT是電流控制器件，而FET和MOS是電壓控制器件。電路常識性概念（2）-電容所謂電容，就是容納和釋放電荷的電子元器件。電容的基本工作原理就是充電放電，當(dāng)然還有整流、振蕩以及其它的作用。另

12、外電容的結(jié)構(gòu)非常簡單，主要(zhyo)由兩塊正負(fù)電極和夾在中間的絕緣介質(zhì)組成。作為無源元件之一的電容(dinrng)，其作用不外乎以下幾種：1、應(yīng)用于電源(dinyun)電路，實(shí)現(xiàn)旁路、去藕、濾波和儲能的作用1）旁路旁路電容是為本地器件提供能量的儲能器件，它能使穩(wěn)壓器的輸出均勻化，降低負(fù)載需求。就像小型可充電電池一樣，旁路電容能夠被充電，并向器件進(jìn)行放電。為盡量減少阻抗，旁路電容要盡量靠近負(fù)載器件的供電電源管腳和地管腳。這能夠很好地防止輸入值過大而導(dǎo)致的地電位抬高和噪聲。地彈是地連接處在通過大電流毛刺時的電壓降。2）去藕去藕，又稱解藕。從電路來說，總是可以區(qū)分為驅(qū)動的源和被驅(qū)動的負(fù)載。如果負(fù)載

13、電容比較大，驅(qū)動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅(qū)動的電流就會吸收很大的電源電流，由于電路中的電感，電阻（特別是芯片管腳上的電感，會產(chǎn)生反彈），這種電流相對于正常情況來說實(shí)際上就是一種噪聲，會影響前級的正常工作。這就是耦合。去藕電容就是起到一個電池的作用，滿足驅(qū)動電路電流的變化，避免相互間的耦合干擾。將旁路電容和去藕電容結(jié)合起來將更容易理解。旁路電容實(shí)際也是去藕合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關(guān)噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據(jù)諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10uF或

14、者更大，依據(jù)電路中分布參數(shù)，以及驅(qū)動電流的變化大小來確定?？偟膩碚f旁路是把輸入信號中的干擾作為濾除對象，而去耦是把輸出信號的干擾作為濾除對象，防止干擾信號返回電源。這應(yīng)該是他們的本質(zhì)區(qū)別。3）濾波從理論上（即假設(shè)電容為純電容）說，電容越大，阻抗越小，通過的頻率也越高。但實(shí)際上超過1uF的電容大多為電解電容，有很大的電感成份，所以頻率高后反而阻抗會增大。有時會看到有一個電容量較大電解電容并聯(lián)了一個小電容，這時大電容通低頻，小電容通高頻。電容的作用就是通高阻低，通高頻阻低頻。電容越大低頻越容易通過，電容越小高頻越容易通過。具體用在濾波中,大電容(1000uF)濾低頻，小電容(20pF)濾高頻。由于

15、電容的兩端電壓不會突變，由此可知，信號頻率越高則衰減越大，可很形象的說電容像個水塘，不會因幾滴水的加入或蒸發(fā)而引起水量的變化。它把電壓的變動轉(zhuǎn)化為電流的變化，頻率越高，峰值電流就越大，從而緩沖了電壓。濾波就是充電，放電的過程。在電源電路中，整流電路將交流變成脈動的直流，而在整流電路之后接入一個較大容量的電解電容，利用其充放電特性，使整流后的脈動直流電壓變成相對比較穩(wěn)定的直流電壓。在實(shí)際中，為了防止電路各部分供電電壓因負(fù)載變化而產(chǎn)生變化，所以在電源的輸出端及負(fù)載的電源輸入端一般接有數(shù)十至數(shù)百微法的電解電容由于大容量的電解電容一般具有一定的電感，對高頻及脈沖干擾信號不能有效地濾除，故在其兩端并聯(lián)了

16、一只容量為0.001-0.lpF的電容，以濾除高頻及脈沖干擾4）儲能儲能型電容器通過整流器收集電荷，并將存儲的能量通過變換器引線傳送至電源的輸出端。電壓(diny)額定值為40450VDC、電容值在220150 000uF之間的鋁電解電容器（如EPCOS公司的 B43504或B43505）是較為常用的。根據(jù)不同的電源要求，器件有時會采用串聯(lián)、并聯(lián)或其組合的形式，對于功率級超過10KW的電源，通常采用體積較大的罐形螺旋端子電容器。2、應(yīng)用于信號(xnho)電路，主要完成耦合、振蕩/同步及時間常數(shù)的作用：1）去耦舉個例子(l zi)來講，晶體管放大器發(fā)射極有一個自給偏壓電阻，它同時又使信號產(chǎn)生壓降

17、反饋到輸入端形成了輸入輸出信號耦合，這個電阻就是產(chǎn)生了耦合的元件，如果在這個電阻兩端并聯(lián)一個電容，由于適當(dāng)容量的電容器對交流信號較小的阻抗,這樣就減小了電阻產(chǎn)生的耦合效應(yīng)，故稱此電容為去耦電容。2）振蕩/同步包括RC、LC振蕩器及晶體的負(fù)載電容都屬于這一范疇。3）時間常數(shù)這就是常見的 R、C 串聯(lián)構(gòu)成的積分電路。當(dāng)輸入信號電壓加在輸入端時，電容（C）上的電壓逐漸上升。而其充電電流則隨著電壓的上升而減小。電流通過電阻（R）、電容（C）的特性通過下面的公式描述： i = (V/R)e-(t/CR)最后說下電解電容的使用注意事項：1、電解電容由于有正負(fù)極性，因此在電路中使用時不能顛倒聯(lián)接。在電源電路

18、中，輸出正電壓時電解電容的正極接電源輸出端，負(fù)極接地，輸出負(fù)電壓時則負(fù)極接輸出端，正極接地當(dāng)電源電路中的濾波電容極性接反時，因電容的濾波作用大大降低，一方面引起電源輸出電壓波動，另一方面又因反向通電使此時相當(dāng)于一個電阻的電解電容發(fā)熱當(dāng)反向電壓超過某值時，電容的反向漏電電阻將變得很小，這樣通電工作不久，即可使電容因過熱而炸裂損壞2加在電解電容兩端的電壓不能超過其允許工作電壓，在設(shè)計實(shí)際電路時應(yīng)根據(jù)具體情況留有一定的余量，在設(shè)計穩(wěn)壓電源的濾波電容時，如果交流電源電壓為220時變壓器次級的整流電壓可達(dá)22V，此時選擇耐壓為25V的電解電容一般可以滿足要求但是，假如交流電源電壓波動很大且有可能上升到2

19、50V以上時，最好選擇耐壓30V以上的電解電容。3，電解電容在電路中不應(yīng)靠近大功率發(fā)熱元件，以防因受熱而使電解液加速干涸4、對于有正負(fù)極性的信號的濾波，可采取兩個電解電容同極性串聯(lián)的方法，當(dāng)作一個無極性的電容.+關(guān)于濾波電容、去耦電容、旁路電容作用濾波電容用在電源整流電路中，用來濾除交流成分。使輸出的直流更平滑。去耦電容用在放大電路中不需要交流的地方，用來消除自激，使放大器穩(wěn)定工作。旁路電容用在有電阻連接時，接在電阻兩端使交流信號順利通過。1.關(guān)于去耦電容蓄能作用的理解1）去耦電容主要是去除高頻如RF信號的干擾(gnro)，干擾的進(jìn)入方式是通過電磁輻射。而實(shí)際上，芯片附近的電容(dinrng)

20、還有蓄能的作用，這是第二位的。你可以(ky)把總電源看作密云水庫，我們大樓內(nèi)的家家戶戶都需要供水，這時候，水不是直接來自于水庫，那樣距離太遠(yuǎn)了，等水過來，我們已經(jīng)渴的不行了。實(shí)際水是來自于大樓頂上的水塔,水塔其實(shí)是一個buffer的作用。如果微觀來看，高頻器件在工作的時候，其電流是不連續(xù)的，而且頻率很高，而器件VCC到總電源有一段距離，即便距離不長，在頻率很高的情況下，阻抗Zi*wL+R，線路的電感影響也會非常大，會導(dǎo)致器件在需要電流的時候，不能被及時供給。而去耦電容可以彌補(bǔ)此不足。這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一（在vcc引腳上通常并聯(lián)一個去藕電容，這樣交流分

21、量就從這個電容接地。）2）有源器件在開關(guān)時產(chǎn)生的高頻開關(guān)噪聲將沿著電源線傳播。去耦電容的主要功能就是提供一個局部的直流電源給有源器件，以減少開關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地2.旁路電容和去耦電容的區(qū)別去耦：去除在器件切換時從高頻器件進(jìn)入到配電網(wǎng)絡(luò)中的RF能量。去耦電容還可以為器件提供局部化的DC電壓源，它在減少跨板浪涌電流方面特別有用。旁路：從元件或電纜中轉(zhuǎn)移出不想要的共模RF能量。這主要是通過產(chǎn)生AC旁路消除無意的能量進(jìn)入敏感的部分，另外還可以提供基帶濾波功能（帶寬受限）。我們經(jīng)?？梢钥吹?，在電源和地之間連接著去耦電容，它有三個方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生

22、的高頻噪聲，切斷其通過供電回路進(jìn)行傳播的通路；三是防止電源攜帶的噪聲對電路構(gòu)成干擾。在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。對于同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除，而去耦（decoupling）電容也稱退耦電容，是把輸出信號的干擾作為濾除對象。+大電容并聯(lián)(bnglin)小電容作用及應(yīng)用原理大電容由于容量大，所以體積一般也比較大，且通常使用(shyng)多層卷繞的方式制作，這就導(dǎo)致了大電容的分布電感比較大（也叫等效串聯(lián)電感，英文簡稱ESL）。電感對高頻信號的阻抗是很大的，所以，

23、大電容的高頻性能不好。而一些小容量電容則剛剛相反，由于容量小，因此體積可以(ky)做得很?。s短了引線，就減小了 ESL，因?yàn)橐欢螌?dǎo)線也可以看成是一個電感的），而且常使用平板電容的結(jié)構(gòu)，這樣小容量電容就有很小ESL這樣它就具有了很好的高頻性能，但由于容量小的緣故，對低頻信號的阻抗大。所以，如果我們?yōu)榱俗尩皖l、高頻信號都可以很好的通過，就采用一個大電容再并上一個小電容的方式。常使用的小電容為 0.1uF的瓷片電容，當(dāng)頻率更高時，還可并聯(lián)更小的電容，例如幾pF，幾百pF的。而在數(shù)字 HYPERLINK / t _blank 電路中，一般要給每個芯片的電源引腳上并聯(lián)一個0.1uF的電容到地（這個電容

24、叫做退耦電容，當(dāng)然也可以理解為電源濾波電容,越靠近芯片越好），因?yàn)樵谶@些地方的信號主要是高頻信號，使用較小的電容濾波就可以了。電路常識性概念（3）-TTL與CMOS集成電路目前應(yīng)用最廣泛的數(shù)字電路是TTL電路和CMOS電路。1、TTL電路TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進(jìn)行電傳導(dǎo)的器件。它具有速度高（開關(guān)速度快）、驅(qū)動能力強(qiáng)等優(yōu)點(diǎn)，但其功耗較大，集成度相對較低。根據(jù)應(yīng)用領(lǐng)域的不同，它分為54系列和74系列，前者為軍品，一般工業(yè)設(shè)備和消費(fèi)類電子產(chǎn)品多用后者。74系列數(shù)字集成電路是國際上通用的標(biāo)準(zhǔn)電路。其品種分為六大

25、類：74（標(biāo)準(zhǔn)）、74S（肖特基）、74LS（低功耗肖特基）、74AS（先進(jìn)肖特基）、74ALS（先進(jìn)低功耗肖特基）、74F（高速）、其邏輯功能完全相同。2、 CMOS電路MOS電路又稱場效應(yīng)集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集成電路中只利用一種極性的載流子（電子或空穴）進(jìn)行電傳導(dǎo)。它的主要優(yōu)點(diǎn)是輸入阻抗高、功耗低、抗干擾能力強(qiáng)且適合大規(guī)模集成。特別是其主導(dǎo)產(chǎn)品CMOS集成電路有著特殊的優(yōu)點(diǎn)，如靜態(tài)功耗幾乎為零，輸出邏輯電平可為VDD或VSS，上升和下降時間處于同數(shù)量級等，因而CMOS集成電路產(chǎn)品已成為集成電路的主流之一。其品種(pnzhng)包括4000系列(xli)的CMOS電路

26、以及74系列的高速CMOS電路。其中74系列的高速(o s)CMOS電路又分為三大類：HC為CMOS工作電平；HCT為TTL工作電平（它可與74LS系列互換使用）；HCU適用于無緩沖級的CMOS電路。74系列高速CMOS電路的邏輯功能和引腳排列與相應(yīng)的74LS系列的品種相同，工作速度也相當(dāng)高，功耗大為降低。74系列可以說是我們平時接觸的最多的芯片，74系列中分為很多種，而我們平時用得最多的應(yīng)該是以下幾種：74LS，74HC，74HCT這三種輸入電平 輸出電平74LS TTL電平 TTL電平74HC COMS電平 COMS電平74HCT TTL電平 COMS電平另外，隨著推出BiCMOS集成電路

27、，它綜合了雙極和MOS集成電路的優(yōu)點(diǎn)，普通雙極型門電路的長處正在逐漸消失，一些曾經(jīng)占主導(dǎo)地位的TTL系列產(chǎn)品正在逐漸退出市場。CMOS門電路不斷改進(jìn)工藝，正朝著高速、低耗、大驅(qū)動能力、低電源電壓的方向發(fā)展。BiCMOS集成電路的輸入門電路采用CMOS工藝，其輸出端采用雙極型推拉式輸出方式，既具有CMOS的優(yōu)勢，又具有雙極型的長處，已成為集成門電路的新寵。3、 CMOS集成電路的性能及特點(diǎn)功耗低CMOS集成電路采用場效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時兩個串聯(lián)的場效應(yīng)管總是處于一個管導(dǎo)通另一個管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個門電路的功耗典

28、型值僅為20mW，動態(tài)功耗（在1MHz工作頻率時）也僅為幾mW。工作電壓范圍寬CMOS集成電路供電簡單，供電電源體積小，基本上不需穩(wěn)壓。國產(chǎn)CC4000系列的集成電路，可在318V電壓下正常工作。邏輯擺幅大CMOS集成電路的邏輯高電平1、邏輯低電平0分別接近于電源高電位VDD及電源低電位VSS。當(dāng)VDD=15V，VSS=0V時，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓利用系數(shù)在各類集成電路中指標(biāo)是較高的?？垢蓴_能力強(qiáng)CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。對于VDD=15V的供電電壓（

29、當(dāng)VSS=0V時），電路將有7V左右的噪聲容限。輸入阻抗高CMOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)，故比一般場效應(yīng)管的輸入電阻稍小，但在正常工作電壓范圍內(nèi)，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)1031011，因此CMOS集成電路幾乎不消耗驅(qū)動電路的功率。溫度穩(wěn)定性能好由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS電路線路結(jié)構(gòu)(jigu)和電氣參數(shù)都具有對稱性，在溫度環(huán)境發(fā)生變化時，某些參數(shù)能起到自動補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55

30、+125；塑料封裝的電路(dinl)工作溫度范圍為-45 +85。扇出能力(nngl)強(qiáng)扇出能力是用電路輸出端所能帶動的輸入端數(shù)來表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來驅(qū)動同類型，如不考慮速度，一般可以驅(qū)動50個以上的輸入端?？馆椛淠芰?qiáng)CMOS集成電路中的基本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線、輻射對其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備?？煽匦院肅MOS集成電路輸出波形的上升和下降時間可以控制，其輸出的上升和下降時間的典型值為電路傳輸延遲時間的125%140%。接口方便因?yàn)镃MOS集

31、成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動，也容易驅(qū)動其他類型的電路或器件。+TTLTransistor-Transistor Logic 三極管三極管邏輯MOSMetal-Oxide Semiconductor 金屬氧化物半導(dǎo)體晶體管CMOSComplementary Metal-Oxide Semiconductor互補(bǔ)型金屬氧化物半導(dǎo)體晶體管+Q：為什么BJT比CMOS速度要快?A：很多人只知道BJT比CMOS快，但不知道為什么。主要是受遷移率的影響。以NPN管和NMOS為例，BJT中的遷移率是體遷移率，大約為1350cm2/vs。NMOS中是半導(dǎo)體表面遷移率，大約在400

32、-600cm2/vs。所以BJT的跨導(dǎo)要高于MOS的，速度快于MOS。這也是NPN（NMOS）比PNP（PMOS）快的原因。NPN比PNP快也是因?yàn)檩d流子遷移率不同，NPN中的基區(qū)少子是電子，遷移率大（1350左右）；PNP的基區(qū)少子是空穴（480左右）。所以同樣的結(jié)構(gòu)和尺寸的管子，NPN比PNP快。所以在雙極工藝中，是以作NPN管為主，PNP都是在兼容的基礎(chǔ)上做出來的。MOS工藝都是以N阱PSUB工藝為主，這種工藝可做寄生的PNP管，要做NPN管就要是P阱NSUB工藝。BJT是之所以叫bipolar，是因?yàn)榛鶇^(qū)中既存在空穴又存在電子，是兩種載流子參與導(dǎo)電的；而MOS器件的反形層中只有一種載流

33、子參與導(dǎo)電。但并不是因?yàn)閮煞N載流子導(dǎo)電總的遷移率就大了。而且情況可能恰恰相反。因?yàn)檩d流子的遷移率是與溫度和摻雜濃度有關(guān)的。半導(dǎo)體的摻雜濃度越高，遷移率越小。而在BJT中，少子的遷移率起主要作用。NPN管比PNP管快的原因是NPN的基子少子是電子，PNP的是空穴，電子的遷移率比空穴大。NMOS比PMOS快也是這個原因。而NPN比NMOS快的原因(yunyn)是NPN是體器件，其載流子的遷移率是半導(dǎo)體內(nèi)的遷移率；NMOS是表面器件，其載流子的遷移率是表面遷移率（因?yàn)榉葱螌邮窃跂叛跸碌谋砻嫘纬傻模?。而半?dǎo)體的體遷移率大于表面遷移率。電路(dinl)常識性概念（4）-TTL與CMOS電平 / OC門一

34、TTLTTL集成電路的主要型式(xn sh)為晶體管晶體管邏輯門（transistor-transistor logic gate），TTL大部分都采用5V電源。1.輸出高電平Uoh和輸出低電平UolUoh2.4V,Uol0.4V2.輸入高電平和輸入低電平Uih2.0V，Uil0.8V二CMOSCMOS電路是電壓控制器件，輸入電阻極大，對于干擾信號十分敏感，因此不用的輸入端不應(yīng)開路，接到地或者電源上。CMOS電路的優(yōu)點(diǎn)是噪聲容限較寬，靜態(tài)功耗很小。1.輸出高電平Uoh和輸出低電平UolUohVCC，UolGND2.輸入高電平Uoh和輸入低電平UolUih0.7VCC,Uil0.2VCC （VC

35、C為電源電壓，GND為地）從上面可以看出:在同樣5V電源電壓情況下，COMS電路可以直接驅(qū)動TTL，因?yàn)镃MOS的輸出高電平大于2.0V,輸出低電平小于0.8V；而TTL電路則不能直接驅(qū)動CMOS電路，TTL的輸出高電平為大于2.4V，如果落在2.4V3.5V之間，則CMOS電路就不能檢測到高電平，低電平小于0.4V滿足要求，所以在TTL電路驅(qū)動COMS電路時需要加上拉電阻。如果出現(xiàn)不同電壓電源的情況，也可以通過上面的方法進(jìn)行判斷。如果電路中出現(xiàn)3.3V的COMS電路去驅(qū)動5V CMOS電路的情況，如3.3V單片機(jī)去驅(qū)動74HC,這種情況有以下幾種方法解決，最簡單的就是直接將74HC換成74H

36、CT（74系列的輸入輸出在下面有介紹）的芯片，因?yàn)?.3V CMOS 可以直接驅(qū)動5V的TTL電路；或者加電壓轉(zhuǎn)換芯片；還有就是把單片機(jī)的I/O口設(shè)為開漏，然后加上拉電阻到5V，這種情況下得根據(jù)實(shí)際情況調(diào)整電阻的大小，以保證信號的上升沿時間。三74系列簡介74系列可以說是我們平時接觸的最多的芯片，74系列中分為很多種，而我們平時用得最多的應(yīng)該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區(qū)別如下：輸入電平 輸出電平74LS TTL電平 TTL電平74HC COMS電平 COMS電平74HCT TTL電平 COMS電平+TTL和CMOS電平1、TTL電平(din pn)

37、(什么是TTL電平)：輸出(shch)高電平2.4V,輸出低電平=2.0V，輸入低電平=0.8V，噪聲容限是0.4V。2、CMOS電平(din pn)：1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。3、電平轉(zhuǎn)換電路：因?yàn)門TL和COMS的高低電平的值不一樣（ttl 5vcmos 3.3v），所以互相連接時需要電平的轉(zhuǎn)換：就是用兩個電阻對電平分壓，沒有什么高深的東西。4、OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動門電路。5、TTL和COMS電路比較：

38、1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。3）COMS電路的鎖定效應(yīng)：COMS電路由于輸入太大的電流，內(nèi)部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時，COMS的內(nèi)部電流能達(dá)到40mA以上，很容易燒毀芯片。防御措施： 1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規(guī)定電壓。2）芯片的電源輸入端加去耦電路，防止VD

39、D端出現(xiàn)瞬間的高壓。3）在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進(jìn)去。4）當(dāng)系統(tǒng)由幾個電源分別供電時，開關(guān)要按下列順序：開啟時，先開啟COMS路得電 源，再開啟輸入信號和負(fù)載的電源；關(guān)閉時，先關(guān)閉輸入信號和負(fù)載的電源，再關(guān)閉COMS電路的電源。6、COMS電路的使用注意事項1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恒定的電平。2）輸入端接低內(nèi)阻的信號源時，要在輸入端和信號源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之內(nèi)。3）當(dāng)接長信號傳輸線時，在COMS電路端接匹配電阻。4）當(dāng)輸入端接

40、大電容時，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。5）COMS的輸入電流超過1mA，就有可能燒壞COMS。7、TTL門電路中輸入端負(fù)載特性（輸入端帶電阻特殊情況的處理）：1）懸空時相當(dāng)于輸入(shr)端接高電平。因?yàn)檫@時可以看作是輸入(shr)端接一個無窮大的電阻。2）在門電路輸入(shr)端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因?yàn)橛蒚TL門電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐 時，它輸入來的低電平信號才能被門電路識別出來，串聯(lián)電阻再大的話輸入端就一直呈現(xiàn)高電平。這個一定要注意。COMS門電路就不

41、用考慮這些了。8、TTL電路有集電極開路OC門，MOS管也有和集電極對應(yīng)的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因?yàn)楫?dāng)三極管截止的時候，它的基極電流約等于0，但是并不是真正的為0，經(jīng)過三極管的集電極的電流也就不是真正的 0，而是約0。而這個就是漏電流。開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅(qū)動器、電平轉(zhuǎn)換器以及滿足吸收大負(fù)載電流的需要。9、什么叫做圖騰柱，它與開漏電路有

42、什么區(qū)別？TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做OC門。因?yàn)門TL就是一個三級關(guān)，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA+CMOS 器件不用的輸入端必須連到高電平或低電平, 這是因?yàn)?CMOS 是高輸入阻抗器件, 理想狀態(tài)是沒有輸入電流的. 如果不用的輸入引腳懸空, 很容易感應(yīng)到干擾信號, 影響芯片的邏輯運(yùn)行, 甚至靜電積累永久性的擊穿這個輸入端, 造成芯片失效.另外, 只有 4000 系列的 CMOS 器件可以工作在15伏電源下, 74HC, 74HCT 等都只能工作在 5伏電源下, 現(xiàn)在已經(jīng)有工作在 3

43、伏和 2.5伏電源下的 CMOS 邏輯電路芯片了.CMOS電平和TTL電平:CMOS邏輯電平范圍比較大，范圍在315V，比如4000系列當(dāng)5V供電時，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。而對于TTL芯片，供電范圍在05V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在 0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與 TTL電路就有一個電平轉(zhuǎn)換的問題，使兩者電平域值能匹配。有關(guān)邏輯電平的一些概念 ：要了解邏輯電平的內(nèi)容，首先要知道以下幾個概念的含義：1：輸

44、入高電平（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時，則認(rèn)為輸入電平為高電平。2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時，則認(rèn)為輸入電平為低電平。3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大于此Voh。4：輸出(shch)低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小于此Vol。5： 閥值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動作時的電平。它是一個界

45、于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸 出，則必須要求輸入高電平 Vih，輸入低電平 Vih Vt Vil Vol6：Ioh：邏輯門輸出為高電平時的負(fù)載電流（為拉電流）。7：Iol：邏輯門輸出為低電平時的負(fù)載電流（為灌電流）。8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。門電路輸出極在集成單元內(nèi)不接負(fù)載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE），使用時應(yīng)審查是否接上拉電

46、阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對于集電極開路（OC）門，其上拉電阻阻值RL應(yīng)滿足下面條件：（1）：RL （VCCVol）/（Iolm*Iil）其中n：線與的開路門數(shù)；m：被驅(qū)動的輸入端數(shù)。10：常用的邏輯電平邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。5V TTL和5V CMOS邏輯電平是通用的邏輯電平。3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電

47、平。低電壓的邏輯電平還有2.5V和1.8V兩種。ECL/PECL和LVDS是差分輸入輸出。RS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。+OC門，又稱集電極開路（漏極開路）與非門門電路，Open Collector（Open Drain）。為什么引入OC門？實(shí)際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導(dǎo)線上，將這些與非門上的數(shù)據(jù)（狀態(tài)電平）用同一條導(dǎo)線輸送出去。因此，需要一種新的與非門電路-OC門來實(shí)現(xiàn)“線與邏輯”。OC門主要用于3個方面：1、實(shí)現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動器。由于OC門電路的輸出管的

48、集電極懸空，使用時需外接一個上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠小。2、線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實(shí)現(xiàn)“AND”的邏輯功能。在總線傳輸?shù)葘?shí)際應(yīng)用中需要多個(du )門的輸出端并聯(lián)連接使用，而一般TTL門輸出端并不能直接并接使用，否則這些門的輸出管之間由于低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件上，可用OC門或三態(tài)門（ST門）來實(shí)現(xiàn)。 用OC門實(shí)現(xiàn)線與，應(yīng)同時在輸出端口應(yīng)加一個上拉電阻。3、三態(tài)門（ST門

49、）主要用在應(yīng)用于多個門輸出共享數(shù)據(jù)總線，為避免(bmin)多個門輸出同時占用數(shù)據(jù)總線，這些門的使能信號（EN）中只允許有一個為有效電平（如高電平），由于三態(tài)門的輸出是推拉式的低阻輸出，且不需接上拉（負(fù)載）電阻，所以開關(guān)速度比OC門快，常用三態(tài)門作為輸出緩沖器。+什么(shn me)是OC、OD？集電極開路門(集電極開路 OC 或漏極開路 OD)Open-Drain是漏極開路輸出的意思，相當(dāng)于集電極開路(Open-Collector)輸出，即TTL中的集電極開路（OC）輸出。一般用于線或、線與，也有的用于電流驅(qū)動。Open-Drain是對MOS管而言，Open-Collector是對雙極型管而言

50、，在用法上沒啥區(qū)別。開漏形式的電路有以下幾個特點(diǎn)：a. 利用外部電路的驅(qū)動能力，減少IC內(nèi)部的驅(qū)動。 或驅(qū)動比芯片電源電壓高的負(fù)載.b.可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關(guān)系。這也是I2C，SMBus等總線判斷總線占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時，下降延是芯片內(nèi)的晶體管，是有源驅(qū)動，速度較快；上升延是無源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會大。所以負(fù)載電阻的選擇要兼顧功耗和速度。c. 可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。d

51、. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個：電平轉(zhuǎn)換和線與。由于漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)行任意電平的轉(zhuǎn)換了。線與功能主要用于有多個電路對同一信號進(jìn)行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因?yàn)镺PEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實(shí)現(xiàn)的。（而正常的CMOS輸出級，如果出現(xiàn)一個輸出為高另外一個為低時，等于電源短路。）OPEN-

52、DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來上升沿的延時。因?yàn)?yn wi)上升沿是通過外接上拉無源電阻對負(fù)載充電，所以當(dāng)電阻選擇小時延時就小，但功耗大；反之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。電路(dinl)常識性概念（5）-上拉電阻、下拉電阻 / 拉電流(dinli)、灌電流 / 扇出系數(shù) (一)上拉電阻：1、當(dāng)TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平 （一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻，才能使用。3、為加大輸出引腳的驅(qū)動能力，有的單片機(jī)管腳

53、上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁干擾（MOS器件為高輸入阻抗，極容易引入外界干擾）。5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強(qiáng)抗干擾能力。6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。(二)上拉電阻阻值的選擇原則包括:1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大：電阻大，電流小。2、從確保足夠的驅(qū)動電流考慮應(yīng)當(dāng)足夠?。?/p>

54、電阻小，電流大。3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對下拉電阻也有類似道理。(三)對上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個因素：1 驅(qū)動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅(qū)動能力越強(qiáng)，但功耗越大，設(shè)計是應(yīng)注意兩者之間的均衡。2 下級電路的驅(qū)動需求。同樣以上拉電阻為例，當(dāng)輸出高電平時，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選擇以能夠向下級電路提供足夠的電流。3 高低電平的設(shè)定。不同電路的高低電平的門檻電平會有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低

55、電平時，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門檻之下。4 頻率特性。以上拉電阻為例，上拉電阻和開關(guān)管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。(四)下拉電阻的設(shè)定的原則和上拉電阻是一樣的。OC門輸出高電平時是一個高阻態(tài)，其上拉電流要由上拉電阻來提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動電流約500uA，標(biāo)準(zhǔn)(biozhn)工作電壓是5V，輸入口的高低電平門限為0.8V(低于此值為低電平)；2V(高電平門限值)。選上拉電阻(dinz)時：500uA x 8.4K= 4.2即選大于8.4K時輸出端

56、能下拉至0.8V以下，此為最小阻值，再小就拉不下來(xi li)了。如果輸出口驅(qū)動電流較大，則阻值可減小，保證下拉時能低于0.8V即可。當(dāng)輸出高電平時，忽略管子的漏電流，兩輸入口需200uA200uA x15K=3V即上拉電阻壓降為3V，輸出口可達(dá)到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列。設(shè)計時管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級聯(lián)的輸入口，高于低電平門限值就不可靠了）+上拉電阻：將某輸出電位點(diǎn)采用電阻與電源

57、VDD相連的電阻。因?yàn)檩敵龆丝梢钥醋魇蔷哂袃?nèi)阻的電壓源，由于上拉電阻與VDD連接，利用該電阻的分壓原理（一般上拉電阻比輸出端內(nèi)阻大得多，至于該阻值的大小見上拉電阻的選取原則），從而將輸出端電位拉高。1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那么不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。2，如果輸出電流比較大，輸出的電平就會降低（電路中已經(jīng)有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是并一個電阻在IC內(nèi)部的上拉電阻上， 讓它的壓降小一點(diǎn)）。當(dāng)然管子按需要該工作在線性范圍的上拉電阻

58、不能太小。當(dāng)然也會用這個方式來實(shí)現(xiàn)門電路電平的匹配。需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時）一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設(shè)定成高電平。下拉電阻：和上拉電阻的原理差不多，只是拉到GND去而已，那樣電平就會被拉低。 下拉電阻一般用于設(shè)定低電平或者是阻抗匹配(抗回波干擾)。上拉電阻的工作原理電路圖如上圖所示，上部的一個Bias Resaitor 電阻因?yàn)槭墙拥?jid)，因而叫做下拉電阻，意思(y s)是將電路節(jié)點(diǎn)A的電平向低方向（地）拉；同樣，圖中下部的一個(y )Bias Resaitor 電阻因?yàn)榻与娫矗ㄕ?，因而叫做上拉電阻，意思是將電路?jié)點(diǎn)A的電平

59、向高方向（電源正）拉。當(dāng)然，許多電路中上拉電阻和下拉電阻中間的那個12k電阻是沒有的或者是看不到的。 上圖是RS485/RS422總線上的，可以一下子認(rèn)識上拉電阻和下拉電阻的意思。但許多電路只有一個上拉電阻或下拉電阻，而且實(shí)際中，還是上拉電阻的為多。+在數(shù)字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。1、定義：上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！上拉是對器件注入電流，下拉是輸出電流弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分對于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開

60、路輸出型電路輸出電流通道。2、為什么要使用拉電阻：一般作單鍵觸發(fā)使用時，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計要求而定！一般說的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，I/O端口的輸出類似于一個三極管的C，當(dāng)C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該端口正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使