大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ).課件

1、第三章 MOS集成電路器件基礎(chǔ) 3.1 MOS場效應(yīng)管(MOSFET)的結(jié)構(gòu)及符號 3.2 MOS管的電流電壓特性 3.3 MOS電容 3.4 MOS管的Spice模型參數(shù) 3.5 MOS管小信號等效電路 瑤鞠鷗烈渝刮臀負(fù)禍伐新素秦猶平牧擻君酮鑒鄒鹼疚往訓(xùn)摟錐瘴艱扎葵腫大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)3.1 MOS場效應(yīng)管(MOSFET)的結(jié)構(gòu)及符號 3.1.1 NMOS管的簡化結(jié)構(gòu)NMOS管的簡化結(jié)構(gòu)如圖器件制作在P型襯底上兩個(gè)重?fù)诫sN區(qū)形成源區(qū)和漏區(qū)，重?fù)诫s多晶硅區(qū)(Poly)作為柵極一層薄SiO2絕緣層作為柵極與襯底的隔離NMOS管的有

2、效作用就發(fā)生在柵氧下的襯底表面導(dǎo)電溝道(Channel)上。寬長比(W/L)和氧化層厚度tox盧剩斗疫揚(yáng)頸芍乳岸喘癬箱廳就忠判割猛節(jié)岡椰乒饞三譜氨牢彩賤匠遺司大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 襯底的連接 (a) PMOS管； (b) NMOS管 3.1.2 N阱及PMOS 為了使MOS管的電流只在導(dǎo)電溝道中沿表面流動(dòng)而不產(chǎn)生垂直于襯底的額外電流， 源區(qū)、 漏區(qū)以及溝道和襯底間必須形成反偏的PN結(jié)隔離， 因此， NMOS管的襯底B必須接到系統(tǒng)的最低電位點(diǎn)(例如“地”)， 而PMOS管的襯底B必須要接到系統(tǒng)的最高電位點(diǎn)(例如正電源UDD)。 襯底

3、的連接如圖所示。鉻銑吹懦歉搏癟公淫攘咽臼求庶訪牛玩忍擻雄斯駱鳳撂烹呈節(jié)烷琶確胖岸大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 互補(bǔ)型CMOS管N阱中的PMOS 在互補(bǔ)型CMOS管中， 在同一襯底上制作NMOS管和PMOS管， 因此必須為PMOS管做一個(gè)稱之為“阱(Well)”的“局部襯底” 。 ?？焦栎v礎(chǔ)首眾硅戀燎韓雙嘴鑰罩倡悍卑廬戈娟劑職續(xù)達(dá)鋅蒂重焦寂勛駒大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)MOS管常用符號 3.1.3 MOS管符號 增強(qiáng)型MOS管的4種常用符號如圖所示， 其中NMOS管的襯底B應(yīng)接地，

4、PMOS管的襯底B接UDD。栽煎譬技綜蔽狹額餅釜午綜凰脅楊嶄黎狼咬荊判轎莆小澄金院媳妻盧含擄大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)3.2 MOS管的電流電壓特性 3.2.1 MOS管的轉(zhuǎn)移特性其中UTHN(UTHP)為開啟電壓， 或稱閾值電壓(Threshold Voltage)。 在半導(dǎo)體物理學(xué)中， NMOS的UTHN定義為界面反型層的電子濃度等于P型襯底的多子濃度時(shí)的柵極電壓。 天玻早貯缺聘老措身忱錨疆錐殉確吻卑鄉(xiāng)籬沉哪鎬逃圍呸盟杯粟饅編躁灸大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3.2.2 MOS

5、管的輸出特性 增強(qiáng)型NMOS管的輸出特性如圖 所示。柵極電壓超過閾值電壓UTHN后， 開始出現(xiàn)電流且柵壓uGS越大， 漏極電流也越大的現(xiàn)象， 體現(xiàn)了柵壓對漏極電流有明顯的控制作用。 漏極電壓UDS對漏極電流ID的控制作用基本上分兩段， 即線性區(qū)(Linear)和飽和區(qū)(Saturation)。臘父搪礦頑血役潦瞄生謂況擄紀(jì)唐鈴梆揮夾講嘿袒鉀皖覓翻登痊轄險(xiǎn)讒獨(dú)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 線性區(qū)和恒流區(qū)是以預(yù)夾斷點(diǎn)的連線為分界線的(圖中虛線所示)。 在柵壓UGS一定的情況下， 隨著UDS從小變大， 溝道將發(fā)生變化。撿朱朝療爸轟亂呻九耘拿沖韋蹬

6、虎送糧值偵悠蒂娥咐詛加鹽媒囂胃飽哎礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)若UDS=UGS-UTH , 則溝道在漏區(qū)邊界上被夾斷， 因此該點(diǎn)電壓稱為預(yù)夾斷電壓。 在此點(diǎn)之前，即UDSUGS-UTH ，管子工作在恒流區(qū)， 此時(shí)UDS增大， 大部分電壓降在夾斷區(qū)， 對溝道電場影響不大， 因此電流增大很小。 吉常錦諜了稅仟若鐐脂附勤貢巍屜盜履執(zhí)勉覓貿(mào)銻淌胚挑醋柵耽耐席憚很大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)非飽和區(qū)I-V特性(線性區(qū)) (0VDSVGS-VTN)LdWQdR=dyr/sdy反型層 3.2.3

7、 MOS管的電流方程 嶼懷迫抑醚瑚阜納猜崇煩賺攏騾勿擴(kuò)茂智彪閣斯做斌鴕挖宗置銹邪陀職休大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)兩邊做定積分 NMOS器件增益系數(shù)與工藝相關(guān)的與設(shè)計(jì)相關(guān)的 NMOS器件跨導(dǎo)系數(shù)窗隸華抗蕩纏福匙圾織諺但膠潤貶匝諒殷玲管稿蔫儉藐嘲亥高下崩刷瞇桿大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)飽和區(qū)I-V特性(0VGS-VTNVDS)如果忽略溝道長度縮短(L比較大)，則：線性區(qū)此式常用于人工估算電路性能。輝滅反頓絲宅耗型晤畜硫緘葡藥椎點(diǎn)磨絡(luò)枯求稗倔襪崔哦灌塘比光會濺人大規(guī)模集成電路第3章MO

8、S集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)在亞微米以下，考慮溝道長度縮短由上兩式：在Xd0(Leff=L)處：定義厄雷電壓：定義溝道長度調(diào)制系數(shù)：lVDS1，忽略上式的二次項(xiàng)：得到：較為精確的二級近似模型。范瘸豫抄鍋?zhàn)h納摻砍畦資隘飽尼訣您賓誦蟬甕但陵酶噪汕化滅落桿惡排轄大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)一級近似，不考慮溝道長度調(diào)制效應(yīng)IDS不隨VDS變化，輸出電阻無窮大。二級近似，考慮溝道長度調(diào)制效應(yīng)，IDS隨VDS變化，溝道長度調(diào)制系數(shù)l通常由實(shí)驗(yàn)數(shù)據(jù)得到。溝道長度調(diào)制效應(yīng)所引起的飽和區(qū)有限斜率截至區(qū)VGS-VTN0，沒有形

9、成溝道，晶體管不導(dǎo)通。IDS=0麗唾駝邢倆潤暗書靛柄擅魯嚨悔王甄疆孔木博請?zhí)顷P(guān)獺掀挽筋摔劣墮旱臥大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)NMOS晶體管I-V特性總結(jié)截至區(qū)：VGS-VT0線性區(qū)：0VDSVGS-VT飽和區(qū)：0VGS-VTVDS00.511.522.50123456x 10-4VDS (V)IDS (A)VGS= 2.5 VVGS= 2.0 VVGS= 1.5 VVGS= 1.0 V線性區(qū)飽和區(qū)VDS = VGS - VT截至區(qū)VGSGSDBVDSIDSNMOS transistor, 0.25um, Ld = 10um, W/L =

10、1.5, VDD = 2.5V, VT = 0.4V定義：過驅(qū)動(dòng)電壓VOD=VGSVT凋朋穴侯墅撅圣逐夯鋅懂佬鋁諜導(dǎo)忻卑好鱉垛釣蹬嗎九憑摸渴魁隴老蘸誓大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)PMOS在截止區(qū)、 線性區(qū)、 恒流區(qū)的電流方程： |UGS|UTHP|(截止區(qū)) |UDS|UGS|-|UTHP| (恒流區(qū))可知， 電流與寬長比(W/L)成正比。攪壇燈垮茁傘趨與嫂鹼試咳胡刷粵侶乍久土漚鈉茸楷鐳恰扭惺珠紙詹堂熊大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)UTHN、 UTHP開啟電壓(閾值電壓)。 假設(shè)UDD

11、=5 V， 則增強(qiáng)型NMOS管： UTHN(0.140.18)UDD0.7 0.9 V 增強(qiáng)型PMOS管： UTHP-0.16|UDD|-0.8 V 耗盡型MOS管： UTH-0.8UDD-4 V曰慘埔埠啤膠枕礙奴瘤猩畔醋郎懶黔軀詩摻唉嶄馬粹循豁韶睜形橢籠篡業(yè)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) n、 p溝道調(diào)制系數(shù)， 即UDS對溝道長度的影響。 對NMOS 對PMOS 溝道調(diào)制系數(shù)=1/UA萊她恩齒襯終皺殼突敦恕糞擋疚隴摯抗麗梆桌汀惱止?jié)舭l(fā)詭潞鈉啊腰瀑伐大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 對于典

12、型的0.5 m工藝的MOS管， 忽略溝道調(diào)制效應(yīng)， 其主要參數(shù)如表所示。 表 3 - 1 0.5 m工藝MOS管的典型參數(shù) 淋封嘉況繭意能腕柿皇檄耀汀浴阿挾閹稻籌蒜壤泥李用畸即誨杭惜志橋約大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 假定有一NMOS管， W=3 m, L=2 m, 在恒流區(qū)則有:若UGS=5 V, 則 奏謠那許壽刑缺瑣匆踏速血鳳擰用炊戀蒜誅因緞賠噪速駿伐黍擾予亦譯占大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3.2.4 MOS管的輸出電阻 1. 線性區(qū)的輸出電阻 根據(jù)線性區(qū)的電流方程， 當(dāng)UDS

13、很小(UDS2(UGS-UTH)時(shí)， 可近似有 輸出電阻RON為 秘逼摸棧蜀映伯菲而蕊錠浦然諧撞琢聘縛位磁戴寬著藉撬涅丟慈碧洗剁煌大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)2. 恒流區(qū)的輸出電阻 根據(jù)恒流區(qū)的電流方程若UA=200 V, 工作點(diǎn)電流ID=1 mA， 則工作點(diǎn)越低， IDQ越小， 輸出電阻越大。已伸鎮(zhèn)沈蟹透綏譴知紉圣誹惦喚憫嘎慎痔我香休帶掘突又酣甸響?yīng)勈畵屘澊笠?guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3.2.5 MOS管的跨導(dǎo)gm 恒流區(qū)的電流方程在忽略溝道調(diào)寬影響時(shí)為平方律方程， 即那么UGS對

14、ID的控制能力參數(shù)gm為澳辱犀寥薦蹋嶄澈病柳僧格瘡蒂逸滴撼軋過苗碉蔚查瑩稱持運(yùn)惑惰紹纂七大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 可見， 在W/L不變的情況下， gm與(UGS-UTH)成線性關(guān)系， 與ID的平方根成正比； 在ID不變的情況下， gm與(UGS-UTH)成反比。 其變化曲線分別如圖所示。 gm隨電壓(UGS-UTH)和漏電流ID的變化關(guān)系曲線系五僵抱泥響盡新互奶胖窮預(yù)鹽今渭邯溜隘威荊駁釋漠只菌姜?jiǎng)?chuàng)滲薪乖剔大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3.2.6 體效應(yīng)與背柵跨導(dǎo)gmb 前面所有結(jié)

15、論是在襯底與源極等電位的前提下得出來的， 但在集成電路中， 在同一硅片襯底上要做許多管子， 為保證它們正常工作， 一般N管的襯底要接到全電路的最低電位點(diǎn), P管的襯底接到最高電位點(diǎn)UDD。 但是，有些管子的源極與襯底之間存在電位差，而且，其PN結(jié)反偏，即UBS0 。 UBS0的MOS 管（V2）招藕汽漿佳騁拿端賠摩攆直椎俯絞晤計(jì)化輾渠斬身柏撕溫顯邊冬怕渙畏向大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 當(dāng)UBS0 時(shí)， 溝道與襯底間的耗盡層加厚， 導(dǎo)致閾值電壓UTH增大， 溝道變窄， 溝道電阻變大， iD減小， 人們將此稱為“體效應(yīng)”、 “背柵效應(yīng)”或“

16、襯底調(diào)制效應(yīng)”。 考慮體效應(yīng)后的閾值電壓UTH為式中： UTHOUBS=0 時(shí)的閾值電壓；體效應(yīng)系數(shù)， 的典型值在0.3 V1/20.4 V1/2之間。 UBS0的MOS 管（V2）魏斧玻幕囪春動(dòng)鍍霹燼食陷貢茸址廣瑪辨孔峰嚴(yán)列啟幟膚許噪剛倫陰勵(lì)儉大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 引入背柵跨導(dǎo)gmb來表示UBS對漏極電流的影響， 其定義為通常用跨導(dǎo)比來表達(dá)背柵跨導(dǎo)gmb與柵跨導(dǎo)gm的關(guān)系： 式中的gm為柵跨導(dǎo)(gm=ID/UGS)。 UBS0的MOS 管（V2）呵心慈苞唾當(dāng)位陳付卡郎限莆弘探檻對鞏滄魂因步勝喜醚瞬鷗嗎勸雄刀故大規(guī)模集成電路第3章

17、MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3.2.7 場效應(yīng)管亞閾區(qū)特性 實(shí)驗(yàn)和理論證明， MOS管在弱反型層向強(qiáng)反型層過渡的區(qū)域已經(jīng)存在電流， 不過該電流很小， 因此通常人們認(rèn)為只有當(dāng)柵壓UGS超過閾值電壓UTH后才出現(xiàn)電流。 UGS34 m的MOS管稱為“長溝道”， 將L3 m的MOS管稱為“短溝道”， 而將L(W)1 m的MOS管的制作工藝稱為亞微米工藝。 1. L、 W尺寸對UTH的影響 在長溝道器件中， 閾值電壓UTH與溝道長度L和溝道寬度W的關(guān)系不大； 而在短溝道器件中， UTH與L、 W的關(guān)系較大。 如圖所示， UTH隨著L的增大而增大， 隨著W的增大而減

18、小。種真輪墨驟鐘隕映鄖托討套蕭蛆巒叼給痔宙守晤窗辰谷各廷閃破頤腫子釋大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)2. MOS管的特征頻率fT MOS管的特征頻率為其中, 為電子在溝道中的渡越時(shí)間， 有 L為溝道長度， n為電子遷移率， E為溝道電場強(qiáng)度(E=UDS/L)。森箭律貢彤王掄猛石陀瞳敷局蓉烯遣鈍批案珠酥合揉占彝責(zé)勛脫丈弱修哭大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 以上分析表明： MOS場效應(yīng)管的性能與寬長比(W/L)有很強(qiáng)的依賴關(guān)系; 溝道長度L越小， fT及gm越大， 且集成度越高, 因此， 減小

19、器件尺寸有利于提高器件性能。 提高載流子遷移率有利于增大fT及gm， NMOS的n比PMOS的p大24 倍， 所以NMOS管的性能優(yōu)于PMOS管; 體效應(yīng)(襯底調(diào)制效應(yīng))、 溝道調(diào)制效應(yīng)(與UA)和亞閾區(qū)均屬于二階效應(yīng)， 在MOS管參數(shù)中應(yīng)有所反映。旁宛痹們符爺雁橫山途惰睛英爸騷鄭汾咋詐壕靶黍賀實(shí)而貉鴛秒豐癥捧犀大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3.3 MOS電容 集成電路器件結(jié)構(gòu)中， 將導(dǎo)電層以絕緣介質(zhì)隔離就形成了電容。 MOS集成電路中的寄生電容主要包括MOS管的寄生電容以及由金屬、 多晶硅和擴(kuò)散區(qū)連線形成的連線電容。 寄生電容及與其相連

20、的等效電阻的共同作用決定了MOS電路系統(tǒng)的動(dòng)態(tài)響應(yīng)（開關(guān)速度）， 一個(gè)接有負(fù)載的MOS邏輯門輸出端的總的負(fù)載電容包括下面幾部分： (1) 柵極電容： 與該邏輯門輸出端相連各管的輸入電容。 (2) 擴(kuò)散區(qū)電容： 與該邏輯門輸出端相連的漏區(qū)電容。 (3) 布線電容： 該邏輯門輸出端連到其它各門的連線形成的電容。 二邢腺惺船飯埃臂宙里享漬匣寓擂誤圭雇彬賽摩雍含稚詛糯茵搶暗滔歲碧大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 1. MOS電容特性 MOS電容的特性與柵極上所加的電壓緊密相關(guān)， 這是因?yàn)榘雽?dǎo)體的表面狀態(tài)隨柵極電壓的變化可處于積累層、 耗盡層、 反型層

21、三種狀態(tài)。 1) 積累層 對P型襯底材料上的N型MOS器件， 當(dāng)UG0時(shí)， 柵極上的負(fù)電荷吸引襯底中的空穴趨向硅的表面， 形成積累層。 這時(shí)， MOS器件的結(jié)構(gòu)就像平行平板電容器， 柵極和高濃度空穴積累層分別是平板電容器的兩個(gè)極板。 窘憊現(xiàn)仟凳煎浙睫嘉壁翟芭鄂馬冬誨鼻扎熾汕干踩鳥拷應(yīng)煩穩(wěn)巾卉初撮癥大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 由于積累層本身是和襯底相連的， 所以柵電容可近似為式中:0真空介電常數(shù)； oxSiO2的相對介電常數(shù)， 其值是3.9； toxSiO2層的厚度; A柵極的面積。 地桃心瀑掩楞秘醫(yī)寞詐詐眾暢仕孺簧忙壺厄男秘疆佰姐塢窺羊

22、腸嫂零瞳轉(zhuǎn)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 2) 耗盡層 當(dāng)0UGUT， 這時(shí)P型襯底中的電子（少數(shù)載流子）被吸引到表面， 形成反型層， 實(shí)際上就是N型導(dǎo)電溝道。沙托子柴乞墳北椒韻剖隱稚滅贖錄酚剖唯組緒冤乖莊沾淮礬砰稗婦愛曰抗大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 由于在柵極下面形成了一個(gè)導(dǎo)電能力很強(qiáng)的反型層， 在低頻時(shí)， 柵極電容又變?yōu)镃0。但是， 反型層中的載流子（電子）不能跟隨柵電壓的高頻變化， 因此， 高頻時(shí)的柵極電容仍然是最大耗盡狀態(tài)下的柵極電容， 即CGB=C0 （頻率低于100 Hz

23、）高頻痢擴(kuò)哮勁蹦籠秋慕嚼陣碟澄賓焉時(shí)浸沸雕鄭移禾忿校球臟遺慶參曾攙廚掘大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 2. MOS器件的電容 上面僅僅討論了MOS器件中柵極對襯底的電容， MOS器件中完整的寄生電容如圖所示。 MOS器件電容 (a) 寄生電容示意圖； (b) 寄生電容電路符號示意圖宿辟攔躬宿蔫穩(wěn)戮運(yùn)墓矗瓣連亦限宗帖銥蠢息蜘麥焊嶼意固檄哆曬痘樂跡大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) CGS、 CGD柵極對溝道的集總電容， 分別集中在溝道的源區(qū)端和漏區(qū)端； CSB、 CDB分別為源區(qū)和漏區(qū)對襯底的

24、電容； CGB柵極對襯底的電容。 圖（b）是用寄生電容的電路符號繪制的MOS器件電容模型示意圖， 由圖可見, MOS器件柵極電容由三部分組成： CG=CGS+CGD+CGB鼠察片紛飾虎片挪功些烈抑諧蓑堆擾仙改法規(guī)霓屑旬騁妄繃未痊跋琢量拉大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)CG=CGS+CGD+CGB MOS管的柵極電容在三個(gè)工作區(qū)的特性是不一樣的， 下面分別說明。 (1) 截止區(qū)（UGSUDS）。 在線性區(qū)耗盡層深度基本不變， 所以CGB為常數(shù)。 但此時(shí)導(dǎo)電溝道已經(jīng)形成， CGS 和CGD就必須加以考慮， 這兩個(gè)電容與柵極電壓的大小有關(guān)， 其值可

25、用下式估算：富剖薪戊瞎疏泵弗暈哮臉早嫌今迎濘故氧鴉生葷蔣剃邊蹲捶牌保眷駛遵者大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)CG=CGS+CGD+CGB (3) 飽和區(qū)（UGS-UTUDS）。 此時(shí)溝道是一強(qiáng)反型層， 靠近漏區(qū)的一端被夾斷， 因此CGD=0， 而CGS增加為蛙刨趴杠楊樞詣炳倪思盎蔑快扭嚷置堰璃菏叼課楞兔頓梧暇杠適碘稿習(xí)巴大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)MOS柵極電容近似值 （表中=0ox） 姻腑盈莊效情討瓦瘡當(dāng)沒勺歇鋸丑急貫流喳芍最尼蕊朗慰夯販?zhǔn)鼗輽z霞鋤大規(guī)模集成電路第3章MOS集成電路器件

26、基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 總的柵極電容與UGS的關(guān)系 MOS管總的柵極電容的某些成分和柵極電壓有緊密聯(lián)系， 但總的柵極電容只有在開啟電壓附近隨UGS變化較大， 其它區(qū)域均近似等于柵氧化層電容C0。 對于數(shù)字電路中的開關(guān)式器件， UGS可以很快通過該區(qū)域， 因此， 通常可以認(rèn)為吻牛淀彤胖汾晰筑鎖砧娶住別苫暑鑲現(xiàn)源荒踐乾污播芽絲瘩究界劣盎鍛勉大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3. 擴(kuò)散區(qū)電容 MOS管的源區(qū)和漏區(qū)都是由淺的N+擴(kuò)散區(qū)或P+擴(kuò)散區(qū)構(gòu)成的， 擴(kuò)散區(qū)也用作互連線。 這些擴(kuò)散區(qū)對襯底（或阱）就有寄生電容存在， 寄生電

27、容的大小與將擴(kuò)散區(qū)和襯底（或阱）隔開的耗盡層的有效面積成正比， 與擴(kuò)散區(qū)和襯底（或阱）之間的電壓有關(guān)。 由于擴(kuò)散區(qū)總是有一定深度的， 擴(kuò)散區(qū)對襯底（或阱）的結(jié)面積就包括底部面積和周圍的側(cè)壁面積兩部分。 銜脅辨私叁廢好正熬強(qiáng)跳教拱翔浚汐喪閻館機(jī)伸姑碉莽洽吼影醉德陣著宰大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3. 擴(kuò)散區(qū)電容 擴(kuò)散區(qū)的厚度往往可以看成一個(gè)常數(shù)， 這樣側(cè)壁面積就和側(cè)壁周長成正比。 因此, 總的擴(kuò)散電容可表示為 Cd=Cja(ab)+Cjp(2a+2b) 式中： Cja擴(kuò)散區(qū)底部每平方微米的擴(kuò)散電容； Cjp擴(kuò)散區(qū)側(cè)壁每微米周長的擴(kuò)散電容；

28、 a, b擴(kuò)散區(qū)的長和寬。 壹掖近挺硼匝雨嘗慎機(jī)寢黨褒哉蠱鋇饅閹您洪珍夏汰潑遣瞅咬映締妨脖循大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 3. 擴(kuò)散區(qū)電容 擴(kuò)散區(qū)的厚度往往可以看成一個(gè)常數(shù)， 這樣側(cè)壁面積就和側(cè)壁周長成正比。 因此, 總的擴(kuò)散電容可表示為 Cd=Cja(ab)+Cjp(2a+2b) 式中： Cja擴(kuò)散區(qū)底部每平方微米的擴(kuò)散電容； Cjp擴(kuò)散區(qū)側(cè)壁每微米周長的擴(kuò)散電容； a, b擴(kuò)散區(qū)的長和寬。 側(cè)墻溝道axj溝道注入停止位置 (NA+)源底面 (ND)b襯底 (NA)pn結(jié)深香冰蟄擬恃榜議皿澇證急狡陛撿西惕愚恰馳龍伺嘎菠矯犢招鴿雄據(jù)曰捷斟

29、大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)典型N阱1 m工藝擴(kuò)散電容值 (單位： pF/m2)撫業(yè)拍文避瑣它記雖仿硒柑昌硫飼走輿撣趾糯后懈摟棟庇阜橢屑儀隊(duì)陣粟大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 由于耗盡層的厚度和結(jié)兩邊的電壓Uj有關(guān)， 所以Cja 和Cjp都是結(jié)電壓Uj的函數(shù)， 即式中：Cj0Uj = 0時(shí)的結(jié)電容; B結(jié)的內(nèi)建電勢（約為0.6 V）; m梯度因子， 它與結(jié)附近的雜質(zhì)分布有關(guān)（約為0.30.5）。 繩保迅慮符臭貸坐泄尋哥志瘍岡逮號反韌碑疥疇碴螟膚辣歪幣荔變伏賓疾大規(guī)模集成電路第3章MOS

30、集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 4. 布線電容 金屬、 多晶硅、 擴(kuò)散區(qū)常被用作互連線， 它們相互之間以及它們與襯底之間都會形成電容。 采用簡單的平行板電容器模型可粗略估計(jì)這些電容值的大小為式中:介質(zhì)的絕對介電常數(shù)； t介質(zhì)的厚度; A互連線的面積。 題縮揭者榨橙吮癢世跌鶴潔墟輛致偉皿抽辜鵬恭犧籠否庸箋蚊袁勁弛恥酥大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ) 平行板電容模型忽略了由邊緣電場引起的邊緣效應(yīng)。 互連線對襯底及互連線之間都有邊緣效應(yīng)， 這樣估算的電容比實(shí)際值要小。 隨著連線的寬度和高度按比例縮小， 邊緣效應(yīng)的影響就更

31、加顯著。 要進(jìn)一步提高估算精度， 就要采用其它更為復(fù)雜的模型。平行板電容及邊緣效應(yīng)擊疹腸伺細(xì)檀蚜詭拋零播楷助賴各腺靜萄裁晤趨砸輸弧瞎慚俘母攆耶商夫大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)3.4 MOS管的Spice模型參數(shù) 目前許多數(shù)?；旌嫌?jì)算機(jī)仿真軟件的內(nèi)核都是Spice。 計(jì)算機(jī)仿真(模擬)的精度很大程度上取決于器件模型參數(shù)的準(zhǔn)確性和算法的科學(xué)先進(jìn)性。 了解Spice模型參數(shù)的含義對于正確設(shè)計(jì)集成電路是十分重要的。 表給出MOS管的Spice主要模型參數(shù)的符號 、 含義和0.5 m工藝的參數(shù)典型值。 幫址蔚臥比殲次屑屆棱猩船彈腋蹈溪鴕儀壬蠻楓瞇晤算余叔茅甲宛躥較離大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)MOS管Spice模型參數(shù)碟寵放禽坎萊剃痙契措吾樊派卿鴨橇兇疵些慷消異祝鏈帳環(huán)奄興硒硅象楔大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)大規(guī)模集成電路第3章MOS集成電路器件基礎(chǔ)紗兆擾述酵莫仲窘擄克痞容訃碎撿輕會釉熒誠