存儲器和可編程邏輯器件課件

1、8.1 存儲器8.2 可編程邏輯器件8.3 CPLD、FPGA和在系統(tǒng)編程技術小結第8章 存儲器和可編程邏輯器件8.1 半導體存儲器 數(shù)字信息在運算或處理過程中，需要使用專門的存儲器進行較長時間的存儲。正是因為有了存儲器，計算機才有了對信息的記憶功能。半導體存儲器以其品種多、容量大、速度快、耗電省、體積小、操作方便、維護容易等優(yōu)點，在數(shù)字設備中得到廣泛應用。目前，微型計算機的內存普遍采用了大容量的半導體存儲器。 存儲器是用以存儲一系列二進制數(shù)碼的器件。根據(jù)功能的不同，半導體存儲器可以分為隨機存取存儲器（RAM）和只讀存儲器（ROM）。按照存儲機理的不同，RAM又可分為靜態(tài)RAM和動態(tài)RAM 隨

2、機存取存儲器RAM用于存放數(shù)據(jù)或指令，工作時能夠隨時在任意指定單元存入或取出數(shù)據(jù)，但斷電后所存信息便會丟失，是易失性存儲器。 RAM有雙極型和MOS型兩種。雙極型RAM工作速度高，但制造工藝復雜，成本高，功耗大，集成度低，主要用于高速工作場合。MOS型RAM集成度高、功耗低、價格便宜，因而應用十分廣泛。MOS型RAM按其工作方式不同又分為靜態(tài)RAM（SRAM）和動態(tài)RAM（DRAM）兩類。 8.1.1 隨機存取存儲器（RAM） 1RAM的基本結構RAM的基本結構如圖8.1所示，它由存儲矩陣、地址譯碼器和讀寫控制電路三部分組成；進出RAM的信號線有3類：即地址線、數(shù)據(jù)線和控制線。RAM的基本結構

3、圖8.1.1 隨機存取存儲器（RAM） 1RAM的基本結構RAM的結構示意框圖用以決定芯片是否工作讀出及寫入數(shù)據(jù)的通道用以決定對被選中的單元是讀還是寫由大量寄存器構成的矩陣用以決定訪問哪個字單元8.1.1 隨機存取存儲器（RAM） 1RAM的基本結構1024B1位RAM的存儲矩陣和地址譯碼器1.存儲矩陣 存儲矩陣由大量存儲單元構成，通常排列成矩陣形式，每個存儲單元存放1位二進制數(shù)據(jù)。存儲器一般以字為單位組織內部結構，一個字含有若干個存儲單元，存儲單元的個數(shù)稱為字長。字數(shù)和字長的乘積叫做存儲器的容量。 RAM有多字1位和多字多位兩種結構形式。在多字1位結構中，每個寄存器都只有1位，例如一個容量為

4、10241位的RAM，就是一個有1024個1位寄存器的RAM。多字多位結構中，每個寄存器都有多位，例如一個容量為2564位的RAM，就是一個有1024個存儲單元的RAM，這些單元排成32行32列的矩陣形式，如圖所示。 圖8.2 2564 RAM存儲矩陣 2的5次方=322的3次方=8*4=32容量為2564 RAM的存儲矩陣存儲單元1024個存儲單元排成32行32列的矩陣每根行選擇線選擇一行每根列選擇線選擇一個字列Y11，X21，位于X2和Y1交叉處的字單元可以進行讀出或寫入操作，而其余任何字單元都不會被選中。地址的選擇通過地址譯碼器來實現(xiàn)。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸

5、出即為行、列選擇線，由它們共同確定欲選擇的地址單元。2564 RAM存儲矩陣中，256個字需要8位地址碼A7A0。其中高3位A7A5用于列譯碼輸入，低5位A4A0用于行譯碼輸入。A7A0=00100010時，Y1=1、X2=1，選中X2和Y1交叉的字單元。000100 0 12.地址譯碼器 地址譯碼器用以決定訪問哪個字單元，它將外部給出的地址進行譯碼，找到惟一對應的字單元。一般RAM都采用兩級譯碼，即行譯碼器和列譯碼器。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。 3.讀寫控制電路 讀寫控制電路對電路工作狀態(tài)進行控制，一般包含片選和讀寫控制兩種作用，片選信號(CS)用以

6、決定芯片是否工作，當片選信號有效時，芯片被選中，RAM可以正常工作，否則芯片不工作。讀寫控制信號（R/W）用以決定對被選中的單元是讀還是寫，R/W為高電平時進行讀操作，低電平時進行寫操作。片選、讀寫控制電路如圖所示。8.1.1 隨機存取存儲器（RAM） 1RAM的基本結構RAM的輸入/輸出控制電路2RAM的存儲單元（1）六管NMOS靜態(tài)存儲單元 六管NMOS靜態(tài)存儲單元 六管靜態(tài)存儲單元電路如圖所示。其中MOS管為NMOS，V1V4組成的兩個反相器交叉耦合構成一個基本RS觸發(fā)器，用于存儲一位二進制信息，V5、V6為門控管，由行譯碼器輸出的字線Xi控制其導通或截止；V7、V8也是門控管，由列譯碼

7、器輸出Yj控制其導通或截止，也是數(shù)據(jù)寫入或讀出的控制電路。8.1.1 隨機存取存儲器（RAM） 2RAM的存儲單元 （2）雙極型晶體管存儲單元 雙極型晶體管存儲單元8.1.1 隨機存取存儲器（RAM） 2RAM的存儲單元 （3）四管動態(tài)MOS存儲單元 四管動態(tài)MOS存儲單元8.1.1 隨機存取存儲器（RAM） 3RAM的容量擴展 （1）位擴展 1K1位RAM擴展成10248位RAM系統(tǒng)8.1.1 隨機存取存儲器（RAM） 3RAM的容量擴展 （2）字擴展 1K8位RAM擴展成8K8位RAM系統(tǒng)8.1.1 隨機存取存儲器（RAM） 4RAM的芯片 （1）芯片引腳排列圖 靜態(tài)RAM6116引腳排列

8、圖8.1.1 隨機存取存儲器（RAM） 4RAM的芯片 （2）芯片工作方式和控制信號之間的關系 靜態(tài)RAM 6116的工作方式與控制信號之間的關系工作狀態(tài)1高阻態(tài)低功耗維持001穩(wěn)定輸出讀00穩(wěn)定輸入寫8.1.2 只讀存儲器（ROM） 只讀存儲器因為其內容只能讀出不能寫入而得名，常用于存儲數(shù)字系統(tǒng)及計算機中不需改寫的數(shù)據(jù)，如數(shù)據(jù)轉換表、計算機操作系統(tǒng)程序等。ROM存儲的數(shù)據(jù)不會因為斷電而消失，即具有非易失性。8.1.2 只讀存儲器（ROM） 1. ROM的分類 （1）固定ROM 固定ROM也稱掩膜ROM。這種ROM在制造時，廠家利用掩膜技術直接把數(shù)據(jù)寫入存儲器。ROM制成后，其存儲的數(shù)據(jù)也就固

9、定不變了，用戶對這類芯片無法進行任何修改。（2）一次性可編程ROM（PROM） PROM在出廠時，存儲內容全為1或全為0。用戶可根據(jù)自己的需要，利用編程器將某些單元改寫為0或1。PROM一旦進行了編程，就不能第二次修改了。8.1.2 只讀存儲器（ROM） 1. ROM的分類 （3）光可擦除可編程ROM（EPROM）EPROM是采用浮柵技術生產的可編程存儲器，它的存儲單元多采用N溝道疊柵MOS管，信息的存儲是通過MOS管浮柵上的電荷分布來決定的，編程過程就是一個電荷注入過程。編程結束后，盡管撤除了電源，但是由于絕緣層的包圍，注入到浮柵上的電荷無法泄漏，因此電荷分布維持不變，EPROM也就成為非易

10、失性存儲器件了。（4）電可擦除可編程ROM（E2PROM） E2PROM也是采用浮柵技術生產的可編程ROM。但是，構成存儲單元的是隧道MOS管。隧道MOS管也是利用浮柵是否存有電荷來存儲二值數(shù)據(jù)的，不同的是隧道MOS管是用電擦除的，并且擦除的速度要快得多，擦除時間一般為毫秒數(shù)量級。8.1.2 只讀存儲器（ROM） 1. ROM的分類 （5） 快閃存儲器（Flash Memory） 快閃存儲器的存儲單元也采用浮柵型MOS管，存儲器中數(shù)據(jù)的擦除和寫入是分開進行的，數(shù)據(jù)寫入方式與EPROM相同，需要輸入一個較高的電壓。因此，要為芯片提供兩組電源。一個字的寫入時間約為200ms，一般一只芯片可以擦/寫

11、100次以上。2. ROM的結構及工作原理 （1）ROM的內部結構 ROM的內部結構 ROM的一般結構框圖如圖8.8所示。它由地址譯碼器、存儲矩陣和輸出緩沖電路三部分組成，它有n條地址輸入線，m位數(shù)據(jù)輸出線。存儲矩陣共有2n個字，每個字有m位。當?shù)刂纷g碼器選中某一個字時，該字的若干位同時讀出。輸出緩沖電路通常由三態(tài)門或OC門組成。8.1.2 只讀存儲器（ROM） 2. ROM的結構及工作原理 （1）ROM的內部結構 ROM的內部結構存儲容量字線數(shù)位線數(shù)NM（位）（2）ROM的基本工作原理 二極管ROM電路 ROM的應用1、用ROM實現(xiàn)組合邏輯函數(shù)例 用ROM實現(xiàn)下列一組邏輯函數(shù)。解 （1）列真

12、值表（2）選擇合適的ROM，對照真值表畫出邏輯函數(shù)的陣列圖。2、用ROM作函數(shù)運算表用ROM構成能實現(xiàn)函數(shù)yx2的運算表電路。例設x的取值范圍為015的正整數(shù)，則對應的是4位二進制正整數(shù)，用BB3B2B1B0表示。根據(jù)yx2可算出y的最大值是152225，可以用8位二進制數(shù)YY7Y6Y5Y4Y3Y2Y1Y0表示。由此可列出YB2即yx2的真值表。真值表陣列圖3、用ROM作字符發(fā)生器電路用ROM存儲字符Z3.常用的EPROM芯片 EPROM 2764的外部引腳圖EPROM2764的實物圖Intel 2764 EPROM的引腳信號功能引腳功能A12A0地址輸入D7D0數(shù)據(jù)芯片使能編程脈沖Vpp、V

13、cc電壓輸入3.常用的EPROM芯片 EEPROM28256的外部引腳圖4. ROM容量的擴展（1）字長的擴展兩片2764擴展成16K16位EPROM的連線圖4. ROM容量的擴展（2）字數(shù)的擴展8片2764擴展成64K8位EPROM的連線圖 可編程邏輯器件（PLD）是一種由用戶編程以實現(xiàn)某種邏輯功能的新型器件，數(shù)字系統(tǒng)可由與門、或門來實現(xiàn)。它為多輸入多輸出的組合邏輯或時序邏輯電路提供了一體化的解決方案。在實際電路設計中，PLD可代替各種小規(guī)模和中規(guī)模集成電路，從而節(jié)省電路板空間、減少集成電路數(shù)目和降低成本。因此在數(shù)字電路及數(shù)字系統(tǒng)設計中得到了廣泛應用。 前面介紹的PROM、EPROM和EEP

14、ROM都是可編程的，但通常不作為PLD的一類?？删幊踢壿嬈骷饕删幊踢壿嬯嚵校≒LA）、可編程陣列邏輯（PAL）、通用陣列邏輯（GAL）、CPLD及FPGA等。8.2 可編程邏輯器件 所有PLD都由可編程陣列組成，有兩類陣列：與門陣列和或門陣列。 PLA由可編程與門陣列和可編程或門陣列組成。 PAL由可編程與門陣列和帶有輸出邏輯電路的固定或門陣列組成。它是最常用的一次性可編程邏輯器件，采用雙極型TTL或ECL制造工藝實現(xiàn)。 GAL由可編程與門陣列和帶有可編程輸出邏輯電路的固定或門陣列組成。GAL與PAL兩者之間的區(qū)別：GAL可以多次編程，且?guī)в锌删幊痰妮敵鲞壿嬰娐贰?8.2 可編程邏輯器

15、件圖8.18 PLD的基本結構 8.2.1 可編程邏輯器件的特點及表示方法 可編程邏輯器件目前得到了廣泛的應用，它具有如下特點。 集成度高、功能強。用很少的器件完成很強的功能。 系統(tǒng)設計速度快。由于編程工作由用戶完成，不必像全定式電路那樣依賴于廠家；也不必像用小規(guī)模集成電路（SSI）或中規(guī)模集成電路（MSI）器件設計系統(tǒng)那樣進行復雜的接線和調試，大大縮短了開發(fā)周期。 設計靈活。不受標準系列器件在邏輯功能上的限制。設計自由度大，利于發(fā)揮設計者的創(chuàng)造性。 成本低。PLD密度高，每片高達十幾萬個門。 陣列中十字交叉處的連接情況有三種，如圖8.21所示。 圖8.21 交叉點的聯(lián)接方式8.2.1 可編程

16、邏輯器件的特點及表示方法 PLD中各種門電路的簡化表示法乘積線8.2.2 可編程陣列邏輯（PAL）的電路結構 PAL的基本電路結構8.2.2 可編程陣列邏輯（PAL）的電路結構 PAL16L8器件結構及引腳圖8.2.3 通用陣列邏輯（GAL）GAL16V8的陣列結構圖和引腳圖8.2.3 通用陣列邏輯（GAL）GAL器件設計流程 CPLD和FPGA是繼PAL和GAL后規(guī)模更大、密度更高的可編程邏輯器件。而在系統(tǒng)編程（In-System Programmying，ISP）技術是20世紀90年代發(fā)展起來一種PLD新技術，ISP器件被譽為第四代可編程邏輯器件。這三種可編程的邏輯器件在數(shù)字系統(tǒng)設計中各有

17、優(yōu)勢。 8.3 CPLD、FPGA和在系統(tǒng)編程技術簡介 8.3.1 CPLD簡介 CPLD的基本結構圖8.3.2 FPGA簡介 FPGA的基本結構圖8.3.3 ISP技術簡介 在系統(tǒng)編程，是指用戶可以在自己設計的目標系統(tǒng)上，為實現(xiàn)預定邏輯功能而對邏輯器件進行編程或改寫。使用ISP技術可實現(xiàn)幾乎所有類型的數(shù)字邏輯電路功能，使得在一塊芯片上由用戶自行實現(xiàn)大規(guī)模數(shù)字系統(tǒng)的設想成為現(xiàn)實，這是PLD設計技術發(fā)展中的一次重要變革。8.3.3 ISP技術簡介 ISP技術及其系列產品有ispLSI、ispGAL和ispGDS，其顯著特點是在系統(tǒng)可編程功能，它結合了可編程邏輯器件結構靈活、性能優(yōu)越、設計簡單等特點，為用戶提供了傳統(tǒng)的PLD技術無法達到的靈活性，用戶無需昂貴的編程器就可以直接使用系列產品ispLSI、ispGAL和ispGDS器件編程構造數(shù)字系統(tǒng)。這種“硬件軟做”的方法對于芯片的設計與應用開發(fā)、電路的調試與修改、電子產品的升級換代、縮短產品研制周期、降低生產成本、提高產品竟爭能力都具有重要意義，不僅給用戶帶來了極大的時間效益和經濟效益，而且使可編程技術發(fā)生了實質性的飛越。ispLSI