數(shù)字電子技術(shù)基礎(chǔ)：第4章 組合邏輯電路

1、第四章 組合邏輯電路本章重點(diǎn):組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點(diǎn)組合邏輯電路的分析和設(shè)計(jì)方法常用中規(guī)模集成組合電路器件的應(yīng)用競爭冒險(xiǎn)現(xiàn)象及其成因，消除競爭冒險(xiǎn)現(xiàn)象的方法4.1 概述按結(jié)構(gòu)和工作原理不同，數(shù)字電路可分為兩大類：組合邏輯電路和時(shí)序邏輯電路。組合邏輯電路的特點(diǎn)：組合邏輯電路是數(shù)字電路中最簡單的一類邏輯電路，其特點(diǎn)是功能上無記憶，電路中不包含存儲單元，結(jié)構(gòu)上無反饋。即電路任一時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻各輸入狀態(tài)的組合，而與電路的原狀態(tài)無關(guān)。4.2 組合邏輯電路的分析方法和設(shè)計(jì)方法4.2.1組合邏輯電路分析方法分析：根據(jù)給定的邏輯電路圖，歸納出該邏輯電路的邏輯功能。組合邏輯電路的

2、分析通常采用代數(shù)法，一般按照以下步驟進(jìn)行：(1) 根據(jù)給定組合邏輯電路的邏輯圖，從輸入端開始，逐級推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式；(2) 由輸出函數(shù)表達(dá)式，列出它的真值表；(3) 從邏輯函數(shù)表達(dá)式或真值表，概括出給定組合邏輯電路的邏輯功能。例：4.2.1Y2=DC+DBA Y1=DCB+DCB+DCA Y0=DC+DB輸入輸出DCBAY2Y1Y00000001000100100100010011001010000101010010110010011101010000101001010101001010111001100100110110011101001111100當(dāng)DCBA表示的二進(jìn)制數(shù)小于或

3、等于5時(shí)Y0為1，當(dāng)在6和10之間時(shí)Y1為1，而當(dāng)這個(gè)二進(jìn)制數(shù)大于或等于11時(shí)Y2為1。因此，這個(gè)邏輯電路可以用來判別輸入的4位二進(jìn)制數(shù)數(shù)值的范圍。輸入輸出ABCDY00000000100010000110010010101001100011101000010010101011011111001110101110111110輸入輸出 DCBAY0000010000010001100000101210100011001110000010100100101151101113001113101101101111711110輸入輸出ABCY0000001101010110100110101100111

4、1判奇電路輸入輸出ABCY1Y20000000110010100110110010101011100111111Y1：判奇電路Y2：兩個(gè)或兩個(gè)以上個(gè)1，輸出為1一位全加器：Y1為和，Y2為進(jìn)位。輸入輸出ABCY1Y20000000111010110110110010101001100011111全減器：A被減數(shù)，B減數(shù)，C低位借位Y1差，Y2向高位借位&ABF分析下圖所示的組合邏輯電路解第一步：根據(jù)與非門的邏輯關(guān)系，寫出各輸出端表達(dá)式。011101110000FBA 真值表第二步：列真值表。第三步：歸納邏輯功能。該電路為異或邏輯電路。4.2.2 組合邏輯電路的設(shè)計(jì)方法考慮問題：1、所用邏輯器件

5、數(shù)目最少，器件的種類最少，而且器件之間的連線也最少。（“最小化”電路）2、滿足速度，級數(shù)最少，以減少門電路的延遲。3、功耗小，工作穩(wěn)定可靠。一、邏輯抽象分析因果關(guān)系，確定輸入/輸出變量定義邏輯狀態(tài)的含意（賦值）列出真值表二、寫出函數(shù)式三、選定器件類型四、根據(jù)所選器件：對邏輯式化簡（用門）變換（用MSI）或進(jìn)行相應(yīng)的描述（PLD）五、畫出邏輯電路圖六、工藝設(shè)計(jì)例：設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。 解：ABC三人同意為1，不同意為0，Y通過為1，不通過為0(1)根據(jù)設(shè)計(jì)要求建立該邏輯函數(shù)的真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1

6、01 1 100010111(2) 由真值表寫出邏輯表達(dá)式：(3) 化簡（用卡諾圖）：(4) 畫出邏輯圖 （圖a）如果要求用與非門實(shí)現(xiàn)該邏輯電路，就應(yīng)將表達(dá)式轉(zhuǎn)換成與非與非表達(dá)式：邏輯圖為圖b所示。ab三條生產(chǎn)線：1號線10kw， 2號線20kw， 3號線30kw，由2臺發(fā)電機(jī)提供，1號機(jī)20kw，2號機(jī)40kw。1-3號線，運(yùn)行為1，停止為01、2號電機(jī)，開機(jī)為1，停機(jī)為0輸入輸出A 10kwB 20kwC 30kwY1 20kwY2 40kw0000000101010100111110010101011100111111Y1=BC+AB+ABCY2=C+AB設(shè)計(jì)舉例：設(shè)計(jì)一個(gè)監(jiān)視交通信號燈

7、狀態(tài)的邏輯電路如果信號燈出現(xiàn)故障，Z為1RAGZ設(shè)計(jì)舉例：1. 抽象輸入變量:紅（R）、黃（A）、綠（G）輸出變量：故障信號（Z）2. 寫出邏輯表達(dá)式輸入變量輸出RAGZ00010010010001111000101111011111設(shè)計(jì)舉例：3. 選用小規(guī)模SSI器件4. 化簡5. 畫出邏輯圖Z=(RAG+RAG+RAG)4.3 若干常用組合邏輯電路4.3.1 編碼器編碼：就是在選定的一系列二進(jìn)制數(shù)碼中，賦予每個(gè)二進(jìn)制數(shù)碼以某一固定含義。能完成編碼功能的電路稱為編碼器。在電子設(shè)備中將字符變換成二進(jìn)制數(shù)，叫做字符編碼。用二進(jìn)制數(shù)碼表示十進(jìn)制數(shù)，叫做二十進(jìn)制編碼。一、普通編碼器1、二進(jìn)制普通編碼

8、器根據(jù)編碼的概念，編碼器的輸入端子數(shù)N和輸出端子數(shù)n應(yīng)該滿足關(guān)系式：N2n。I/Y編碼器通用邏輯符號2n位n位例：3位二進(jìn)制普通編碼器特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號。3位二進(jìn)制編碼器有8個(gè)輸入端，3個(gè)輸出端，所以常稱為8線3線編碼器輸 入輸 出I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111利用無關(guān)項(xiàng)化簡，得：2、二十進(jìn)制（BCD）普通編碼器I/Y10位4位用4位二進(jìn)制代碼對應(yīng)10個(gè)輸入變量輸入輸出I0I1I2I3I4

9、I5I6I7I8I9Y3Y2Y1Y010000000000000010000000000010010000000001000010000000011000010000001000000010000010100000010000110000000010001110000000010100000000000011001Y3=I8+I9Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7 +I9二、優(yōu)先編碼器特點(diǎn)：允許同時(shí)輸入兩個(gè)以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。例：8線-3線優(yōu)先編碼器（設(shè)I7優(yōu)先權(quán)最高I0優(yōu)先權(quán)最低）輸 入輸 出I0I1I2I3I

10、4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X1000000001100000000001、二進(jìn)制優(yōu)先編碼器同理：Y1=I7+I6+I3I4I5+I2I4I5Y0=I7+I5I6+I3I4I6+I1I2I4I68線-3線優(yōu)先編碼器輸入：高電平有效輸出：輸出原碼8-3線優(yōu)先編碼器74148輸入低電平有效輸出反碼8-3線優(yōu)先編碼器74148選通信號SS=1時(shí)輸出全為1編碼器不工作S=0時(shí)編碼器工作8-3線優(yōu)先編碼器74148選通輸出端YS：擴(kuò)展端YEX ：為0時(shí)，電路工作無編碼輸入為0

11、時(shí)，電路工作有編碼輸入輸 入輸 出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110狀態(tài)11不工作01工作，但無輸入10工作，且有輸入00不可能出現(xiàn)附加輸出信號的狀態(tài)及含意由兩片74148組成的16-4線編碼器電路擴(kuò)展應(yīng)該考慮的問題：1、輸入信號連接2、級聯(lián)問題（芯片工作優(yōu)先級）3、輸出信號的連接1、輸入： 的優(yōu)先權(quán)最高2、級聯(lián)：第一片為高優(yōu)先權(quán)只有(1)無編碼輸入時(shí)

12、，(2)才允許工作3、輸出：第(1)片 時(shí)表示對 的編碼，反之對編碼若低3位輸出高電平有效應(yīng)是兩片的輸出的“與非”編碼Z3Z2Z1Z0YEX1A000001A701111A810000A15111102、二-十進(jìn)制優(yōu)先編碼器二十進(jìn)制優(yōu)先編碼器74147無擴(kuò)展端，不能級聯(lián)輸入輸出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01111111111111100110010111011100001111001011111010011111101101111111100011111111101011111111111001111111111111Y3=（I8+I9）Y2=（I7I8I9+I6I

13、8I9+I5I8I9+I4I8I9）Y1=（I7I8I9+I6I8I9+I3I4I5I8I9+I2I4I5I8I9）Y0=（I9+ I7I8I9+I5I6I8I9+I3I4I6I8I9+I1I2I4I6I8I9）4.3.2 譯碼器譯碼器功能是將輸入代碼轉(zhuǎn)換成特定的輸出信號。譯碼是編碼的反操作。假設(shè)譯碼器有n個(gè)輸入信號和N個(gè)輸出信號，如果N=2n ，就稱為全譯碼器，常見的全譯碼器有2線-4線譯碼器、3線-8線譯碼器、4線-16線譯碼器等。如果N2n ，稱為部分譯碼器，如二一十進(jìn)制譯碼器（也稱作4線-10線譯碼器）等。常用的有：二進(jìn)制譯碼器，二-十進(jìn)制譯碼器，顯示譯碼器等一、二進(jìn)制譯碼器ABY0Y

14、1Y2Y3001000010100100010110001Y0=AB=m0Y1=AB= m1Y2=AB= m2Y3=AB= m32線-4線譯碼器輸出高電平有效ABY0Y1Y2Y3000111011011101101111110Y0=(AB)=m0Y1=(AB)= m1Y2=(AB)= m2Y3=(AB)= m3輸出低電平有效3線-8線譯碼器輸 入輸 出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000用二極管與門陣列組成的3線

15、8線譯碼器集成譯碼器實(shí)例：74138低電平輸出附加控制端74138的功能表：輸 入輸 出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111174138的應(yīng)用 譯碼器的擴(kuò)展用兩片74138構(gòu)成4-16線譯碼器當(dāng)D3=0時(shí)，(1)工作(2)禁止，00000111經(jīng)(1)片譯碼當(dāng)D3=1時(shí)，(1)禁止(2)工作，10001111經(jīng)(2)片譯碼3線-8線譯碼器的應(yīng)用：1、實(shí)現(xiàn)邏輯函

16、數(shù)2、帶使能端的譯碼器可作為數(shù)據(jù)分配器3、實(shí)現(xiàn)存儲系統(tǒng)的地址譯碼4、和計(jì)數(shù)器一起構(gòu)成順序脈沖發(fā)生器用譯碼器設(shè)計(jì)組合邏輯電路1. 基本原理3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng);。n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng);任意函數(shù)將n位二進(jìn)制譯碼輸出的最小項(xiàng)組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)一般步驟：1、寫出最小項(xiàng)之和的形式，并變換為與非-與非式2、畫出用二進(jìn)制譯碼器和與非門實(shí)現(xiàn)此函數(shù)的接線圖利用74138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：構(gòu)成數(shù)據(jù)分配器數(shù)據(jù)分配器：將一路輸入數(shù)據(jù)根據(jù)地址選擇碼分配給多路數(shù)據(jù)輸出中的某一路輸出。例: 用譯碼器設(shè)計(jì)一個(gè)“1線-8線”數(shù)據(jù)

17、分配器解：把 作為數(shù)據(jù)輸入端，同時(shí)令S1=1 , 而將A2A1A0作為地址輸入端，則 送來的數(shù)據(jù)只能通過由A2A1A0所指定的一根輸出線送出去。二、二十進(jìn)制譯碼器將輸入BCD碼的10個(gè)代碼譯成10個(gè)高、低電平的輸出信號BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生例：7442A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7Y8Y90000011111111100011011111111001011011111110011111011111101001111011111010111111011110110111111011101111111111011100011111111011001111111

18、1110101011111111111011111111111111001111111111110111111111111110111111111111111111111111無效輸入狀態(tài)（偽碼）三、顯示譯碼器1、七段字符顯示器：功能：將輸入的二十進(jìn)制代碼轉(zhuǎn)換成十進(jìn)制數(shù)碼對應(yīng)各段的驅(qū)動信號。半導(dǎo)體數(shù)碼管（ LED）優(yōu)點(diǎn)是工作電壓較低（1.53V）、體積小、壽命長、亮度高、響應(yīng)速度快、工作可靠性高。缺點(diǎn)是工作電流大，每個(gè)字段的工作電流約為10mA左右。液晶顯示器（LCD）優(yōu)點(diǎn)是功耗極小，工作電壓很低。缺點(diǎn)是本身不會發(fā)光，亮度差，響應(yīng)速度慢。七段顯示譯碼器7448是一種與共陰極數(shù)字顯示器配合使用的

19、集成譯碼器，它的功能是將輸入的4位二進(jìn)制代碼轉(zhuǎn)換成顯示器所需要的七個(gè)段信號ag。2. BCD七段字符顯示譯碼器（代碼轉(zhuǎn)換器）7448 輸 入輸 出數(shù)字A3A2A1 A0YaYbYc YdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000B

20、CD七段顯示譯碼器7448的邏輯圖真值表 卡諾圖7448的附加控制信號：（1）燈測試輸入 當(dāng) 時(shí)，G4G5G6G7輸出同時(shí)為高電平，A10A11A12 為0，與輸入A0A1A2為0等效所以Ya Yf全部置為1G19兩組輸入都有低電平信號，Yg也為高電平7448的附加控制信號：（2）滅零輸入當(dāng) 時(shí)， 時(shí)，則滅燈7448的附加控制信號：（3）滅燈輸入/滅零輸出輸入信號，稱滅燈輸入控制端： 無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號，稱滅零輸出端： 只有當(dāng)輸入 ，且滅零輸入信號 時(shí)， 才給出低電平 因此 表示譯碼器將本來應(yīng)該顯示的零熄滅了 輸入輸入/輸出輸出LTRBIA3A2A1A0BI/RBOYa-Y

21、g滅燈0（入）0-0試燈01（出）1-1滅零1000000（出）0-0譯碼110000-11111（入）見譯碼器功能表燈測試輸入滅零輸入滅燈輸入/滅零輸出電阻的作用：提高驅(qū)動電流例：利用 和 的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制 整數(shù)部分：最高位是0，而且滅掉以后，輸出 作為次高位的 輸入信號小數(shù)部分：最低位是0，而且滅掉以后，輸出 作為次低位的 輸入信號4.3.3 數(shù)據(jù)選擇器一、工作原理根據(jù)地址選擇碼從多路輸入數(shù)據(jù)中選擇一路，送到輸出。A1A0Y11XX0000D10001D11010D12011D13二、特點(diǎn)1、n位地址數(shù)據(jù)選擇器，2n個(gè)輸入，為2n選一數(shù)據(jù)選擇器。2、可將并行輸入的數(shù)據(jù)變?yōu)?/p>

22、串行數(shù)據(jù)輸出。3、具有n位地址的數(shù)據(jù)選擇器，可以實(shí)現(xiàn)n變量的任何組合邏輯函數(shù)（不需加任何門電路）。雙4選1數(shù)據(jù)選擇器74LS153A1A0Y11XX0000D10001D11010D12011D13例：“雙四選一”，74HC153分析其中的一個(gè)“四選一”例：用一個(gè)“雙四選一”接成“八選一”“四選一”只有2位地址輸入，從四個(gè)輸入中選中一個(gè)“八選一”的八個(gè)數(shù)據(jù)需要3位地址代碼指定其中任何一個(gè)A2A1A0YS1S2000-11D0-D3011工作2不工作100-11D4-D7102工作1不工作三、數(shù)據(jù)選擇器的功能擴(kuò)展例：用兩個(gè)“雙四選一”接成“十六選一”A3A2A1A0S1S2S3S40000-11

23、01110100-1110111000-1111011100-111110可以用74138，74153級聯(lián)實(shí)現(xiàn)例：用三個(gè)“雙四選一”接成“十六選一”A3A2A1A0Y0000-11D0-D30100-11D4-D71000-11D8-D111100-11D12-D15八選一數(shù)據(jù)選擇器74151輸出端為互補(bǔ)輸出四、數(shù)據(jù)選擇器的應(yīng)用1、并串轉(zhuǎn)換電路2、實(shí)現(xiàn)各路分時(shí)傳送3、實(shí)現(xiàn)邏輯函數(shù)當(dāng)邏輯函數(shù)的變量個(gè)數(shù)和數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)相同時(shí)，可直接用數(shù)據(jù)選擇器來實(shí)現(xiàn)邏輯函數(shù)。如：具有n位地址輸入端、n個(gè)變量（不用加門電路）當(dāng)邏輯函數(shù)的變量個(gè)數(shù)大于數(shù)據(jù)選擇器的地址輸入變量個(gè)數(shù)時(shí)，不能用前述的簡單辦法。

24、應(yīng)分離出多余的變量，把它們加到適當(dāng)?shù)臄?shù)據(jù)輸入端。如：具有n位地址輸入端、n+1個(gè)變量（加門電路）具有n位地址輸入端、多于n+1個(gè)變量（加門電路）例如：4.3.4 加法器一、1位加法器1. 半加器，不考慮來自低位的進(jìn)位，將兩個(gè)1位的二進(jìn)制數(shù)相加輸 入輸 出ABSCO00000110101011012. 全加器：將兩個(gè)1位二進(jìn)制數(shù)及來自低位的進(jìn)位相加 輸 入輸 出ABCISCO000000011001010011011001010101110011111174LS18374183二、多位加法器1、串行進(jìn)位加法器優(yōu)點(diǎn)：簡單缺點(diǎn)：慢2. 超前進(jìn)位加法器基本原理：加到第i位的進(jìn)位輸入信號是兩個(gè)加數(shù)第i位

25、以前各位（0 i-1）的函數(shù)，可在相加前由A,B兩數(shù)確定。優(yōu)點(diǎn)：快，每1位的和及最后的進(jìn)位基本同時(shí)產(chǎn)生。 缺點(diǎn)：電路復(fù)雜。74LS283兩片74283構(gòu)成一個(gè)8位加法器三、加法器的應(yīng)用輸 入輸 出DCBAY3Y2Y1Y0000000110001010000100101001101100100011101011000011010010111101010001011100111001、實(shí)現(xiàn)代碼轉(zhuǎn)換例：將BCD的8421碼轉(zhuǎn)換為余3碼8421余3碼加0011加110184215421大于等于5加0011大于等于5加11015421余3碼小于等于5加0011小于等于5加11012、用加法器實(shí)現(xiàn)減法運(yùn)算

26、思考：1、已知X是3位二進(jìn)制數(shù)（其值小于等于5），試實(shí)現(xiàn)Y=3X 并用7段數(shù)碼管進(jìn)行顯示 ?Y=3XD2D1D02、用74283實(shí)現(xiàn)帶符號的四位二進(jìn)制數(shù)X4X3X2X1X0的求補(bǔ)運(yùn)算4.3.5 數(shù)值比較器用來比較兩個(gè)二進(jìn)制數(shù)的數(shù)值大小一、1位數(shù)值比較器 A,B比較有三種可能結(jié)果二、多位數(shù)值比較器1、原理：從高位比起，只有高位相等，才比較下一位。4位數(shù)值比較器74LS85AB時(shí)，Y(AB時(shí)，Y(AB)=1A=B時(shí)，Y(A=B)=1I(AB)、 I(A=B)為級連輸入端，作用為：(1) 芯片的擴(kuò)展(2) 多片連接時(shí)，當(dāng)本位的A和B比較無結(jié)果時(shí)，電路的輸出由I的輸入狀態(tài)決定(3) 若為最低位片時(shí)，I

27、(AB)接0，I(A=B)接1輸入輸出A3, B3A2, B2A1, B1A0, B0I（AB）I（AB）Y（AB3XXXXXX100A3B2XXXXX100A3=B3A2B1XXXX100A3=B3A2=B2A1B0XXX100A3=B3A2=B2A1=B1A0B0XXX010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B00010013. 比較兩個(gè)8位二進(jìn)制數(shù)的大小思考：如何比較三個(gè)數(shù)的大小，找出最大的4位數(shù)值比較器CC14585AB時(shí)，Y(AB時(shí)，Y(AB)=1A=B時(shí)，Y(A=B)=1I(AB)、 I(A=B)為級連輸入端，作用為：(1) 芯片的擴(kuò)展(2) 多片連接時(shí)，當(dāng)本位的A和B比較無結(jié)果時(shí)，電路的輸出由I的輸入狀態(tài)決定(3) 若為最低位片時(shí)，I(AB)和I(A=B)接1輸入輸出A3, B3A2, B2A1, B1A0, B0I（AB）I（AB）Y（AB3XXX1XX100A3B2XX1XX100A3=B3A2B1X1XX100A3=B3A2=B2A1B01XX100A3=B3A2=B2A1=B1A0B01XX010A3=B3A2=B2A1=B1A0=B01001