《DSP工程師之路》word版

1、 C2000系列1如何選擇外部時鐘？DSP的內(nèi)部指令周期較高，外部晶振的主頻不夠，因此DSP大多數(shù)片內(nèi)均有PLL,可通過PLL進(jìn)行分頻和倍頻進(jìn)行設(shè)置。2軟件等待如何使用？DSP的指令周期較快，訪問慢速存儲器或外設(shè)時需加入等待。等待分為硬件等待和軟件等待，硬件等待信號為READY，高電平時不等待。軟件等待由WSGR寄存器決定，可以加入最多7個等待。其中程序存儲器和數(shù)據(jù)存儲器及I/O可以分別設(shè)置。3 仿真工作正常與DSP的基本要求 （1）DSP的電源和地連接正確 （2）DSP的時鐘正確 （3）DSP的主要控制信號，如RS和HOLD信號接高電平 （4）C2000的watchdog關(guān)掉 （5）不可屏蔽

2、中斷NMI上拉高電平4.CCS或仿真運行時提示沒有連接到目標(biāo)仿真器，是怎么回事？ （1）仿真器連接是否正常 （2）仿真器的I/O設(shè)置是否正確？ （3）XDSPP仿真器的電源是否正確？ （4）目標(biāo)系統(tǒng)是否正確？ （5）仿真器是否正常？ （6）DSP工作的基本條件是否具備？5為什么CCS需要安裝Driver?CCS是開放的軟件平臺，它可以支持不同的硬件接口，因此不同的硬件接口必須通過標(biāo)準(zhǔn)的Driver同CCS連接。6.Link的cmd文件的作用是什么？Link的cmd文件用于DSP代碼定位。由于DSP編譯器的編譯結(jié)果是未定位的，DSP沒有操作系統(tǒng)來定位執(zhí)行代碼，每個客戶設(shè)計的DSP系統(tǒng)配置也不盡相

3、同，因此需要用戶自己定義代碼的安裝位置。7.在CCS下，如何選擇有效地存儲空間？ CCS下的存儲空間最好設(shè)置同你的硬件，沒有的存儲器不要有效。這樣便于調(diào)試，CCS會發(fā)現(xiàn)你調(diào)入程序時或程序運行時，是否訪問了無效地址。（1）在GEL文件中設(shè)置（2）在option菜單下，選擇Memory Map選項，根據(jù)你的硬件設(shè)置。注意一定要將Enable Memory Mapping置位使能。8.在CCS下，OUT文件加載時提示“Data verification falled”的原因？ Link的CMD文件分配的地址同GEL或設(shè)置的有效地址空間不符。中斷向量定位處或其它代碼，數(shù)據(jù)段定位處，沒有RAM，無法加載

4、OUT文件。解決的方法是：調(diào)整Link的CMD文件，使得定位段處有RAM.調(diào)整存儲器設(shè)置，使得RAM區(qū)有效9為什么要使用BIOS？BIOS是Basic I/O System的簡稱，是基本的輸入輸出管理。用于管理任務(wù)的調(diào)度，程序?qū)崟r分析，中斷管理，跟蹤管理和實時數(shù)據(jù)交換。BIOS是基本實時系統(tǒng)，使用BIOS可方便實現(xiàn)多任務(wù)，多進(jìn)程的時間管理。BIOS是eXpress DSP標(biāo)準(zhǔn)平臺，要使用eXpress DSP技術(shù)，必須使用BIOS.10.5V/3.3V如何混接？ TI DSP的發(fā)展同集成電路的發(fā)展一樣，新的DSP都是3.3V的，但目前還有許多外圍電路是5V的，因此在DSP系統(tǒng)中，經(jīng)常有5V和3

5、.3V的DSP混接問題。在這些系統(tǒng)中，應(yīng)注意：DSP輸出給5V的電路（如D/A）無需加任何緩沖電路，可以直接連接。DSP輸入5V的信號（如A/D），由于輸入信號的電壓4V，超過了DSP的電源電壓，DSP的外部信號沒有保護電路，需要加緩沖，如74LV245等，將5V信號變換成3.3V的信號。仿真器的JTAG口的信號也必須為3.3V，否則有可能損壞DSP。11.為什么DSP從5V發(fā)展成3.3V？ 超大規(guī)模集成電路的發(fā)展從1um,發(fā)展到目前的0.1um,芯片的電源電壓也隨之降低，功耗也隨之降低。DSP也同樣從5V發(fā)展到目前的3.3V,核心電壓發(fā)展到1V。12.如何選擇DSP的電源芯片？13.為什么要

6、片內(nèi)RAM大的DSP效率高？ 目前DSP發(fā)展的片內(nèi)存儲器RAM越來越大，要設(shè)計高效的DSP系統(tǒng)，就應(yīng)該選擇片內(nèi)RAM較大的DSP。片內(nèi)RAM同片外存儲器相比，有以下優(yōu)點：片內(nèi)RAM的速度較快，可以保證DSP無等待運行。對于C2000系列，部分片內(nèi)存儲器可以在一個指令周期內(nèi)訪問兩次，使得指令更加高效。片內(nèi)RAM運行穩(wěn)定，不受外部的干擾影響，也不會干擾外部。DSP片內(nèi)多總線，在訪問片內(nèi)RAM時，不會影響其他總線的訪問，效率較高。14.DSP的最高主頻 ：28035:60MHZ，28335:150MHZ.15.DSP的主頻均有一定的范圍，因此DSP均可降頻使用。16.如何選擇DSP的外部存儲器？ D

7、SP的速度較快，為了保證DSP的運行速度，外部存儲器需要有一定的速度，否則DSP訪問外部存儲器時需要加入等待周期。對于C2000系列只能同異步的存儲器直接相接。C2000系列的DSP目前的最高速度為150MHZ，建議可以用的存儲器有： CY7C199-15:32Kx8,15ns,5V;CY7C1021-12:64Kx16,15ns,5V;CY7C1021V33-12:64Kx16,15ns,3.3V;17.DSP芯片有多大的驅(qū)動能力？ DSP的驅(qū)動能力較強，可以不加驅(qū)動，連接8個以上標(biāo)準(zhǔn)TTL門。18.調(diào)試TMS320C2000系列的常見問題？ （1）單步可以運行，連續(xù)運行時總回0地址：Wat

8、chdog沒有關(guān)，連續(xù)運行復(fù)位DSP回到0地址。 （2）OUT文件不能load到片內(nèi)flash中：Flash不是RAM,不能簡單的寫指令寫入，需要專門的程序?qū)懭?。CCS和C Source Debugger中的load命令，不能對flash寫入。OUT文件只能load到片內(nèi)RAM，或片外RAM中。 （3）在flash中如何加入斷點：在flash中可以用單步調(diào)試，也可以用硬件斷點的方法在flash中加入斷點，軟件斷點是不能加在ROM中的。硬件斷點，設(shè)置存儲器的地址，當(dāng)訪問該地址時產(chǎn)生中斷。 （4）中斷向量：C2000的中斷向量不可重定位，因此中斷向量必須放在0地址開始的flash內(nèi)。在調(diào)試系統(tǒng)時，

9、代碼放在RAM中，中斷向量也必須放在flash內(nèi)。19.在DSP系統(tǒng)中為什么要使用CPLD？DSP的速度較快，要求譯碼的速度也必須較快。利用小規(guī)模邏輯器件譯碼的方式，已不能滿足DSP系統(tǒng)的要求。同時，DSP系統(tǒng)中也經(jīng)常需要外部快速部件的配合，這些部件往往是專門的電路，有可編程器件實現(xiàn)。CPLD的時序嚴(yán)格，速度較快，可編程性好，非常適合于實現(xiàn)譯碼和專門的電路。 20.什么是boot loader？ DSP的速度較快，EPROM或flash的速度較慢，而DSP片內(nèi)的RAM很快，片外的RAM也較快。為了使DSP充分發(fā)揮它的能力，必須將程序代碼放在RAM中運行。為了方便的將代碼從ROM中搬到RAM中，

10、在不帶flash的DSP中，在不帶flash的DSP中，TI在出廠時固化了一段程序，在上電后完成從ROM或外設(shè)將代碼搬到用戶指定的RAM中，此段程序稱為“boot loader”21.boot有問題如何解決？ （1）仔細(xì)檢查boot的控制字是否正確。 （2）仔細(xì)檢查外部管腳設(shè)置是否正確。 （3）仔細(xì)檢查hex文件是否轉(zhuǎn)換正確。 （4）用仿真器跟蹤boot過程，分析錯誤原因。22.DSP為什么要初始化？ DSP在RESET后，許多的寄存器的初值一般同用戶的要求不一致，例如：等待寄存器，SP，中斷定位寄存器等，需要通過初試化程序設(shè)置為用戶要求的數(shù)值。初始化程序主要作用：1）設(shè)置寄存器初值2）建立中

11、斷向量表3）外圍部件初始化23. eXpressDSP是什么？eXpressDSP是一種實時DSP軟件技術(shù)，它是一種DSP編程的標(biāo)準(zhǔn)，利用它可以加快你開發(fā)DSP軟件的速度。以往DSP軟件的開發(fā)沒有任何標(biāo)準(zhǔn)，不同的人寫的程序一般無法連接在一起。DSP軟件的調(diào)試工具也非常不方便。使得DSP軟件的開發(fā)往往滯后于硬件的開發(fā)。eXpressDSP 集成了CCS開發(fā)平臺，DSP BIOS實時軟件平臺，DSP算法標(biāo)準(zhǔn)和第三方支持四部分，利用該技術(shù)，可以使你的軟件調(diào)試，軟件進(jìn)程管理，軟件的互通及算法的獲得都變得容易。CCS是eXpressDSP的基礎(chǔ)，因此你必須首先擁有CCS軟件。DSP BIOS是eXpre

12、ssDSP的基本平臺，你必須學(xué)會所有DSP BIOS.DSP算法標(biāo)準(zhǔn)可以保證你的程序可以方便的同其它利用eXpressDSP技術(shù)的程序連接在一起。同時也保證你的程序的延續(xù)性。23,如何選擇DSP？ 選擇DSP可以根據(jù)以下幾方面決定：速度：DSP速度一般用MIPS或FLOPS表示，即百萬次/秒鐘。根據(jù)您對處理速度的要求選擇合適的器件。一般選擇處理速度不要過高，速度高的DSP，系統(tǒng)實現(xiàn)也較困難。精度:DSP芯片分為定點，浮點處理器，對于運算精度要求很高的處理，可選擇浮點處理器。定點處理器也可完成浮點運算，但精度和速度會有影響。尋址空間：不同系列DSP程序，數(shù)據(jù)，I/O空間大小不一，與普通MCU不同

13、，DSP在一個指令周期內(nèi)能完成多個操作，所以DSP的指令效率很高，程序空間一般不會有問題，關(guān)鍵是數(shù)據(jù)空間是否滿足。數(shù)據(jù)空間的大小可以通過DMA的幫助，借助程序空間擴大。成本：一般定點DSP的成本會比浮點DSP的要低，速度也較快，要獲得低成本的DSP系統(tǒng)，盡量用定點算法，用定點DSP.實現(xiàn)方便：浮點DSP的結(jié)構(gòu)實現(xiàn)DSP系統(tǒng)叫容易，不用考慮尋址空間的問題，指令對C語言支持的效率也較高。內(nèi)部部件：根據(jù)應(yīng)用要求，選擇具有特殊部件的DSP。如：C2000適合于電機控制；OMAP適合于多媒體等。24.DSP和MCU相比的特點？ （1）DSP的速度比MCU快，主頻較高。 （2）DSP適合于數(shù)據(jù)處理，數(shù)據(jù)處

14、理的指令效率較高。 （3）DSP均為16位以上的處理器，不適合與低檔的場合。 （4）DSP可以同時處理的事件較多，系統(tǒng)級成本有可能較低。 （5）DSP的靈活性較好，大多數(shù)算法都可以軟件實現(xiàn)。 （6）DSP的集成度較高，可靠性較好。25.DSP同嵌入CPU相比的特點？ 1）DSP是單片機，構(gòu)成系統(tǒng)簡單 2）DSP的速度快 3）DSP的成本低。 4）DSP的性能高，可以處理較多的任務(wù)26.GEL文件的功能同emuinit.cmd的功能基本相同，用于初始化DSP。但它的功能比emuinit的功能有所增強，GEL在CCS下有一個菜單，可以根據(jù)DSP的對象不同，設(shè)置不同的初始化程序。27.使用TI公司模

15、擬器件與DSP結(jié)合使用的好處1）在使用TI公司的DSP的同時，使用TI公司的模擬可以和DSP進(jìn)行無縫連接。器件與器件之間不需要任何的連接或連接器件，這樣既可減少板卡的尺寸，也降低了開發(fā)難度。2）同為TI公司的產(chǎn)品，很多器件可以固定搭配使用。少了器件選型的煩惱3）TI在CCS中提供插件，可以用于DSP和模擬器件的開發(fā)，非常方便。28C語言中可以嵌套匯編語言？ 可以，在ANSI C 標(biāo)準(zhǔn)中的標(biāo)準(zhǔn)用法就是用C語言編寫主程序，用匯編語言編寫子程序，中斷服務(wù)程序，一些算法，然后用C語言調(diào)用這些匯編程序，這樣效率會相對比較高。29.在定點DSP系統(tǒng)中可否實現(xiàn)浮點運算 可以，因為DSP都可以用C，只要是可以

16、使用C語言的場合都可以實現(xiàn)浮點運算。30.JATG頭得使用會遇到哪些情況 1）DSP的CLKOUT沒有輸出，工作不正常。 2）Emu0,Emu1需要上拉。 3）TCK的頻率應(yīng)該為10M。 4）在3.3V DSP中，PD腳為3.3V供電。但是仿真器上需要5V電壓供電，所以PP仿真器盒上需要單獨供電。 5）仿真多片DSP，在使用菊花鏈的時候，第一片DSP的TDO接到第二片DSP的TDI即可。注意當(dāng)串聯(lián)DSP比較多的時候，信號線要適當(dāng)?shù)脑黾域?qū)動。31.include頭文件（.h）的主要作用 頭文件，一般用于定義程序中的函數(shù)，參數(shù)，變量和一些宏單元，同庫函數(shù)配合使用。因此，在使用庫時，必須用相應(yīng)的頭文

17、件說明。32.DSP中中斷向量的位置 2000系列dsp的中斷向量只能從0000H處開始。所以再我們調(diào)試程序的時候，要把DSP選擇為MP（微處理器方式），把片內(nèi)的Flash屏蔽掉，免去每次更改程序都要重新燒寫Flash工作。33.有源晶振與晶體的區(qū)別，應(yīng)用范圍及用法 1）晶體需要用DSP片內(nèi)的振蕩器，在datasheet上有建議的連接方法。晶體沒有電壓的問題，可以適應(yīng)于任何DSP，建議用晶體。2）有源晶體不需要DSP的內(nèi)部振蕩器，信號比較穩(wěn)定。有源晶振用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。34.程序經(jīng)常跑飛的原因 1）程序沒有結(jié)尾或不是循環(huán)的程序。 2）nmi管腳沒有上拉 3）在看

18、門狗動作的時候，程序會經(jīng)常跑飛 4）程序編制不當(dāng)也會引起程序跑飛 5）硬件系統(tǒng)有問題35.參考程序里面好像都要disable watchdog，不知道為什么？ Watchdog是一個計數(shù)器，溢出時會復(fù)位你的DSP，不disable得話，你的系統(tǒng)會動不動久reset。36.時鐘電路選擇原則 1，系統(tǒng)中要求多個不同頻率的時鐘信號時，首選可編程時鐘芯片； 2，單一時鐘信號時，選擇晶體時鐘電路 3，多個同頻時鐘信號時，選擇晶振 4，盡量使用DSP片內(nèi)的PLL，降低片外時鐘頻率，提高系統(tǒng)的穩(wěn)定性 37.cmd文件由三部分組成： 1）輸入輸出定義：obj文件：鏈接器要鏈接的目標(biāo)文件；lib文件：鏈接器要鏈

19、接的庫文件；map文件：鏈接器生成的交叉索引文件；out文件:鏈接器生成可執(zhí)行代碼； 2）MEMORY命令：描述系統(tǒng)實際的硬件資源 3）SECTIONS命令：描述“段”如何定位38.為什么需要電平轉(zhuǎn)換？ 1）DSP系統(tǒng)中難免存在5V/3.3V混合供電現(xiàn)象 2）I/O為3.3V供電的DSP，其輸入信號電平不允許超過電源電壓3.3V 3）5V器件輸出信號高電平可達(dá)4.4V 4)長時間超常工作會損壞DSP器件 5）輸出信號電平一般無需變換39.電平轉(zhuǎn)換的方法 1）總線收發(fā)器 常用器件：SN74LVTH245A（8位），SN74LVTH16245A（16位） 特點：3.3V供電，需進(jìn)行方向控制 延遲：

20、3.5ns。驅(qū)動：-32/64mA 輸入容限：5V 應(yīng)用：數(shù)據(jù)，地址和控制總線的驅(qū)動 2）總線開關(guān) 常用器件：SN74CBTD3384(10位)， SN74CBTD16210(20位) 特點：5V供電，無需方向控制 延遲：0.25ns，驅(qū)動能力不增加 應(yīng)用：用于信號靈活，且負(fù)載單一的應(yīng)用，如McBSP等外設(shè)信號的電平轉(zhuǎn)換 3）2選1切換器 常用器件:SN74BTC3257(4位)，SN74CBT16292(12位) 特點：實現(xiàn)2選1,5V供電，無需方向控制 延遲：0.25ns，驅(qū)動能力不增加 應(yīng)用：適用于多路切換信號，且要進(jìn)行電平變換的應(yīng)用，如雙路復(fù)用的McBSP 4)CPLD: 3.3V供電

21、，且輸入容限為5V，并且延遲較大:7ns,適用于少量的對延遲要求不高的輸入信號。 5）電阻分壓：10K和20K串聯(lián)分壓，5V20(10+20)3.3V40.未用的輸入/輸出引腳的處理 1.未用的輸入引腳不能懸空不接，而應(yīng)將它們上拉或下拉為固定的電平1）關(guān)鍵的控制輸入引腳，如Ready,Hold等，應(yīng)固定接為適當(dāng)?shù)臓顟B(tài)，Ready引腳應(yīng)固定接為有效狀態(tài)，Hold引腳應(yīng)固定接為無效狀態(tài)2）無連接（NC）和保留(RSV)引腳，NC引腳，除非特殊說明，這些引腳懸空不接，RSV引腳：應(yīng)根據(jù)數(shù)據(jù)手冊具體決定接還是不接。3）非關(guān)鍵的輸入引腳，將它們上拉或下拉為固定的電平，以降低功耗， 2.未用的輸出引腳可以

22、懸空不接 3未用的I/O引腳；如果缺省狀態(tài)為輸入引腳，則作為非關(guān)鍵的輸入引腳處理，上拉或下拉為固定的電平；如果缺省狀態(tài)為輸出引腳，則可以懸空不接 DSP工程師最應(yīng)該明白的157個問題一時鐘和電源問：DSP的電源設(shè)計和時鐘設(shè)計應(yīng)該特別注意哪些方面？外接晶振選用有源的好還是無源的好？答：時鐘一般使用晶體，電源可用TI配套電源。外接晶振用無源的好。問：系統(tǒng)調(diào)試時發(fā)現(xiàn)紋波太大，主要是哪方面的問題？答：如果是電源紋波大，加大電容濾波問：請問我用5V供電的有源晶振為DSP提供時鐘，是否可以將其用兩個電阻進(jìn)行分壓后再接到DSP的時鐘輸入端，這樣做的話，時鐘工作是否穩(wěn)定？答：這樣做不好，建議使用晶體問：一個多

23、DSP電路板的時鐘，如何選擇比較好？DSP電路板的硬件設(shè)計和系統(tǒng)調(diào)試時的時序問題？答：建議使用時鐘芯片，以保證同步，硬件設(shè)計要根據(jù)DSP芯片的時序，選擇外圍芯片，根據(jù)時序設(shè)定等待和硬件邏輯。二干擾與板的布局問：在設(shè)計DSP 的PCB板時應(yīng)注意哪些問題？答：電源的布置；時鐘的布置；電容的布置；終端電路；數(shù)字同模擬的布置問：請問DSP在與前向通道（比如說AD）接口的時候，布線過程中要注意哪些問題，以保證AD 采樣的穩(wěn)定性？答：模擬地和數(shù)字地分開，但在一點接地問：DSP主板設(shè)計的一般步驟是什么？需要特別注意的問題有哪些？答：1，選擇芯片2，選擇時序，3，設(shè)計PCB，最重要的是時序和布線問：在硬件設(shè)計階段如何消除信號干擾（包括模擬信號及高頻信