計算機(jī)組成原理蔣本珊匯總

1、第五章.如何區(qū)別存儲器和寄存器？兩者是一回事的說法對嗎？解：存儲器和寄存器不是一回事。存儲器在 CPU的外邊，專門用 來存放程序和數(shù)據(jù)，訪問存儲器的速度較慢。寄存器屬于CPU的一部 分，訪問寄存器的速度很快。.存儲器的主要功能是什么？為什么要把存儲系統(tǒng)分成若干個不同層次？ 主要有哪些層次？解：存儲器的主要功能是用來保存程序和數(shù)據(jù)。存儲系統(tǒng)是由幾 個容量、速度和價格各不相同的存儲器用硬件、軟件、硬件與軟件相 結(jié)合的方法連接起來的系統(tǒng)。把存儲系統(tǒng)分成若干個不同層次的目的 是為了解決存儲容量、存取速度和價格之間的矛盾。由高速緩沖存儲 器、主存儲器、輔助存儲器構(gòu)成的三級存儲系統(tǒng)可以分為兩個層次， 其中

2、高速緩存和主存間稱為 Cache 主存存儲層次（Cache存儲系 統(tǒng)）；主存和輔存間稱為主存一輔存存儲層次（虛擬存儲系統(tǒng)）。 3 .什么是半導(dǎo)體存儲器？ 它有什么特點(diǎn)？解：采用半導(dǎo)體器件制造的存儲器，主要有MO理存儲器和雙極 型存儲器兩大類。半導(dǎo)體存儲器具有容量大、速度快、體積小、可靠 性高等特點(diǎn)。半導(dǎo)體隨機(jī)存儲器存儲的信息會因?yàn)閿嚯姸鴣G失。. SRAMB己憶單元電路的工作原理是什么？它和DRAME憶單元電路相比有何異同點(diǎn)？解：SRAMfi憶單元由6個MOSt組成，利用雙穩(wěn)態(tài)觸發(fā)器來存 儲信息，可以對其進(jìn)行讀或?qū)懀灰娫床粩嚯姡畔⒖杀Ａ?。DRAM 記憶單元可以由4 個和單個MO籬組成，利

3、用柵極電容存儲信息，需 要定時刷新。.動態(tài)RAM為什么要刷新？ 一般有幾種刷新方式？ 各有什么優(yōu) 缺點(diǎn)？解：DRAME憶單元是通過柵極電容上存儲的電荷來暫存信息 的，由于電容上的電荷會隨著時間的推移被逐漸泄放掉，因此每隔一定的時間必須向柵極電容補(bǔ)充一次電荷， 這個過程就叫做刷新。常見 的刷新方式有集中式、分散式和異步式3種。集中方式的特點(diǎn)是讀寫操作時不受刷新工作的影響，系統(tǒng)的存取速度比較高；但有死區(qū)， 而且存儲容量越大，死區(qū)就越長。分散方式的特點(diǎn)是沒有死區(qū)；但它 加長了系統(tǒng)的存取周期，降低了整機(jī)的速度，且刷新過于頻繁，沒有 充分利用所允許的最大刷新間隔。異步方式雖然也有死區(qū)，但比集中 方式的死

4、區(qū)小得多，而且減少了刷新次數(shù)，是比較實(shí)用的一種刷新方 式。. 一般存儲芯片都設(shè)有片選端 示,，它有什么用途？解：片選線仄二用來決定該芯片是否被選中。：=0 ,芯片被選 中；示1,芯片不選中。. DRAMK片和SRAMK片通常有何不同？解：主要區(qū)別有：DRAM記憶單元是利用柵極電容存儲信息；SRAME憶單元利用雙 穩(wěn)態(tài)觸發(fā)器來存儲信息。DRAM集成度高，功耗小，但存取速度慢，一般用來組成大容量主存系統(tǒng)；SRAIM）存取速度快，但集成度低，功耗也較大，所以一般用 來組成高速緩沖存儲器和小容量主存系統(tǒng)。SRAM芯片需要有片選端 ,DRAME片可以不設(shè)=,而用行選 通信號 小、列選通 k兼作片選信號。

5、SRAM芯片的地址線直接與容量相關(guān)，而 DRAMK片常采用了地址 復(fù)用技術(shù)，以減少地址線的數(shù)量。.有哪幾種只讀存儲器？ 它們各自有何特點(diǎn)？解：MROM可靠性高，集成度高，形成批量之后價格便宜，但用戶對制造廠的依賴性過大，靈活性差。PROM允許用戶利用專門的設(shè)備（編程器）寫入自己的程序，但一 旦寫入后，其內(nèi)容將無法改變。寫入都是不可逆的，所以只 能進(jìn)行一次性寫入。EPROM不僅可以由用戶利用編程器寫入信息， 而且可以對其內(nèi)容進(jìn) 行多次改寫。EPROMS可分為兩種：紫外線擦除（UVEPRO林口電擦除（EEPROM , 閃速存儲器：既可在不加電的情況下長期保存信息， 又能在線進(jìn)行快 速擦除與重寫，兼

6、備了 EEPROM口RAM的優(yōu)點(diǎn)。.說明存取周期和存取時間的區(qū)別。解：存取周期是指主存進(jìn)行一次完整的讀寫操作所需的全部時間，即連續(xù)兩次訪問存儲器操作之間所需要的最短時間。 存取時間是 指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。 存取周期一定 大于存取時間.一個1 K X 8的存儲芯片需要多少根地址線、數(shù)據(jù)輸入線 和輸出線？解：需要1 0根地址線，8根數(shù)據(jù)輸入和輸出線。1 1 .某機(jī)字長為3 2 位，具存儲容量是6 4 KB ,按字編址的尋 址范圍是多少？ 若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址 的分配情況。解：某機(jī)字長為3 2 位，具存儲容量是6 4 KB ,按字編址的尋 址范圍是

7、1 6 KW。若主存以字節(jié)編址，每一個存儲字包含4 個單獨(dú) 編址的存儲字節(jié)。假設(shè)采用大端方案，即字地址等于最高有效字節(jié)地 址，且字地址總是等于4 的整數(shù)倍，正好用地址碼的最末兩位來區(qū) 分同一個字中的4 個字節(jié)。主存字地址和字節(jié)地址的分配情況如圖 5-19所不?？?234567鳥g1011has 346SS35圖5-15主存字地JI ftl l行地址的訐配1 2 . 一個容量為1 6 K X 3 2位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？ 當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？1 KX 4 位，2 KX 8 位，4 KX 4 位，16Kxi 位，4 KX 8 位，8 KX 8位。解：地

8、址線1 4 根，數(shù)據(jù)線3 2 根，共4 6根。若選用不同規(guī)格的存儲芯片，則需要：1 KX4位芯片1 2 8片，2 KX 8位芯片3 2片，4 KX4位芯片3 2片，16 Kx 1位芯片3 2片，4 KX 8位芯片16片，8 KX 8位 芯片8片。1 3 .現(xiàn)有1 0 2 4 XI的存儲芯片，若用它組成容量為1 6 KX 8的存儲器。試求：(1 )實(shí)現(xiàn)該存儲器所需的芯片數(shù)量？(2)若將這些芯片分裝在若干塊板上，每塊板的容量為4K X8 ，該存儲器所需的地址線總位數(shù)是多少？其中幾位用于選板？幾位用于選片？ 幾位用作片內(nèi)地址？解：(1) 需1 0 2 4 XI的芯片12 8 片。(2 )該存儲器所需

9、的地址線總位數(shù)是1 4位， 其中2位用于選板，2位用于選片，10位用作片內(nèi)地址。1 4 .已知某機(jī)字長8位，現(xiàn)采用半導(dǎo)體存儲器作主存，其地址線為1 6位，若使用1 K X 4的SRAM芯片組成該機(jī)所允許的最大主 存空間，并采用存儲模板結(jié)構(gòu)形式。(1)若每塊模板容量為4 K X 8，共需多少塊存儲模板？(2 )畫出一個模板內(nèi)各芯片的連接邏輯圖。解：(1 )根據(jù)題干可知存儲器容量為2 16= 6 4 KB，故共需1 6塊存儲模板。(2 ) 一個模板內(nèi)各芯片的連接邏輯圖如圖5- 2 0所示。E 5-8 F g 2M / M &=J 1噓 km m15 .某半導(dǎo)體存儲器容量16 K X 8，可選SRA

10、MK片的容量為4 K X 4 ;地址總線Al 5A 0 (低)，雙向數(shù)據(jù)總線D7DO (低)，由R/V線控制讀/寫。請設(shè)計并畫出該存儲器的邏輯 圖，并注明地址分配、片選邏輯及片選信號的極性。解：存儲器的邏輯圖與圖5唱2 0很相似，區(qū)別僅在于地址線的連接上，故省略。地址分配如下：A14 An Aiz An AoXX0o 第一組XX01 第二組XX10 第三組XXII 第四組假設(shè)采用部分譯碼方式片選邏皿； (2Sj = A13 * An(2Si = A13 * A12I-Sj = A13 A izI-Sa A13 A iz1 6 .現(xiàn)有如下存儲芯片：2Kxi的ROM 4Kx 1的RAM、 8Kx

11、1的ROM。若用它們組成容量為1 6 KB的存儲器，前4 KB 為ROM、后1 2 KB為RAM、CPU的地址總線1 6 位。(1 )各種存儲芯片分別用多少片？(2 )正確選用譯碼器及門電路，并畫出相應(yīng)的邏輯結(jié)構(gòu)圖。(3 ) 指出有無地址重疊現(xiàn)象。解：(1 )需要用2Kxi的ROM芯片16 片，4 K X 1的RAM芯片2 4片。不能使用8 K X 1的ROM芯片，因?yàn)樗笥赗OM應(yīng)有的空間(2 )各存儲芯片的地址分配如下:2KB R( )M2KB ROM4KB RAM4KB RAMlKB RAM;五用盆構(gòu)圖如得咕_(3)仃地址至性現(xiàn)爭一 因?yàn)榈刂仿輿]門多加評碼.1 7 .用容量為1 6Kxi

12、的DRAMS片構(gòu)成6 4 KB的存儲器(1 )畫出該存儲器的結(jié)構(gòu)框圖ROMn排FWK.X IROMWK X I RAM2K x | ROM、廣ZKX IROM4 Kx IRAM4K X I RAM4KX 1RAM4K X | RAM(2)設(shè)存儲器的讀/寫周期均為0 . 5 ws , CPU在1 ws內(nèi)至少要訪存一次，試問采用哪種刷新方式比較合理？相鄰兩行之間的刷新間隔是多少？ 對全部存儲單元刷新一遍所需的實(shí)際刷新時間是 多少？解：(1) 存儲器的結(jié)構(gòu)框圖如圖5 - 2 2所示（2）因?yàn)橐驝PU在1 ws內(nèi)至少要訪存一次，所以不能使用集 中刷新方式，分散和異步刷新方式都可以使用，但異步刷新方式

13、比較 合理。相鄰兩行之間的刷新間隔= 最大刷新間隔時間+ 行數(shù)=2 ms + 128 = 15 . 625 pS。取5 . 5 w s ,即進(jìn)行讀或?qū)懖僮? 1 次之后刷新一行。對全部存儲單元刷新一遍所需的實(shí)際刷新時間=0 . 5 s X 18 = 6 4 s1 8 .有一個8位機(jī)，采用單總線結(jié)構(gòu)，地址總線1 6 位（A1 5八 A0 ），數(shù)據(jù)總線8位（D7DO ），控制總線中與主存有關(guān) 的信號有MREQ低電平有效允許訪存）和R/W（高電平為讀命令，低 電平為寫命令）。主存地址分配如下：從0 8 1 9 1為系統(tǒng)程序區(qū)，由ROME片 組成；從8192 32767為用戶程序區(qū)；最后（最大地址）2

14、 K地址空間為系統(tǒng)程序工作區(qū)。（上述地址均用十進(jìn)制表示，按字節(jié)編址。） 現(xiàn)有如下存儲芯片：8Kx 8的ROM, 16Kx 1 、2Kx 8、4KX88KX8的SRAM請從上述規(guī)格中選用芯片設(shè)計該機(jī)主存儲器，畫出主存的連接框圖，并請注意畫出片選邏輯及與CPU的連接。解：根據(jù)CPU的地址線、數(shù)據(jù)線，可確定整個主存空間為6 4 K X 8 。系統(tǒng)程序區(qū)由ROM芯片組成；用戶程序區(qū)和系統(tǒng)程序工作區(qū)均由RAM芯片組成。共需：8Kx 8的ROM芯片1 片，8 K X 8 的SRAM芯片3 片，2 K X 8的SRAM芯片1 片。主存地址分配如圖5-23所示，主存的連接框圖如圖5 - 2 4所示IKNN1M

15、IFFFH訃 F 1115FFFIIHill圖5-23 主存地址行配A Au Au Au00 0 8KB ROM00 1 8KH KAM010 8KBRAM011 8KBKAM111112KB RAMMRZQA,；A國5-24主仃的注出打丁AirAc k，WxK K * ROM0 0-D- AKK X KRAMf YHKXSRAMK XM1 9 .某半導(dǎo)體存儲器容量1 5 KB ,其中固化區(qū)8 KB ,可選EPROM 芯片為4 K x 8 ;可隨機(jī)讀/寫區(qū)7 KB，可選SRAMK片有：4Kx 4、2K X4、1KX4。地址總線Al 5 A 0 （A0為最 低位），雙向數(shù)據(jù)總線D7DO （DO為

16、最低位），R/V腔制 讀/寫,MREQ低電平時允許存儲器工作信號。 請設(shè)計并畫出該存儲 器邏輯圖，注明地址分配、片選邏輯、片選信號極性等。te 諉療播器的坨比分配切Ft 4k EPROMS FFROM 4K X4 R a M C2 AT 2K 4 H a 片） IK - 4 RA M c3 片） 存器這輛陽加用5-ZS歷示一OOOOII OFF FII100OH -IFFFHJ2000 H 2F FFH-30OQ H 37FFHSiUJO H -SHI F hJ1*1 6-28存儲鼐是耕IF假設(shè)作用部分評碼方式片選堂飆溝TCStAbt,A LitSSi1Ac-A工CS?=Alb-AnCSiAl

17、s,Atz * A：i 1*U - A12 * All - A. 302 0 .某機(jī)地址總線1 6 位Al 5A 0 （AO為最低位），訪 存空間6 4 KB。外圍設(shè)備與主存統(tǒng)一編址，I /O空間占用FCO 0 FFFFH。現(xiàn)用2164 芯片（64KX 1）構(gòu)成主存儲器，請設(shè)計 并畫出該存儲器邏輯圖，并畫出芯片地址線、數(shù)據(jù)線與總線的連接邏 輯以及行選信號與列選信號的邏輯式，使訪問I/O時不訪問主存。 動態(tài)刷新邏輯可以暫不考慮。解：存儲器邏輯圖如圖5 - 2 6所示，為簡單起見，在圖中沒有考慮行選信號和列選信號，行選信號和列選信號的邏輯式可參考下題。黑6C 存郁群亮料圖在6 4 KB空間的最后1

18、 KB為I/O空間，在此區(qū)間C航效,不訪問 主存。2 1 .已知有1 6Kxi的DRAMS片，具引腳功能如下：地址輸 入A6A 0 ,行地址選擇RAS ,列地址選擇CAS ,數(shù)據(jù)輸入端DIN , 數(shù)據(jù)輸出端DOUT,控制端WE。請用給定芯片構(gòu)成2 5 6 KB的存儲 器，采用奇偶校驗(yàn)，試問：需要芯片的總數(shù)是多少？并請：(1 )正確畫出存儲器的連接框圖。(2 ) 寫出各芯片RA麗CA彰成條件。(3 )若芯片內(nèi)部采用12 8 X 12 8矩陣排列，求異步刷新時 該存儲器的刷新間隔。解：(1 ) 需要的芯片數(shù)=12 8片，存儲器的連接框圖如圖5 - 2 7所示。圖6-27件片器的城府平尸:2)存部器

19、正常演可撐作時比匚兒5先有政*用于行、列分時傳送.所以RA5與 舊同等也分時出現(xiàn)，旦RASfE先=CA導(dǎo)在后.分別與時間因家H q 育Jt. A”An用于尋 碼選擇16個不同的16KB空間譯瑪電路如圖5-2E所示 了於和的形成條件分 劑為, H AS： =1 An * A 通 A 值 * A L * tiRASie = A17 Aa* A EE , A14 tiCA=4 - A - Acs - Ai4 - lx(3)若芯片內(nèi)部采用12 8 X 1 2 8矩陣排列，設(shè)芯片的最大刷新間隔時間為2 ms,則相鄰兩行之間的刷新間隔為: 刷新間隔= 最大刷新間隔時間+ 行數(shù)= 2 ms +12 8 =

20、15 . 6 2 5 s可取刷新間隔1 5. 5 pS。2 2 .并行存儲器有哪幾種編址方式？簡述低位交叉編址存儲器的工作原理。解：并行存儲器有單體多字、多體單字和多體多字等幾種系統(tǒng)。多體交叉訪問存儲器可分為高位交叉編址存儲器和低位交叉編址存儲器。低位交叉編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲體中， 而同一存 儲體內(nèi)的地址都是不連續(xù)的。存儲器地址寄存器的低位部分經(jīng)過譯碼選擇不同的存儲體，而高位部分則指向存儲體內(nèi)的存儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期的前提下，提高整個主存的速度。2 2 .并行存儲器有哪幾種編址方式？簡述低位交叉編址存儲器的工作原理。解：并行存儲

21、器有單體多字、多體單字和多體多字等幾種系統(tǒng)。 多體交叉訪問存儲器可分為高位交叉編址存儲器和低位交叉編址存 儲器。低位交叉編址又稱為橫向編址，連續(xù)的地址分布在相鄰的存儲 體中，而同一存儲體內(nèi)的地址都是不連續(xù)的。 存儲器地址寄存器的低 位部分經(jīng)過譯碼選擇不同的存儲體，而高位部分則指向存儲體內(nèi)的存 儲字。如果采用分時啟動的方法，可以在不改變每個存儲體存取周期 的前提下，提高整個主存的速度。2 3 .什么是高速緩沖存儲器？它與主存是什么關(guān)系？ 具基本工作過程如何？解：高速緩沖存儲器位于主存和CPU之間，用來存放當(dāng)前正在執(zhí) 行的程序段和數(shù)據(jù)中的活躍部分，使 CPU的訪存操作大多數(shù)針對 Cache進(jìn)行，從

22、而使程序的執(zhí)行速度大大提高。高速緩沖存儲器的存 取速度接近于CPU的速度，但是容量較小，它保存的信息只是主存中 最急需處理的若干塊的副本。當(dāng)CPU發(fā)出讀請求時，如果Cache命中， 就直接對Cache進(jìn)行讀操作，與主存無關(guān)；如果Cache不命中，則仍 需訪問主存，并把該塊信息一次從主存調(diào)入 Cache內(nèi)。若此時Cache 已滿，則須根據(jù)某種替換算法，用這個塊替換掉Cache中原來的某塊 信息。2 4 . Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？解：Cache做在CPU芯片內(nèi)可以提高CPU訪問Cache的速度。將 指令Cache和數(shù)據(jù)Cache分開

23、的好處是分體緩存支持并行訪問，即在 取指部件取指令的同時，取數(shù)部件要取數(shù)據(jù)。并且，指令在程序執(zhí)行 中一般不需要修改，故指令Cache中的內(nèi)容不需寫回到主存中去。2 5 .設(shè)某機(jī)主存容量為4 MB , Cache容量為1 6 KB ,每塊包含8個字，每字3 2 位，設(shè)計一個四路組相聯(lián)映像（即Cache每組內(nèi) 共有四個塊）的Cache組織，要求：（1 ）畫出主存地址字段中各段的位數(shù)。（2） 設(shè)Cache的初態(tài)為空，CPU依次從主存第0 、1、2、？、9 9號單元讀出1 0 0 個字（主存一次讀出一個字），并重復(fù)按此次序讀8 次，問命中率是多少？（3 ） 若Cache的速度是主存的6 倍，試問有Cache和無Cache相 比，速度提高多少倍？解：（1）主存容量為4 MB,按字節(jié)編址，所以主存地址為22位，地址格式如圖5 - 2 9所示。區(qū)號驕