數(shù)字邏輯電路試卷(附答案)(1)

1、數(shù)字邏輯電路試卷(附答案)(1)一、填空題（每空1分，共10分）1邏輯函數(shù)的兩種標準形式分別為。2將2004個“1”異或起來得到的結(jié)果是（0）。3半導體存儲器的結(jié)構(gòu)主要包含三個部分，分別是（譯碼器）、（存儲陣列）、（控制邏輯）。4轉(zhuǎn)換的四個過程是采樣、保持、量化和（編碼），其中采樣脈沖的頻率要求至少是模擬信號最高頻率的（2）倍。58位轉(zhuǎn)換器當輸入數(shù)字量10000000為5v。若只有最低位為高電平，則輸出電壓為（5/128）v；當輸入為10001000，則輸出電壓為（5*136/128）v。6就逐次逼近型和雙積分型兩種轉(zhuǎn)換器而言，（雙積分型）的抗干擾能力強，（逐次逼近型）的轉(zhuǎn)換精度高。7（61.

2、 5)10 (3D.8)16 = (10010001.1000)5421；8已知某7400為2輸入4與非門，22，2， 2， 40A，則其低電平輸出的扇出系數(shù)（11），其高電平輸出的扇出系數(shù)（ 50）；9函數(shù)的最小項表達式為（4.5.7），最大項表達式為（0.1.2.3.6）10. 根據(jù)對偶規(guī)則和反演規(guī)則，直接寫出的對偶式和反函數(shù)，=（)， =()；1112已知（-17），則X的8位二進制原碼為（10001001），其8位二進制補碼為（11110111）；13T 觸發(fā)器的次態(tài)方程是（1 = ）；14D觸發(fā)器的次態(tài)方程是（）；15根據(jù)毛刺的不同極性，可以將邏輯險象分為0型險象和1型險象，對于一個

3、邏輯表達式，若在給定其它變量適當?shù)倪壿嬛岛?，出現(xiàn)（）的情形，則存在1型險象；二、單選題（每題2分，共20分）1表示任意兩位無符號十進制數(shù)需要（B ）二進制數(shù)。A6 B7 C8 D9 2. 一個多輸入與非門，輸出為0的條件是（C）A 只要有一個輸入為1，其余輸入無關(guān) B 只要有一個輸入為0，其余輸入無關(guān)C 全部輸入均為1 D 全部輸入均為03余3碼10001000對應的2421碼為（ C ）。A01010101 B.10000101 C.10111011 D.111010114下面4個邏輯表達式中，可以實現(xiàn)同或運算的表達式是（ A ）5補碼11000的真值是（ D ）。A +1.0111 B.

4、-1.0111 C. -0.1001 D. -0. 10006組合電路和時序電路比較，其差異在于前者（ B ）A任意時刻的輸出不僅與輸入有關(guān)，而且與以前的狀態(tài)有關(guān)B任意時刻的輸出信號只取決于當時的輸入信號C有統(tǒng)一的時鐘脈沖控制D輸出只與內(nèi)部狀態(tài)有關(guān)7下列四種類型的邏輯門中，可以用（ D ）實現(xiàn)三種基本運算。A. 與門 B. 或門C. 非門 D. 與非門8實現(xiàn)兩個四位二進制數(shù)相乘的組合電路，應有（ A ）個輸出函數(shù)。A 8 B. 9 C. 10 D. 11 9要使觸發(fā)器在時鐘作用下的次態(tài)與現(xiàn)態(tài)相反，端取值應為（D ）。A00 B. 01 C. 10 D. 11 10設(shè)計一個四位二進制碼的奇偶位發(fā)

5、生器（假定采用偶檢驗碼），需要（ B ）個異或門。A2 B. 3 C. 4 D. 511下列邏輯函數(shù)中，與（）()等價的是（ C ）A B C D 12圖示門電路中，的邏輯功能圖為（B）13. 和四變量的最小項邏輯相鄰的最小項是（ C ）14標準或與式是由（C）構(gòu)成的邏輯表達式。A與項相或 B. 最小項相或 C. 最大項相與 D.或項相與15.在下列四個邏輯函數(shù)表達式中，( B )是最小項表達式。16邊沿式D觸發(fā)器是一種（C ）穩(wěn)態(tài)電路。A無 B單 C雙 D多17以下電路中，能夠?qū)崿F(xiàn)對端時鐘信號二分頻的電路是 ( B )18下面4個邏輯表達式中，（C）是異或門的表達式。19n級觸發(fā)器構(gòu)成的環(huán)形

6、計數(shù)器，其計數(shù)的模式(A )。A. n B.2n1 C.2n D2120施密特觸發(fā)器常用于對脈沖波形的（ C）A 定時 B 計數(shù) C 整形 D 產(chǎn)生22. 基本觸發(fā)器在觸發(fā)脈沖消失后，輸出狀態(tài)將（D） A 隨之消失 B 發(fā)生翻轉(zhuǎn) C 恢復原態(tài) D 保持現(xiàn)態(tài) 23. 一個觸發(fā)器有兩個穩(wěn)態(tài)，存儲8位二進制信息要（B）個觸發(fā)器。A 2 B 8 C 16 D 3224十進制數(shù)25用8421碼表示為(B)A 10 101 B 0010 0101 C 100101 D 1010125. 觸發(fā)器在時鐘脈沖作用下次態(tài)與現(xiàn)態(tài)相反取值為(B)A 00 B 11 C 01 D 1026. 尋址容量為16K8的需要（

7、C）根地址線。A 4 B 8 C 14 D 1627. 多諧振蕩器可產(chǎn)生(B)A 正弦波 B 矩形脈沖 C 三角波 D 鋸齒波28. 在（D）情況下，“或非”運算的結(jié)果是邏輯0。A 全部輸入是0 B 全部輸入是1C 任一輸入為0，其他輸入為1 D 任一輸入為129. 具有（C）功能。A 讀/寫 B 無讀/寫 C 只讀 D 只寫30.八路數(shù)據(jù)分配器，其地址輸入端有（C）個。A 1 B 20 C 3 D 4三、判斷題（每題2分，共20分）（）1原碼和補碼均可實現(xiàn)將減法運算轉(zhuǎn)化為加法運算。（）2化簡完全確定狀態(tài)表時，最大等效類的數(shù)目即最簡狀態(tài)表中的狀態(tài)數(shù)目。（）3并行加法器采用先行進位（并行進位）的

8、目的是簡化電路結(jié)構(gòu)。（）4異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（）5因為邏輯表達式成立，所以0成立。（）6. 格雷碼具有任何相鄰碼只有一位碼元不同的特性。（）7邏輯變量的取值，比大。（）8相同邏輯功能的電路和電路相比，前者的功耗大。（）9. 十進制數(shù)（9）10比十六進制數(shù)（9）16小。（）10. 若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（）11. 邏輯函數(shù) + 已是最簡與或表達式。（）12. 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（）13.單穩(wěn)態(tài)觸發(fā)器在外加觸發(fā)信號觸發(fā)時，電路由暫穩(wěn)態(tài)翻轉(zhuǎn)到穩(wěn)態(tài)。（）14.采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時，若在觸發(fā)器進入暫穩(wěn)態(tài)期間再次受到觸發(fā)，輸出脈寬可在此前暫穩(wěn)態(tài)時間的基礎(chǔ)上再展寬（）15. 門輸出為時由外接電源和電阻提供輸出電流。（）16. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（）17. 用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（）18. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（）19. 同步二進制計數(shù)器的電路比異步二進制計數(shù)器復雜，所以實際應用中較少使用同步二進制計數(shù)器。（）20計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（）21奇偶校驗碼不能檢測出偶數(shù)個碼元錯誤。（）22. 施密特觸發(fā)器具有一個穩(wěn)定狀態(tài)。（）23.