soc課件8-存儲(chǔ)子系統(tǒng)(3學(xué)時(shí))-共61頁(yè)P(yáng)PT

1、SoC存儲(chǔ)子系統(tǒng)12目錄1、存儲(chǔ)子系統(tǒng)簡(jiǎn)介2、常用的存儲(chǔ)器3、外部存儲(chǔ)器控制器EMI4、SD/MMC控制器5、存儲(chǔ)子系統(tǒng)性能優(yōu)化核心是解決容量、速度、價(jià)格間的矛盾，建立起多層存儲(chǔ)結(jié)構(gòu)。 一個(gè)金字塔結(jié)構(gòu)的多層存儲(chǔ)體系 充分體現(xiàn)出容量和速度關(guān)系 Cache主存層次 ：解決CPU與主存的速度上的差距 ；主存輔存層次 ： 解決存儲(chǔ)的大容量要求和低成本之間的矛盾 。多層存儲(chǔ)結(jié)構(gòu)概念3SoC中存儲(chǔ)系統(tǒng)層次性結(jié)構(gòu)芯片級(jí)板級(jí)嵌入式處理器核（寄存器）緊密耦合存儲(chǔ)器TCM片上SRAM片外SDRAM、SRAMFLASH及其他非易失存儲(chǔ)器Cache每bit價(jià)格降低容量增大存取時(shí)間增大訪問(wèn)頻度降低存取能耗增大45目錄1

2、、存儲(chǔ)子系統(tǒng)簡(jiǎn)介2、常用的存儲(chǔ)器3、外部存儲(chǔ)器控制器EMI4、SD/MMC控制器5、存儲(chǔ)子系統(tǒng)性能優(yōu)化隨機(jī)存取存儲(chǔ)器RAM a. 靜態(tài)RAM 同步SRAM 在統(tǒng)一時(shí)鐘的控制下同步操作，一般支持突發(fā)操作FIFO 先進(jìn)先出Multi-SRAM 具有多數(shù)據(jù)端口非揮發(fā) SRAM(NV SRAM) 靜態(tài)加后備電源類SRAM 用動(dòng)態(tài)RAM，內(nèi)部加刷新電路 b. 動(dòng)態(tài)RAMSDRAMDDR II SDRAMDDRIII SDRAM只讀存儲(chǔ)器ROMa. 掩膜式ROM b. 可編程的PROM c. 可用紫外線擦除、可編程的EPROM d. 可用電擦除、可編程的E2PROM等 e. 在線編程擦除的FLASH半導(dǎo)體

3、存儲(chǔ)器的分類6按構(gòu)成存儲(chǔ)器的器件和存儲(chǔ)介質(zhì)分類 半導(dǎo)體存儲(chǔ)器 磁盤和磁帶等磁表面存儲(chǔ)器 光電存儲(chǔ)器 按存取方式分類 隨機(jī)存儲(chǔ)器RAM (Random Access Memory) 只讀存儲(chǔ)器ROM（Read-Only Memory） 串行訪問(wèn)存儲(chǔ)器(Serial Access Storage)按在計(jì)算機(jī)中的作用分類 主存儲(chǔ)器(內(nèi)存) 輔助存儲(chǔ)器(外存) 高速緩沖存儲(chǔ)器 存儲(chǔ)器的分類7RAMSRAM面積大速度快DRAM需要隔一定的周期進(jìn)行刷新面積?。?3個(gè)晶體管）速度慢SDRAMSynchronous Dynamic Random Access Memory（同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器）數(shù)據(jù)的讀寫需要時(shí)

4、鐘來(lái)同步DDR SDRAMDouble Data Rate Synchronous Dynamic Random Access Memory（雙數(shù)據(jù)率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器） 允許在時(shí)鐘脈沖的上升沿和下降沿傳輸數(shù)據(jù)，這樣不需要提高時(shí)鐘的頻率就能加倍提高SDRAM的速度 8FLASHNOR FLASH容量小價(jià)格貴可以按位讀寫NAND FLASH容量大價(jià)格便宜不能按位讀寫，需要按block進(jìn)行讀寫9NOR FLASHNOR技術(shù)（亦稱為L(zhǎng)inear技術(shù)）閃速存儲(chǔ)器是最早出現(xiàn)的Flash Memory，目前仍是多數(shù)供應(yīng)商支持的技術(shù)架構(gòu)。它源于傳統(tǒng)的EPROM器件在擦除和編程操作較少而直接執(zhí)行代碼的場(chǎng)合，尤

5、其是純代碼存儲(chǔ)的應(yīng)用中廣泛使用，如PC的BIOS固件、移動(dòng)電話、硬盤驅(qū)動(dòng)器的控制存儲(chǔ)器等。NOR技術(shù)Flash Memory具有以下特點(diǎn)：程序和數(shù)據(jù)可存放在同一芯片上，擁有獨(dú)立的數(shù)據(jù)總線和地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行，而無(wú)需先將代碼下載至RAM中再執(zhí)行；可以單字節(jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，在對(duì)存儲(chǔ)器進(jìn)行重新編程之前需要對(duì)塊或整片進(jìn)行預(yù)編程和擦除操作。由于NOR技術(shù)Flash Memory的擦除和編程速度較慢，而塊尺寸又較大，因此擦除和編程操作所花費(fèi)的時(shí)間很長(zhǎng)，在純數(shù)據(jù)存儲(chǔ)和文件存儲(chǔ)的應(yīng)用中，NOR技術(shù)顯得力不從心。10

6、NAND FLASH技術(shù)NAND技術(shù) Flash Memory具有以下特點(diǎn)：以頁(yè)為單位進(jìn)行讀和編程操作，1頁(yè)為256或512B（字節(jié)）；以塊為單位進(jìn)行擦除操作，1塊為4K、8K或16KB。具有快編程和快擦除的功能，其塊擦除時(shí)間是2ms；而NOR技術(shù)的塊擦除時(shí)間達(dá)到幾百ms。數(shù)據(jù)、地址采用同一總線，實(shí)現(xiàn)串行讀取。隨機(jī)讀取速度慢且不能按字節(jié)隨機(jī)編程。芯片尺寸小，引腳少，是位成本(bit cost)最低的固態(tài)存儲(chǔ)器，將很快突破每兆字節(jié)1美元的價(jià)格限制。芯片包含有失效塊，其數(shù)目最大可達(dá)到335塊（取決于存儲(chǔ)器密度）。失效塊不會(huì)影響有效塊的性能，但設(shè)計(jì)者需要將失效塊在地址映射表中屏蔽起來(lái)。Samsung

7、公司在2019年底開發(fā)出世界上第一顆1Gb NAND技術(shù)閃速存儲(chǔ)器基于NAND的存儲(chǔ)器可以取代硬盤或其他塊設(shè)備。11NOR 與 NAND FLASH的比較NORNAND性能比較讀取速度稍快擦除和寫入速度遠(yuǎn)遠(yuǎn)大于NOR flash擦除Nor器件時(shí)是以64128KB的塊進(jìn)行的，執(zhí)行一個(gè)寫入/擦除操作的時(shí)間為15s；擦除Nand器件是以832KB的塊進(jìn)行的，執(zhí)行相同的操作最多只需要4ms。接口差別Nor Flash帶有SRAM接口，有足夠的地址引腳來(lái)尋址，可以很容易地存取其內(nèi)容的每一字節(jié)。用作程序存儲(chǔ)器Nand器件使用復(fù)雜的I/O口來(lái)串行地存取數(shù)據(jù)，各個(gè)產(chǎn)品或廠商的方法可能各不相同。Nand的讀和寫

8、操作采用固定大小的塊，這一點(diǎn)有點(diǎn)像硬盤管理此類操作。容量和成本小 ，116MB,成本高，存儲(chǔ)代碼非常大，Nand Flash的單元尺寸幾乎是Nor器件的一半。由于生產(chǎn)過(guò)程更為簡(jiǎn)單，Nand結(jié)構(gòu)可以在給定的尺寸內(nèi)提供更高的容量。 16MB512B以上，存儲(chǔ)數(shù)據(jù)可靠性和耐用性可擦寫10萬(wàn)次可擦寫100萬(wàn)次存在位反轉(zhuǎn)和壞區(qū)的問(wèn)題，需要進(jìn)行EDC/ECC算法校驗(yàn)和壞區(qū)標(biāo)識(shí)管理易用性可以非常直接地使用基于Nor的閃存，像SRAM存儲(chǔ)器那樣連接，并可以在上面直接運(yùn)行代碼。由于需要I/O接口，Nand要復(fù)雜得多。各種Nand器件的存取方法因廠家而異。在使用Nand器件時(shí)，必須先寫入驅(qū)動(dòng)程序，才能繼續(xù)執(zhí)行其它

9、操作。1213SEP3203的片外存儲(chǔ)器14Flash存儲(chǔ)器接口Flash設(shè)計(jì)實(shí)例Nor Flash Nand Flash15主存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量 存儲(chǔ)器可以容納的二進(jìn)制信息量稱為存儲(chǔ)容量（尋址空間，由CPU的地址線決定） 實(shí)際存儲(chǔ)容量：在計(jì)算機(jī)系統(tǒng)中具體配置了多少內(nèi)存。 存取速度：存取時(shí)間是指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，又稱為讀寫周期。可靠性：可靠性是用平均故障間隔時(shí)間來(lái)衡量（MTBF, Mean Time Between Failures） 功耗：通常是指每個(gè)存儲(chǔ)元消耗功率的大小 6管SRAMWLBLVDDM5M6M4M1M2M3BLQQP485168x8SRA

10、M陣列17單管DRAM Write: Cs is charged or discharged by asserting WL and BL.Read: Charge redistribution takes places between bit line and storage capacitanceVoltage swing is small; typically around 250 mV.18ROMWLBLWLBL1WLBLWLBLWLBL0VDDWLBLGND二極管ROMMOS ROM 1MOS ROM 219讀寫時(shí)序讀出時(shí)間：從存儲(chǔ)器中讀出數(shù)據(jù)所需要的時(shí)間，等于從提出讀請(qǐng)求到數(shù)據(jù)在輸

11、出端上有效之間的延時(shí)。寫入時(shí)間：從提出寫請(qǐng)求到最終把輸入數(shù)據(jù)寫入存儲(chǔ)器之間所經(jīng)過(guò)的時(shí)間。讀/寫周期時(shí)間：在前后兩次讀或?qū)懖僮髦g所要求的最小時(shí)間間隔。這一時(shí)間通常大于存取時(shí)間。20DRAM和SRAM時(shí)序比較DRAM TimingSRAM Timing地址變化啟動(dòng)存儲(chǔ)器操作2122SRAM接口時(shí)序（SRAM，F(xiàn)LASH)SRAM和Nor Flash的讀時(shí)序tCS_WAIT：地址有效后片選保持為高電平（無(wú)效）的時(shí)間tCS_HOLD：片選從低電平變?yōu)楦唠娖街蟊３指唠娖降臅r(shí)間tOE_WAIT：片選有效后OE保持高電平所需要的時(shí)間tOE_HOLD：OE信號(hào)從低電平到高電平后保持高電平所需要的時(shí)間tOE

12、_EN：OE信號(hào)保持低電平（有效）需要的時(shí)間SRAM和Nor Flash的寫時(shí)序tCS_WAIT：地址有效后片選保持為高電平（無(wú)效）的時(shí)間tCS_HOLD：片選從低電平變?yōu)楦唠娖街蟊３指唠娖降臅r(shí)間tWE_WAIT：片選有效后WE保持高電平需要的時(shí)間tWE_HOLD：WE信號(hào)從低電平到高電平后保持高電平所需要的時(shí)間tWE_EN：WE信號(hào)保持低電平（有效）需要的時(shí)間SDRAM芯片內(nèi)部組織結(jié)構(gòu)芯片內(nèi)部分為四個(gè)Bank每個(gè)Bank又分為4096頁(yè)每頁(yè)包含256個(gè)單元，每個(gè)單元為16位即4Banks4096行256單元16Bits每個(gè)Bank為2M字節(jié)，整個(gè)芯片為8M字節(jié)。因?yàn)槊總€(gè)單元是16位，所以需

13、要兩個(gè)芯片才能構(gòu)成32位系統(tǒng)。 SDRAM是多bank結(jié)構(gòu)，其中一個(gè)bank在進(jìn)行預(yù)充電期間，另一個(gè)bank馬上可以被讀取，這樣當(dāng)進(jìn)行一次讀取后，又馬上去讀取已經(jīng)預(yù)充電bank的數(shù)據(jù)時(shí)，就無(wú)需等待，而是可以直接讀取了。這就大大提高了存儲(chǔ)器的訪問(wèn)速度。為了實(shí)現(xiàn)這個(gè)功能，SDRAM需要增加對(duì)多個(gè)bank的管理，實(shí)現(xiàn)控制其中的bank進(jìn)行預(yù)充電。在一個(gè)具有兩個(gè)以上bank的SDRAM中，一般會(huì)有實(shí)現(xiàn)bank選擇的引腳，用來(lái)實(shí)現(xiàn)在多個(gè)bank之間的選擇。對(duì)SDRAM數(shù)據(jù)讀取要在敏感放大器中進(jìn)行，將要讀取的頁(yè)（Page）內(nèi)容存放在敏感放大器的過(guò)程稱為激活（Active）。每個(gè)Bank只有一個(gè)敏感放大器，

14、也就是只能有一頁(yè)數(shù)據(jù)處于被激活狀態(tài)。對(duì)其他頁(yè)數(shù)據(jù)讀取時(shí)，需要進(jìn)頁(yè)預(yù)充電（Precharge），將敏感放大器的內(nèi)容寫回到SDRAM的存儲(chǔ)體中，再激活（Active）需要讀取的頁(yè)數(shù)據(jù)。因此，SDRAM芯片進(jìn)頁(yè)訪問(wèn)時(shí)，必須根據(jù)當(dāng)前操作地址對(duì)應(yīng)Bank的狀態(tài)來(lái)發(fā)出不同的命令。SDRAM的這種頁(yè)組織特性使得訪問(wèn)不同頁(yè)的存儲(chǔ)單元時(shí)，由于需要進(jìn)頁(yè)預(yù)充電（Precharge）和激活（Activation）的換頁(yè)操作，造成了存儲(chǔ)單元訪問(wèn)時(shí)間不同，這個(gè)過(guò)程帶來(lái)的延時(shí)可能是讀取時(shí)間的幾倍至幾十倍。 CONTROLLOGICROW DECODERCOLUMN DECODERCELL ARRAYBANK #0SENSE

15、 AMPLIFIERROW DECODERCOLUMN DECODERCELL ARRAYBANK #1SENSE AMPLIFIERROW DECODERCOLUMN DECODERCELL ARRAYBANK #2SENSE AMPLIFIERROW DECODERCOLUMN DECODERCELL ARRAYBANK #3SENSE AMPLIFIERSDRAM典型參數(shù)結(jié)構(gòu)參數(shù)Bank數(shù)目4每個(gè)Bank中行數(shù)目1024每個(gè)行中列數(shù)目256單元大小16位總大小8M字節(jié)時(shí)序參數(shù)Bank預(yù)充電延遲（Precharge）2個(gè)時(shí)鐘周期行激活延遲（Active）4個(gè)時(shí)鐘周期CAS延遲2個(gè)時(shí)鐘周期行

16、刷新參數(shù)每次刷新的行的數(shù)目1行每?jī)纱嗡⑿碌拈g隔390個(gè)時(shí)鐘周期刷新一個(gè)行的延遲8個(gè)時(shí)鐘周期每次退出刷新狀態(tài)的延遲1個(gè)時(shí)鐘周期27SDRAM 存儲(chǔ)器引腳信號(hào)及接口時(shí)序SDRAM是隨機(jī)存儲(chǔ)器中價(jià)格最低的一種，在大多數(shù)計(jì)算機(jī)系統(tǒng)中用做主存儲(chǔ)器；數(shù)據(jù)以電荷形式儲(chǔ)存在電容上，并會(huì)在幾ms內(nèi)泄漏掉。為了長(zhǎng)期保存，SDRAM必須定期刷新；但動(dòng)態(tài)RAM比靜態(tài)RAM集成度高、功耗低，從而成本也低，適于作大容量存儲(chǔ)器；工作時(shí)序比較復(fù)雜 A0A10：地址輸入引腳，當(dāng)ACTIVE命令和READ/WRITE命令時(shí)，來(lái)決定使用某個(gè)bank內(nèi)的某個(gè)基本存儲(chǔ)單元。CLK：時(shí)鐘信號(hào)輸入引腳CKE：Clock Enable，高電

17、平時(shí)有效。當(dāng)這個(gè)引腳處于低電平期間，提供給所有bank預(yù)充電和刷新的操作/CS：芯片選擇（Chip Select，這個(gè)引腳就是用于選擇進(jìn)行存取操作的芯片/RAS:行地址選擇(Row Address Select)/CAS:列地址選擇(Column Address Select)/WE:寫入信號(hào)(Write Enable)DQ0DQ15:數(shù)據(jù)輸入輸出接口BA：Bank地址輸入信號(hào)引腳，BA信號(hào)決定了激活哪一個(gè)bank、進(jìn)行讀寫或者預(yù)充電操作。28DDR SDRAM DDR SDRAM是Double Data Rate SDRAM的縮寫，是雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器的意思。DDR內(nèi)存是在SDRAM

18、內(nèi)存基礎(chǔ)上發(fā)展而來(lái)的，仍然沿用SDRAM生產(chǎn)體系，因此對(duì)于內(nèi)存廠商而言，只需對(duì)制造普通SDRAM的設(shè)備稍加改進(jìn)，即可實(shí)現(xiàn)DDR內(nèi)存的生產(chǎn)，可有效的降低成本。SDRAM在一個(gè)時(shí)鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時(shí)鐘的上升沿進(jìn)行數(shù)據(jù)傳輸；而DDR內(nèi)存則是一個(gè)時(shí)鐘周期內(nèi)傳輸兩次數(shù)據(jù)，它能夠在時(shí)鐘的上升沿和下降沿各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達(dá)到更高的數(shù)據(jù)傳輸率。DDR SDRAM內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內(nèi)存實(shí)際的工作頻率，但是由于DDR SDRAM內(nèi)存可以在脈沖的上升沿和下降沿都傳輸數(shù)據(jù)，因此傳輸數(shù)據(jù)的等

19、效頻率是工作頻率的兩倍。29DDR2 SDRAMDDR2（Double Data Rate 2）SDRAM是由JEDEC（電子設(shè)備工程聯(lián)合委員會(huì)）進(jìn)行開發(fā)的新生代內(nèi)存技術(shù)標(biāo)準(zhǔn)，它與上一代DDR內(nèi)存技術(shù)標(biāo)準(zhǔn)最大的不同就是，雖然同時(shí)采用了在時(shí)鐘的上升/下降沿同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預(yù)讀取能力（既：4bit數(shù)據(jù)讀預(yù)?。?。DDR2內(nèi)存每個(gè)時(shí)鐘能夠以4倍外部總線的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運(yùn)行，比傳統(tǒng)DDR內(nèi)存可以處理的2bit數(shù)據(jù)高了一倍。換句話說(shuō)，雖然DDR2和DDR一樣，都采用了在時(shí)鐘的上升沿和下降沿同時(shí)進(jìn)行數(shù)據(jù)傳輸?shù)幕痉绞?，?/p>

20、DDR2擁有兩倍于DDR的預(yù)讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說(shuō)，在同樣100MHz的工作頻率下，DDR的實(shí)際頻率為200MHz，而DDR2則可以達(dá)到400MHz。30DDR3 SDRAMDDR3內(nèi)存將工作在更高的頻率下，這也意味著更快的數(shù)據(jù)傳輸速度和整機(jī)系統(tǒng)性能的又一次提升。除此以外，DDR3內(nèi)存還有低功耗的優(yōu)點(diǎn)，其訪問(wèn)延遲也比DDR2內(nèi)存有了可觀的下降。DDR3采用了8bit預(yù)取與4倍時(shí)鐘頻率。DDR3的結(jié)構(gòu)設(shè)計(jì)可以說(shuō)“借鑒”了很多DDR2的成份，DDR3實(shí)現(xiàn)數(shù)據(jù)頻率的大幅度提升就在于DDR3采用5bit預(yù)取機(jī)制以及4倍的時(shí)鐘頻率，這是其比DDR2速度更快的主要原因。DDR3不僅在帶寬指標(biāo)上優(yōu)

21、勝于DDR2，而且比DDR2有著更低的訪問(wèn)延遲。31SLC/MLC Nand前面介紹的Nand Flash是SLC技術(shù)的Nand Flash。SLC全稱為Single-Level Cell，單層單元閃存。SLC每一個(gè)單元儲(chǔ)存一位數(shù)據(jù)，生產(chǎn)成本較高，晶片可重復(fù)寫入十萬(wàn)次。SLC技術(shù)的優(yōu)點(diǎn)是擦寫次數(shù)達(dá)10萬(wàn)次，壽命長(zhǎng)；功耗低；寫入速度快。SLC技術(shù)的缺點(diǎn)是造價(jià)成本比較高；單顆芯片容量有限制。MLC 全稱為Multi-Level Cell，多層單元閃存，MLC每一個(gè)單元可儲(chǔ)存兩位數(shù)據(jù)，數(shù)據(jù)密度比較高。 MLC技術(shù)是今后NAND Flash的發(fā)展趨勢(shì)，就像CPU單核心、雙核心、四核心一樣，MLC技術(shù)通

22、過(guò)每Cell存儲(chǔ)更多的bit來(lái)實(shí)現(xiàn)容量上的成倍跨越，直至更先進(jìn)的架構(gòu)問(wèn)世。而SLC短期內(nèi)仍然會(huì)是市場(chǎng)的佼佼者，但隨著MLC技術(shù)的不斷發(fā)展和完善，SLC必將退出歷史的舞臺(tái)。32DDR4目前的DDR3內(nèi)存最高標(biāo)準(zhǔn)頻率為2133MHz，電壓則有標(biāo)準(zhǔn)版1.5V、節(jié)能版1.35V兩種。DDR4將繼續(xù)沿著高頻率、低電壓之路前進(jìn)。DDR4內(nèi)存會(huì)帶來(lái)頻率的大幅提升，更會(huì)有1.2V低電壓、更好的對(duì)等保護(hù)和錯(cuò)誤恢復(fù)等技術(shù)。 DDR4內(nèi)存將會(huì)擁有兩種規(guī)格。其中使用Single-endedSignaling信號(hào)的DDR4內(nèi)存其傳輸速率已經(jīng)被確認(rèn)為1.63.2Gbps，而基于差分信號(hào)技術(shù)的DDR4內(nèi)存其傳輸速率則將可以

23、達(dá)到6.4Gbps。由于通過(guò)一個(gè)DRAM實(shí)現(xiàn)兩種接口基本上是不可能的，因此DDR4內(nèi)存將會(huì)同時(shí)存在基于傳統(tǒng)SE信號(hào)和差分信號(hào)的兩種規(guī)格產(chǎn)品。DDR4內(nèi)存將會(huì)是Single-endedSignaling( 傳統(tǒng)SE信號(hào))方式DifferentialSignaling( 差分信號(hào)技術(shù) )方式并存。33SDXC存儲(chǔ)卡SDXC存儲(chǔ)卡不但擁有超高的容量，而且其數(shù)據(jù)傳輸速度非?？臁DXC存儲(chǔ)卡最大的傳輸速度預(yù)期能夠達(dá)到300MB/s。SDXC存儲(chǔ)卡擁有超高容量，不過(guò)其數(shù)據(jù)安全性能如何暫時(shí)未清楚。技術(shù)指標(biāo)：(1) SDXC 存儲(chǔ)卡的目前最大容量可達(dá) 64GB，理論上最高容量能達(dá)到2TB。(2) 支持UHS

24、 104，一種新的超高速SD接口規(guī)格，新SD存儲(chǔ)卡標(biāo)準(zhǔn)Ver.3.00種的最高標(biāo)準(zhǔn)，其在SD接口上實(shí)現(xiàn)每秒104MB的總線傳輸速度，從而可實(shí)現(xiàn)每秒 35MB 的最大寫入速度和每秒 60MB 的最大讀取速度。(3) UHS104提供傳統(tǒng)的SD接口- 3.3V DS (25MHz)/ HS (50MHz)，支持UHS104的新SDHC存儲(chǔ)卡和現(xiàn)有的SDHC對(duì)應(yīng)設(shè)備相兼容。(4) SDXC存儲(chǔ)卡只和裝有exFAT文件系統(tǒng)的SDXC對(duì)應(yīng)設(shè)備相兼容。它不能用于SD或SDHC對(duì)應(yīng)設(shè)備。(5) 采用最可靠的CPRM 版權(quán)保護(hù)技術(shù)。(6)UHS104是一種新的超高速接口規(guī)格，數(shù)據(jù)總線傳輸速率為每秒104MB。

25、這是SD新存儲(chǔ)卡標(biāo)準(zhǔn)Ver.3.00中的最高標(biāo)準(zhǔn)。(7)SDXC 存儲(chǔ)于2009 年4 月被SD 協(xié)會(huì)定義為下一代SD存儲(chǔ)卡標(biāo)準(zhǔn)，為滿足大容量存儲(chǔ)媒體的不斷增長(zhǎng)的需求，為豐富的存儲(chǔ)應(yīng)用提供更快的數(shù)據(jù)傳輸速率。新SDXC存儲(chǔ)卡標(biāo)準(zhǔn)和提供4GB到32GB容量的SDHC存儲(chǔ)卡標(biāo)準(zhǔn)相比，其所實(shí)現(xiàn)的容量可超越32GB，最大可達(dá) 2TB（TB：terabyte，萬(wàn)億字節(jié)，1TB=1024GB）。34目錄1、存儲(chǔ)子系統(tǒng)簡(jiǎn)介2、常用的存儲(chǔ)器3、外部存儲(chǔ)器控制器EMI4、SD/MMC控制器5、存儲(chǔ)子系統(tǒng)性能優(yōu)化EMI的作用連接在AHB總線上，管理片外存儲(chǔ)器，如FLASH、SRAM、DDR等SDRAMEMI片內(nèi)片

26、外SRAMFLASH35EMI在SoC芯片中的位置E M I36地址映射表addressdescriptionsize0 x000000000 x03FFFFFF EMI（nCSA） 64Mbytes（前16M有效） 0 x040000000 x07FFFFFF ESRAM 64Kbytes 0 x100000000 x10000FFF INTC 4Kbytes 0 x100010000 x10001FFF PMC 4Kbytes 0 x100020000 x10002FFF RTC/WD 4Kbytes 0 x100030000 x10003FFF TIMER 4Kbytes 0 x1000

27、B0000 x1000BFFF MMC/SD 4Kbytes 0 x1000E0000 x1000EFFF USBD 4Kbytes 0 x1000F0000 x1000FFFF GPIO 4Kbytes 0 x110000000 x11000FFF EMI 4Kbytes 0 x110010000 x11001FFF DMAC 4Kbytes 0 x110020000 x11002FFF LCDC 4Kbytes 0 x110050000 x11005FFF AMBA 4Kbyte 0 x200000000 x23FFFFFF EMI（nCSA） 64Mbytes（前16M有效） 0 x24

28、0000000 x27FFFFFF EMI（nCSB） 64Mbytes（前16M有效） 0 x280000000 x2BFFFFFF EMI（nCSC） 64Mbytes（前16M有效） 0 x2C0000000 x2FFFFFFF EMI（nCSD） 64Mbytes（前16M有效） 0 x300000000 x33FFFFFF EMI（nCSE） 64Mbytes 0 x340000000 x37FFFFFF EMI（nCSF） 64Mbytes 38EMI 控制器EMI控制器（EXTERNAL MEMORY INTERFACE，簡(jiǎn)稱EMI）支持SRAM、SDRAM 、ROM、NOR F

29、LASH及NAND FLASH。芯片的外部存儲(chǔ)接口模塊提供了對(duì)這些外部存儲(chǔ)器的讀寫接口，并且可以通過(guò)配置相關(guān)寄存器，靈活的實(shí)現(xiàn)對(duì)不同外部存儲(chǔ)器的操作片選信號(hào)和地址范圍，普通SRAM接口：提供6個(gè)可配置的片選信號(hào)： CSA、CSB、CSC、CSD、CSE、CSF，用來(lái)實(shí)現(xiàn)對(duì)ROM、SRAM、NOR FLASH的片選。其中CSE、CSF與SDRAM片選信號(hào)復(fù)用每個(gè)片選支持的最大尋址范圍為64M。每個(gè)片選可配的起始地址.啟動(dòng)片選可以選配16位總線或32位總線支持SDRAM接口提供2個(gè)相互獨(dú)立的與sram復(fù)用的片選信號(hào)： SD_CSE，SD_CSF，作為SDRAM的片選,與SRAM/ROM/FLASH

30、的片選CSE CSF復(fù)用.每個(gè)片選支持有4個(gè)bank的SDRAM，并支持同時(shí)激活（active）最多達(dá)4個(gè)BANK。根據(jù)選用的SDRAM型號(hào)，tRC、tRP、tRCD、CAS latency可配置。提供SDRAM的低功耗模式，及自刷新功能。支持NAND FLASH 接口提供一個(gè)片選:nand_cs只支持整個(gè)page的操作。就是每次讀寫都是一個(gè)page。通過(guò)配置地址寄存器，控制字寄存器。然后對(duì)數(shù)據(jù)寄存器進(jìn)行訪問(wèn)，從而完成對(duì)NAND FLASH 的操作。支持從NAND Flash 直接進(jìn)行系統(tǒng)啟動(dòng)支持ECC校驗(yàn)的一位糾錯(cuò)只支持8位數(shù)據(jù)線的NAND FLASHSRAM控制器IP的設(shè)計(jì)接口信號(hào)AHB

31、Slave接口信號(hào)輸出給SRAM的控制信號(hào)39AHB接口（標(biāo)準(zhǔn)SLAVE)信號(hào)名位數(shù)I/O描 述hclk1I時(shí)鐘信號(hào)hresetn1I復(fù)位信號(hào)hsel1I操作選擇信號(hào)hwrite1I讀寫操作htrans2I總線傳輸類型Idle/busy/noseq/seqhburst3I總線burst長(zhǎng)度hwdata32I寫數(shù)據(jù)haddr32I地址hsize2I傳輸位寬hrdata32O讀數(shù)據(jù)hready1O總線響應(yīng)hresp2O總線響應(yīng)40片外SRAM存儲(chǔ)器接口（標(biāo)準(zhǔn)）信號(hào)名位數(shù)I/O描述SRAM_CSn1OSRAM片選SRAM_WEn1OSRAM寫信號(hào)SRAM_OEn1OSRAM讀信號(hào)SRAM_ADDRn

32、OSRAM地址SRAM_DATA16IOSRAM數(shù)據(jù)SRAM_BEn2OSRAM字節(jié)選擇41EMI模塊中的寄存器設(shè)計(jì)CSA片選配置寄存器CSB片選配置寄存器CSC片選配置寄存器CSD片選配置寄存器CSE片選配置寄存器CSF片選配置寄存器SDRAM時(shí)序配置寄存器1SDRAM時(shí)序配置寄存器2REMAP配置寄存器NAND FLASH地址寄存器1NAND FLASH地址寄存器2NAND FLASH控制寄存器NAND FLASH狀態(tài)寄存器NAND FLASH錯(cuò)誤地址寄存器1NAND FLASH錯(cuò)誤地址寄存器2NAND FLASH配置寄存器1NAND FLASH配置寄存器2NAND FLASH中斷寄存器N

33、AND FLASH完成ECC校驗(yàn)寄存器NAND FLASH空閑寄存器NAND FLASH ID寄存器NAND FLASH數(shù)據(jù)寄存器寄存器舉例 - 片選配置寄存器片選信號(hào)的地址范圍WE信號(hào)從低電平到高電平后保持高電平所需要的cycleWE信號(hào)保持低電平（有效）需要的時(shí)鐘周期數(shù)片選有效后WE保持高電平需要的時(shí)鐘周期數(shù)OE信號(hào)從低電平到高電平后保持高電平所需要的cycleOE信號(hào)保持低電平（有效）需要的cycle片選有效后OE保持高電平所需要的cycle片選從低電平變?yōu)楦唠娖街蟊３指唠娖降腸ycle地址有效后片選保持為高電平（無(wú)效）的cycle片選功能使能43SRAM控制器結(jié)構(gòu)44SRAM控制器模

34、塊劃分BUS Interface處理AHB接口信號(hào)區(qū)分寄存器操作、存儲(chǔ)器操作Register控制存儲(chǔ)器地址范圍、位寬控制存儲(chǔ)器訪問(wèn)的方式SRAM FSM處理有效的存儲(chǔ)器操作考慮各種傳輸類型Burst長(zhǎng)度、數(shù)據(jù)位寬、讀/寫控制輸出信號(hào)的時(shí)序SRAM Interface根據(jù)FSM的控制輸出相應(yīng)的信號(hào)給SRAM匹配總線位寬和SRAM位寬45SRAM控制器FSM的設(shè)計(jì)Idle狀態(tài)讀數(shù)據(jù)準(zhǔn)備狀態(tài)讀數(shù)據(jù)狀態(tài)寫數(shù)據(jù)準(zhǔn)備狀態(tài)寫數(shù)據(jù)狀態(tài)46EMI模塊設(shè)計(jì)小結(jié)掛接在AHB總線上接口信號(hào)AHB總線接口信號(hào)片外存儲(chǔ)器SRAM控制信號(hào)子模塊劃分總線接口模塊SRAM接口模塊SRAM狀態(tài)機(jī)：根據(jù)寄存器的配置控制存儲(chǔ)器的訪問(wèn)

35、方式（時(shí)序、各種傳輸類型等）4748目錄1、存儲(chǔ)子系統(tǒng)簡(jiǎn)介2、常用的存儲(chǔ)器3、外部存儲(chǔ)器控制器EMI4、SD/MMC控制器5、存儲(chǔ)子系統(tǒng)性能優(yōu)化SD/MMC的讀寫時(shí)序50功能描述兼容SD Spec ver1.01/1.10和MultiMediaCard Spen ver4.X/3.X支持SD/MMC 1bit/4bit/8bit modes支持MMCplus和MMCmobile，支持CEATA specifications（ver1.0）支持所有命令集，包括MMCA stream write and read支持任意block數(shù)據(jù)長(zhǎng)度SD時(shí)鐘最高工作在25MHz支持SD/MMC卡熱插拔支持?jǐn)?shù)據(jù)CRC16和命令CRC7校驗(yàn)51結(jié)構(gòu)框圖SDIO控制器的寄存器設(shè)計(jì)SDIO時(shí)鐘控制寄存器：此寄存器用以設(shè)置SD控制器和卡的工作時(shí)鐘頻率，以及輸出的SD卡時(shí)鐘開關(guān)控制。注意設(shè)置的是分頻因子，SD的工作頻率為總線頻率經(jīng)過(guò)分頻后的值，建議頻率為：初始化過(guò)程小于400KHz，數(shù)據(jù)傳輸過(guò)程小于25MHzSDIO的軟件復(fù)位控制寄存器：用于軟件復(fù)位SDIOSDIO命令參數(shù)寄存器：用于設(shè)置SD命令參數(shù)SDIO的命令控制寄存器：用于設(shè)置SD命令代號(hào)，命令反饋類型，有否數(shù)據(jù)傳輸和控制命令發(fā)出。